CN104617927B - 像素时钟脉冲产生电路与方法 - Google Patents

Abstract

本发明公开了像素时钟脉冲产生电路与方法。像素时钟脉冲产生电路利用第一格式的影像讯号产生像素时钟脉冲，该像素时钟脉冲可用来产生第二格式的影像讯号。像素时钟脉冲产生电路包含：参考时钟脉冲产生电路，用来产生一参考时钟脉冲；图像处理电路，用来处理该第一格式的影像讯号以产生一控制讯号；以及时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生该像素时钟脉冲；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。

Description

像素时钟脉冲产生电路与方法

技术领域

本发明是关于像素时钟脉冲产生电路与方法，尤其是关于利用芯片内部的参考时钟脉冲来产生像素时钟脉冲的电路与方法。

背景技术

请参阅图1，其为先前技术将高速影像接口（DisplayPort）的影像讯号转换为视频图形数组（Video Graphics Array,VGA）的影像讯号的电路图。高速影像接口的影像讯号经由时钟脉冲数据回复（clock data recovery,CDR）电路110处理后产生链接时钟脉冲（linkclock），译码器120藉由参考链接时钟脉冲将高速影像接口的影像讯号译码，产生数据讯号。数据讯号包含影像讯号所携带的影像数据（例如RGB或YUV格式的影像数据）、控制讯号及其他的特征讯号。时钟脉冲产生电路130用于产生一个稳定的像素时钟脉冲，格式产生电路140依据像素时钟脉冲将影像数据转换为符合视频图形数组格式的影像讯号，也就是将原本属于链接时钟脉冲时域的影像讯号转换为属于像素时钟脉冲时域的影像讯号。之后视频图形数组格式的影像讯号经由数字模拟转换器（Digital-to-Analog Converter,DAC）150转换后产生模拟格式的影像讯号以及经由水平/垂直同步信号产生电路160的处理后产生水平同步讯号Hsync以及垂直同步信号Vsync。

像素时钟脉冲的准确度攸关格式产生电路140所产生的视频图形数组的影像讯号是否正确。依据DisplayPort1.2a标准的规范，译码器120所产生的讯号中包含Mvid及Nvid等特征讯号，此特征讯号可以用来推算像素时钟脉冲的频率：

f_pixelCLK=f_linkCLK×(Mvid/Nvid) 方程式(1)

其中f_pixelCLK代表像素时钟脉冲的频率，f_linkCLK代表链接时钟脉冲的频率。请参阅图2，其为图1所示的时钟脉冲产生电路130的功能方块图。时钟脉冲产生电路130包含参考时钟脉冲产生器131、非整数频率合成电路136及频率设定电路137，其中非整数频率合成电路136及频率设定电路137位于影像格式转换芯片中，而参考时钟脉冲产生器131则位于影像格式转换芯片所设置的电路板上。参考时钟脉冲产生器131通常为石英晶体振荡器（crystal oscillator），能产生频率相当准确的参考时钟脉冲，非整数频率合成电路136依据参考时钟脉冲以及频率设定电路137的设定值，来产生所需的像素时钟脉冲。例如参考时钟脉冲的频率为25MHz时，将设定值设定为4.32，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.32=108MHz（对应视频图形数组的影像讯号的分辨率1280*960@60Hz）；如果将设定值设定为4.76，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.76=119MHz（对应视频图形数组的影像讯号的分辨率1680*1050@60Hz）。频率设定电路137的设定值可以依据参考时钟脉冲的频率以及前述方程式(1)所得的像素时钟脉冲的频率来推算。

然而上述的实施方式有其缺点，设置于电路板上的参考时钟脉冲产生器不仅增加整体电路的成本，而且石英振荡器的体积大，不利于力求轻薄短小的电子装置的设计；再者，在电路板上设置参考时钟脉冲产生器将占用电路板的面积，而且电路板上的走线也容易产生电磁干扰。另一方面，新的DisplayPort1.2标准的规范支持多重串流（Multi-StreamTransport,MST）显示技术，使得特征讯号Mvid及Nvid不能再被参考，因此无法得知像素时钟脉冲的频率。鉴于上述的缺点，本发明提出不同的解决方法。

发明内容

鉴于先前技术的不足，本发明的一目的在于提供一种像素时钟脉冲产生电路与方法，芯片在不接收外部参考时钟脉冲的情况下，在芯片内部自行产生准确的像素时钟脉冲，因此电路版上毋需设置额外的石英晶体振荡器，以减少电路板的面积及成本，并且降低因电路板上的绕线而引起的电磁干扰。

本发明公开了一种像素时钟脉冲产生电路，包含：一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。

本发明另公开了一种像素时钟脉冲产生方法，包含：产生一参考时钟脉冲；处理一第一格式的影像讯号以产生一控制讯号；以及依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。

本发明的像素时钟脉冲产生电路与方法能够产生准确的像素时钟脉冲，以及利用本发明的像素时钟脉冲产生电路与方法的影像格式转换芯片不需要在电路板上额外设置参考时钟脉冲产生器，例如石英晶体振荡器，便可以将影像讯号从第一种格式转换至第二种格式。由于电路板上不需要额外的参考时钟脉冲产生器，因此除了可以节省电路板的面积之外，还可以减少电路板上的绕线，以降低电磁干扰。而且较小的电路板面积更适用于制作力求轻薄短小的电子装置。

有关本发明的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。

附图说明

图1为先前技术将高速影像接口的影像讯号转换为视频图形数组的影像讯号的电路图；

图2为图1所示的时钟脉冲产生电路的功能方块图；

图3为本发明的影像格式转换芯片的一实施例的示意图；

图4为电感电容谐振振荡器的实作电路图；

图5为本发明的像素时钟脉冲产生电路的一实施例的功能方块图；

图6为本发明的影像格式转换芯片的另一实施例的示意图；

图7为本发明的像素时钟脉冲产生电路的另一实施例的功能方块图；以及

图8为本发明的像素时钟脉冲产生方法的一实施例的流程图。

其中，附图标记说明如下：

110 时钟脉冲数据回复电路

120 译码器

130 时钟脉冲产生电路

131 参考时钟脉冲产生器

136 非整数频率合成电路

137 频率设定电路

140 格式产生电路

150 数字模拟转换器

160 水平/垂直同步信号产生电路

300 影像格式转换芯片

310、610 参考时钟脉冲产生电路

320 图像处理电路

330 时钟脉冲调整电路

331、332、336、612 除频器

333 相位误差侦测电路

334 频率设定电路

335 非整数频率合成电路

410 电流源

420、430 电感

440 电容

450、460 晶体管

611 时钟脉冲数据回复电路

S810～S870 步骤

具体实施方式

以下说明内容的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。

本发明的公开内容包含像素时钟脉冲产生电路与方法，能够在芯片中产生准确的像素时钟脉冲，以减少电路板上因设置石英晶体振荡器所需的额外绕线而引起的电磁干扰。该像素时钟脉冲产生电路与方法可应用于将高速影像接口的影像讯号转换为视频图形数组的影像讯号的影像格式转换芯片，在实施为可能的前提下，本技术领域普通技术人员能够依本说明书的公开内容来选择等效的组件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。由于本发明的像素时钟脉冲产生电路及影像格式转换芯片所包含的部分组件单独而言可能为已知组件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知组件的细节将予以节略。此外，本发明的像素时钟脉冲产生方法可藉由本发明的像素时钟脉冲产生电路或其等效装置来执行，在不影响该方法发明的充分公开及可实施性的前提下，以下方法发明的说明将着重于步骤内容而非硬件。

请参阅图3，其为本发明的影像格式转换芯片的一实施例的示意图。影像格式转换芯片300包含参考时钟脉冲产生电路310、图像处理电路320、时钟脉冲调整电路330、格式产生电路140、数字模拟转换器150以及水平/垂直同步信号产生电路160。参考时钟脉冲产生电路310是一种主动式的时钟脉冲产生电路，主动式意谓参考时钟脉冲产生电路310不需参考任何其他讯号即可自行产生一个可供参考的时钟脉冲讯号。在一个较佳的实施例中，参考时钟脉冲产生电路310可以用电感电容谐振振荡器（LC tank）来实作，其内部的构造及连接方式可以例如图4所示，包含电流源410、电感420及430、电容440以及晶体管450及460。电感电容谐振振荡器的动作元理为本技术领域普通技术人员所熟知，故不再赘述。其他对温压反应不剧烈及频率抖动（jitter）小的主动式时钟脉冲产生电路亦可用来实作本发明的参考时钟脉冲产生电路310。请再参阅图3，图像处理电路320解析出高速影像接口的影像讯号的链接时钟脉冲，并依据链接时钟脉冲对高速影像接口的影像讯号进行译码，以产生影像数据及控制讯号。影像数据是影像讯号所携带的数据，例如是RGB格式或YUV格式。控制讯号是周期性的讯号，其频率与水平/垂直同步信号产生电路160所产生的同步讯号（水平同步讯号Hsync或垂直同步信号Vsync）的频率相关。时钟脉冲调整电路330依据参考时钟脉冲及控制讯号产生像素时钟脉冲。格式产生电路140接收控制讯号及影像数据，并参考像素时钟脉冲将原本属于链接时钟脉冲时域的影像讯号转换为属于像素时钟脉冲时域的影像讯号。像素时钟脉冲时域的影像讯号经由数字模拟转换器150及水平/垂直同步信号产生电路160的处理，分别产生模拟格式的影像讯号以及水平同步讯号Hsync与垂直同步信号Vsync。

值得注意的是，在图3所示的实施例中，时钟脉冲调整电路330依据参考时钟脉冲产生电路310及图像处理电路320的输出而产生像素时钟脉冲，因此参考时钟脉冲产生电路310、图像处理电路320及时钟脉冲调整电路330可以视为本发明的像素时钟脉冲产生电路。在某些情况下，图4所示的电感电容谐振振荡器的电容及电感可能因为制程的不准确性而造成电容值及电感值的误差，导致参考时钟脉冲的频率产生偏移。即使是些微的频率偏移，影像格式转换芯片在长时间的操作后，亦会造成高速影像接口的影像讯号与视频图形数组的影像讯号愈来愈不同步，使得显示的影像画面出现问题。另一方面，因为在DisplayPort1.2标准的规范中特征讯号Mvid及Nvid不能再被参考，也就是无法推知像素时钟脉冲的频率，因此本发明更提出一种像素时钟脉冲产生电路，在参考时钟脉冲不够准确以及像素时钟脉冲的频率未知的情形下，亦能产生准确的像素时钟脉冲。

请参阅图5，其为本发明的像素时钟脉冲产生电路的一实施例的功能方块图。像素时钟脉冲产生电路500包含参考时钟脉冲产生电路310、图像处理电路320以及时钟脉冲调整电路330。时钟脉冲调整电路330包含除频器331、332与336、相位误差侦测电路333、频率设定电路334以及非整数频率合成电路335。图像处理电路320所产生的控制讯号经除频器331除频后输出至相位误差侦测电路333，另一方面，相位误差侦测电路333同时参考经过除频器332除频后的回授时钟脉冲来产生相位误差信息。回授时钟脉冲为像素时钟脉冲经除频器336除频后的时钟脉冲讯号。相位误差信息代表除频后的控制讯号以及除频后的回授时钟脉冲之间的相位差以及领先与落后的关系。频率设定电路334依据相位误差信息来产生设定值，非整数频率合成电路335依据设定值及参考时钟脉冲产生像素时钟脉冲。频率设定电路334可以利用比例积分控制器（proportional-integral controller,PIcontroller）来实作，频率设定电路334与非整数频率合成电路335的动作原理为本技术领域普通技术人员所熟知，故不再赘述。

在一个较佳的实施例中，控制讯号为高速影像接口的影像讯号在主要链接（mainlink）上所承载的控制符号（control symbol）BS（blanking start）。控制符号BS为周期讯号，其频率等于视频图形数组的影像讯号的水平同步讯号Hsync的频率。视频图形数组的影像讯号包含多条像素线，且每一条像素线包含的像数个数为Htotal，因此控制符号BS的频率亦等于像素时钟脉冲的频率除以像素个数Htotal：

f_BS=f_pixelCLK/Htotal 方程式(2)

除频器336所设定的除数X等于像素个数Htotal，如此一来回授时钟脉冲的频率便会与控制讯号的频率相同，相位误差侦测电路333、频率设定电路334以及非整数频率合成电路335便依据两者的相位误差信息来调整参考时钟脉冲以产生频率及相位皆准确的像素时钟脉冲。而一条像素线所包含的像素个数Htotal可以由主要链接中的主串流属性（mainstream attributes,MSA）封包中解析出来。再者，高速影像接口的影像讯号的主要链接承载展频的讯号，展频的频率通常约为33kHz，而控制符号BS的频率范围约为15kHz～200kHz，由于两者接近，代表控制符号BS易受展频的影响，可能造成相位误差侦测电路333的判断较不准确，因此控制符号BS在传送至相位误差侦测电路333前先利用除频器331以除数Y除之使其频率降低以减少展频的影响。Y为大于1的正数，大的Y值可以让整体的回路带宽下降，以滤掉展频的影响，如此一来可以得到一个抖动更小的像素时钟脉冲。另一方面，为了配合控制讯号的频率下降，回授时钟脉冲也同时以除频器332以同样的除数Y除之，如此除频后的回授时钟脉冲与除频后的控制讯号的频率相同。在一个较佳的实施例中，除频器332及336可以整合为单一的除频器，此时该除频器的除数为X*Y。

承上所述，除了控制符号BS之外，高速影像接口的影像讯号在主要链接上亦承载可供本发明利用的另一个周期性的控制讯号VBID[0]，其频率等于视频图形数组的影像讯号的垂直同步信号Vsync的频率，亦即控制讯号VBID[0]的频率等于像素时钟脉冲的频率除以视频图形数组的影像讯号的一个画面的像素个数。视频图形数组的影像讯号的每一个画面包含Vtotal条像素线，且每一条像素线包含的像数个数为Htotal，因此控制讯号VBID[0]的频率等于：

f_VBID[0]=f_pixelCLK/(Htotal×Vtotal) 方程式(3)

此时除频器336所设定的除数X等于Htotal*Vtotal。通常一张画面包含许多条像素线，因此f_VBID[0]会比f_BS小很多（亦即比展频频率小很多），比较不会受到展频的影响。在这种情况下，除频器331及332的除数可以设定为1（等效不设置除频器331及332）。同样的，一个画面所包含的像素线个数Vtotal亦可以由主要链接中的主串流属性封包中解析出来。

综上所述，即使参考时钟脉冲产生电路310所输出的参考时钟脉冲的频率可能存在着一定程度的频偏，而且在像素时钟脉冲的频率未知的情况下，本发明亦可产生频率准确的像素时钟脉冲。本发明另提供一个较佳的实施例，请参阅图6，其为本发明的影像格式转换芯片的另一实施例的示意图。影像格式转换芯片600包含参考时钟脉冲产生电路610、图像处理电路320、时钟脉冲调整电路330、格式产生电路140、数字模拟转换器150以及水平/垂直同步信号产生电路160。在本实施例中，参考时钟脉冲产生电路610可以由时钟脉冲数据回复电路实作，藉由时钟脉冲数据回复技术从高速影像接口的影像讯号中解析出链接时钟脉冲，以作为时钟脉冲调整电路330的参考时钟脉冲，时钟脉冲调整电路330再依据此参考时钟脉冲产生像素时钟脉冲。图像处理电路320译码高速影像接口的影像讯号后将产生的控制讯号以及影像数据输出给格式产生电路140。格式产生电路140、模拟数字转换电路150及水平/垂直同步信号产生电路160的功能与图3所示的实施例相同，故不再赘述。

在本实施例中，时钟脉冲调整电路330依据参考时钟脉冲产生电路610及图像处理电路320的输出产生像素时钟脉冲，因此参考时钟脉冲产生电路610、图像处理电路320及时钟脉冲调整电路330可以视为本发明的像素时钟脉冲产生电路。请参阅图7，其为本发明的像素时钟脉冲产生电路的另一实施例的功能方块图。像素时钟脉冲产生电路700包含参考时钟脉冲产生电路610、图像处理电路320及时钟脉冲调整电路330。参考时钟脉冲产生电路610包含时钟脉冲数据回复电路611以及除频器612。图像处理电路320及时钟脉冲调整电路330的功能与图5所示的实施例相同，故不再赘述。时钟脉冲数据回复电路611所产生的链接时钟脉冲具有相对稳定的频率，对应高速影像接口的不同的传输速率，链接时钟脉冲的频率可能有162MHz、270MHz及540MHz等三种，在高速影像接口的影像讯号的接收端（即本发明的影像格式转换芯片）可以由主要链接取得此频率信息，故时钟脉冲调整电路330可以得知参考时钟脉冲的频率。如图5的实施例所述，时钟脉冲调整电路330同时参考控制讯号及参考时钟脉冲即可产生准确的像素时钟脉冲。

承上所述，由于链接时钟脉冲可能是一个展频的讯号，为了使像素时钟脉冲受展频的影响降低，链接时钟脉冲输出至时钟脉冲调整电路330的前，利用除频器612将其除频，以抑制展频的影响。展频讯号的频率约为30kHz～33kHz，只要经除频后的参考时钟脉冲的频率小于展频讯号的频率的十分之一（约3kHz），就可以大幅降低展频的影响，因此可以依据链接时钟脉冲的频率及展频讯号的频率来设定除频器612的除数。在另一个实施例中，可以藉由把时钟脉冲调整电路330的非整数频率合成电路335的带宽设定至3kHz以下，来取代除频器612的功能，如此即便参考时钟脉冲产生电路610不设置除频器612，像素时钟脉冲产生电路700也可以降低展频讯号的影响。

请参阅图8，其为本发明的像素时钟脉冲产生方法的一实施例的流程图。除前述的像素时钟脉冲产生电路外，本发明亦相对应地公开了一种像素时钟脉冲产生方法，所产生的像素时钟脉冲可应用于将高速影像接口的影像讯号转换为视频图形数组的影像讯号。本方法由前揭像素时钟脉冲产生电路或其等效装置来执行。像素时钟脉冲产生方法利用高速影像接口的影像讯号产生像素时钟脉冲，该像素时钟脉冲可以用来产生视频图形数组的影像讯号。如图8所示，本发明的一实施例包含下列步骤：

步骤S810：产生参考时钟脉冲，以作为产生像素时钟脉冲时的参考。

步骤S820：处理高速影像接口的影像讯号以产生控制讯号。高速影像接口的主要链接承载周期性的控制符号，例如频率与视频图形数组的影像讯号的水平同步讯号Hsync的频率相同的控制符号BS，或是频率与视频图形数组的影像讯号的垂直同步信号Vsync的频率相同的控制讯号VBID[0]。因为控制讯号的频率与像素时钟脉冲的频率相关，所以可以被用来作为产生像素时钟脉冲时的参考。因此以下便依据参考时钟脉冲及控制讯号产生像素时钟脉冲；

步骤S830：依据控制讯号及一回授时钟脉冲产生相位误差信息。像素时钟脉冲的频率是回授时钟脉冲的频率的特定倍数，而且两者的相位相同。控制讯号与回授时钟脉冲的相位误差信息反应两者的相位差以及相位的领先/落后关系，也间接反应像素时钟脉冲的频率是否正确；

步骤S840：依据相位误差信息产生频率调整值，并依据频率调整值进一步设定非整数频率合成电路，非整数频率合成电路依据频率调整值及参考时钟脉冲产生像素时钟脉冲；

步骤S850：将新产生的像素时钟脉冲除以除数X以产生回授时钟脉冲；

步骤S860：判断是否已产生理想的像素时钟脉冲。如步骤S830所述，像素时钟脉冲的频率是回授时钟脉冲的频率的特定倍数，而除数X即为该特定倍数。当步骤S820的控制讯号为控制符号BS，则除数X为视频图形数组的影像讯号的一条水平扫描线所包含的像素个数Htotal，因此当像素时钟脉冲的频率达到稳定时，回授时钟脉冲的频率与控制符号BS的频率相同；而当步骤S820的控制讯号为控制讯号VBID[0]，则除数X为视频图形数组的影像讯号的一个画面所包含的像素个数，也就是一个画面所包含的水平扫描线个数Vtotal与Htotal的乘积（=Vtotal*Htotal），因此当像素时钟脉冲的频率达到稳定时，回授时钟脉冲的频率与控制讯号VBID[0]的频率相同。也就是说步骤S830所产生的相位误差信息可以间接反应像素时钟脉冲的频率是否正确。如果像素时钟脉冲还没达到正确或理想的像素时钟脉冲，则回到步骤S830，而如像素时钟脉冲己经达到正确或理想的像素时钟脉冲，则进行下一步骤；

步骤S870：输出像素时钟脉冲。

综上所述，本发明的像素时钟脉冲产生方法可以在参考时钟脉冲及像素时钟脉冲的频率皆未知的情况下，依据高速影像接口的影像讯号产生准确的像素时钟脉冲。上述的一条像素线所包含的像素个数Htotal以及一个画面所包含的水平扫描线个数Vtotal可以由高速影像接口的影像讯号的主要链接中的主串流属性封包中解析出。由于高速影像接口的影像讯号的主要链接通常承载展频的讯号，为了减低展频对像素时钟脉冲造成的影像，本发明的像素时钟脉冲产生方法更包含以下步骤：将控制讯号及回授时钟脉冲同时除以除数Y，以减少展频讯号的影像。其操作原理已在像素时钟脉冲产生电路的实施例中描述，故不再赘述。

由于本技术领域普通技术人员可藉由图5及图7的装置发明的公开内容来了解图8的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明的公开要求及可实施性的前提下，重复的说明在此予以节略。请注意，前揭图标中，组件的形状、尺寸、比例以及步骤的顺序等仅为示意，供本技术领域普通技术人员了解本发明之用，非用以限制本发明。另外，本技术领域人士可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加本发明实施时的弹性。再者，前揭实施例虽以高速影像接口的影像讯号与视频图形数组的影像讯号为例，然此并非对本发明的限制，本技术领域人士可依本发明的公开适当地将本发明应用于其它类型的影像格式转换装置或方法。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求书所界定者为准。

Claims (19)

1.一种像素时钟脉冲产生电路，其特征在于，包含：

一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；

一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及

一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；

其中，该控制讯号具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系；

其中该参考时钟脉冲产生电路包含：

一时钟脉冲数据回复电路，用来依据该第一格式的影像讯号产生该参考时钟脉冲。

2.根据权利要求1的像素时钟脉冲产生电路，其中该同步讯号为一水平同步讯号，且该控制讯号的频率等于该水平同步讯号的频率。

3.根据权利要求2的像素时钟脉冲产生电路，其中该第二格式的影像讯号包含多条像素线，且该时钟脉冲调整电路包含：

一侦测电路，耦接该图像处理电路，用来依据该控制讯号及一回授时钟脉冲产生一相位误差信息；

一设定电路，耦接该侦测电路，用来依据该相位误差信息以产生一设定值；

一频率合成电路，耦接该参考时钟脉冲产生电路及该设定电路，用来依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及

一除频器，耦接该频率合成电路及该侦测电路，用来将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一像素线所包含的像素个数。

4.根据权利要求3的像素时钟脉冲产生电路，该时钟脉冲调整电路还包含：

一第一附加除频器，耦接该图像处理电路及该侦测电路，用来将该控制讯号除以一除数M，并将除频后的控制讯号输出至该侦测电路，M为大于1的正数；以及

一第二附加除频器，耦接该除频器及该侦测电路，用来将该回授时钟脉冲除以该除数M，并将除频后的回授时钟脉冲输出至该侦测电路。

5.根据权利要求1的像素时钟脉冲产生电路，其中该同步讯号为一垂直同步信号，且该控制讯号的频率等于该垂直同步信号的频率。

6.根据权利要求5的像素时钟脉冲产生电路，其中该第二格式的影像讯号包含多个画面，且该时钟脉冲调整电路包含：

一侦测电路，耦接该图像处理电路，用来依据该控制讯号及一回授时钟脉冲产生一相位误差信息；

一设定电路，耦接该侦测电路，用来依据该相位误差信息以产生一设定值；

一频率合成电路，耦接该参考时钟脉冲产生电路及该设定电路，用来依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及

一除频器，耦接该频率合成电路及该侦测电路，用来将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一画面所包含的像素个数。

7.根据权利要求6的像素时钟脉冲产生电路，该时钟脉冲调整电路还包含：

一第一附加除频器，耦接该图像处理电路及该侦测电路，用来将该控制讯号除以一除数M，并将除频后的控制讯号输出至该侦测电路，M为大于1的正数；以及

一第二附加除频器，耦接该除频器及该侦测电路，用来将该回授时钟脉冲除以该除数M，并将除频后的回授时钟脉冲输出至该侦测电路。

8.根据权利要求1的像素时钟脉冲产生电路，其中该第一格式的影像讯号为一高速影像接口的影像讯号，该第二格式的影像讯号为一视频图形数组的影像讯号。

9.根据权利要求1的像素时钟脉冲产生电路，其中该参考时钟脉冲产生电路包含：

一电感电容谐振振荡器。

10.根据权利要求1的像素时钟脉冲产生电路，其中该参考时钟脉冲产生电路还包含：

一除频器，耦接该时钟脉冲数据回复电路，用来将该参考时钟脉冲除频，并将除频后的参考时钟脉冲输出至该时钟脉冲调整电路。

11.根据权利要求1的像素时钟脉冲产生电路包含于一影像格式转换芯片中，该影像格式转换芯片用来将该第一格式的影像讯号转换为该第二格式的影像讯号。

12.一种像素时钟脉冲产生方法，其特征在于，包含：

产生一参考时钟脉冲；

处理一第一格式的影像讯号以产生一控制讯号；以及

依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；

其中，该控制讯号具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系；

其中，依据该第一格式的影像讯号产生该参考时钟脉冲。

13.根据权利要求12的方法，其中该同步讯号为一水平同步讯号，且该控制讯号的频率等于该水平同步讯号的频率。

14.根据权利要求13的方法，其中该第二格式的影像讯号包含多条像素线，且该依据该参考时钟脉冲及该控制讯号产生该像素时钟脉冲的步骤包含：

依据该控制讯号及一回授时钟脉冲产生一相位误差信息；

依据该相位误差信息产生一设定值；

依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及

将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一像素线所包含的像素个数。

15.根据权利要求14的方法，还包含：

将该控制讯号除以一除数M，输出第一除频后的控制讯号，M为大于1的正数；以及

将该回授时钟脉冲除以该除数M，输出第二除频后的回授时钟脉冲；

其中，该依据该控制讯号及该回授时钟脉冲产生该相位误差信息的步骤利用该第一除频后的控制讯号及该第二除频后的回授时钟脉冲。

16.根据权利要求12的方法，其中该同步讯号为一垂直同步信号，且该控制讯号的频率等于该垂直同步信号的频率。

17.根据权利要求16的方法，其中该第二格式的影像讯号包含多个画面，且该依据该参考时钟脉冲及该控制讯号产生该像素时钟脉冲的步骤包含：

依据该控制讯号及一回授时钟脉冲产生一相位误差信息；

依据该相位误差信息产生一设定值；

依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及

将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一画面所包含的像素个数。

18.根据权利要求17的方法，还包含：

将该控制讯号除以一除数M，输出第三除频后的控制讯号，M为大于1的正数；以及

将该回授时钟脉冲除以该除数M，输出第四除频后的回授时钟脉冲；

其中，该依据该控制讯号及该回授时钟脉冲产生该相位误差信息的步骤利用该第三除频后的控制讯号及该第四除频后的回授时钟脉冲。

19.根据权利要求12的方法，其中该第一格式的影像讯号为一高速影像接口的影像讯号，该第二格式的影像讯号为一视频图形数组的影像讯号。