CN104604132B - 高分辨率脉冲宽度调制信号产生电路 - Google Patents

高分辨率脉冲宽度调制信号产生电路 Download PDF

Info

Publication number
CN104604132B
CN104604132B CN201380044709.5A CN201380044709A CN104604132B CN 104604132 B CN104604132 B CN 104604132B CN 201380044709 A CN201380044709 A CN 201380044709A CN 104604132 B CN104604132 B CN 104604132B
Authority
CN
China
Prior art keywords
pulse
integer part
pulse width
signal
width modulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380044709.5A
Other languages
English (en)
Other versions
CN104604132A (zh
Inventor
金昌民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abov Semiconductor Co Ltd
Original Assignee
Abov Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abov Semiconductor Co Ltd filed Critical Abov Semiconductor Co Ltd
Publication of CN104604132A publication Critical patent/CN104604132A/zh
Application granted granted Critical
Publication of CN104604132B publication Critical patent/CN104604132B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及高分辨率PWM产生电路及方法，更具体的，本发明涉及，构成相当于0.5CLOCK时间周期的DELAY ARRAY以产生高分辨率PWM信号的电路及方法。本发明的目的是，构成相当于0.5CLOCK时间周期的DELAY ARRAY，产生高分辨率PWM信号，再将其以CLOCK信号采样，测定OVERFLOW，来决定使用CLOCK信号的HIGH区间或LOW区间。因此，以相当于0.5CLOCK的时间构成DELAY ARRAY，并持续地确认OVERFLOW，从而可以校正DELAY元件的时间延迟变动。

Description

高分辨率脉冲宽度调制信号产生电路
技术领域
本发明涉及高分辨率脉冲宽度调制(PWM,Pulse Width Modulation)信号产生电路及产生方法。更具体的，本发明涉及，构成相当于0.5CLOCK时间周期的DELAY ARRAY以产生高分辨率PWM信号的电路及方法。
背景技术
PWM信号使用在马达控制、电力电子控制及LED驱动等各种领域。其中，在电力电子使用的PWM主要用在电源装置，用于控制开关元件以制造目标电压。最近由于电源装置的小型化、高性能化、高功能化的需求，替代以往使用的模拟控制方式，正在进行着电源装置的数字化控制。
在数字控制电源装置中，利用以计数器和比较电路产生PWM信号的方法。具体地说，对计数器输入时钟信号始计数，将此计数值和阈值输入给比较电路比较，由此产生PWM信号。当计数器达到比阈值大的设定重置值时，会被重置。更改阈值，以改变PWM信号的DUTY(逻辑“H”的时间比率)，且更改重置值，以改变PWM信号的周期。
然而，在现有的技术中，为了微细改变占空比，阈值只改1，PWM信号的逻辑“H”时间就变化1时钟周期。因此，由于占空比变化的最小单位大，无法微细控制电源装置的输出电力，更不能制造高性能的电源装置。而且，通常一起使用低分辨率PWM和模拟反馈电路来控制，因此产生很难做出高分辨率PWM信号的问题。
为了解决如上所述的问题，在韩国公开专利第2008-0030928号揭示了“PWM信号产生电路及包含该PWM信号产生电路的电源装置”。所述先行技术的目的是提供，在不提高时钟频率的情况下，使占空比的变化变小的PWM信号的duty控制方法。然而，所述先行技术是将输出的PWM信号周期和逻辑“H”时间的两侧以时钟周期的1/2时间间隔任意改变，只是在宽的占空比范围上提高PWM信号的分辨率，并没有以PWM信号构成控制回路的过程，很难做出高分辨率的PWM信号。
发明内容
本发明是要解决如上所述的现有技术问题而完成的，利用通常使用的基本电路元件BUFFER设计了高分辨率PWM产生方法。
BUUFER元件根据工序的不同而有所差异，在微细工序中具有数个PICO秒单位的时间延迟，也有根据工序具有数百PICO秒单位时间延迟的情形。因BUFFER电路的构成简单，易于实现，但具有时间延迟值随着工序或温度的变化相差很大的缺点。因此，不能获得所需的PWM DUTY，可能导致系统功能降低。
为了克服这种缺点，在本发明的目的是，根据工序变化或温度变化监测DELAY的变化，进行补偿以匹配所需的DUTY值，并侦测产生OVERFLOW的条件，来实现没有问题地能提供所需高分辨率DUTY的PWM产生电路。
根据所述目的，在本发明中，构成相当于0.5CLOCK时间周期的DELAY ARRAY，产生高分辨率PWM信号，再将其以CLOCK信号采样，并通过对此的补充过程可以实现所需高分辨率的DUTY值。本发明中存在测定从ARRAY获得的DELAY是否有OVERFLOW，来决定使用CLOCK信号的HIGH区间或LOW区间的补充过程。因此，虽然以相当于0.5CLOCK的时间单位构成DELAYARRAY，但持续地确认OVERFLOW，从而可以校正DELAY元件的时间延迟变动。
对用于完成如上所述目的的具体构成进行说明，根据本发明一实施例的高分辨率PWM产生装置包含整数部分脉冲产生部和小数部分脉冲产生部。
整数部分脉冲产生部是利用数字化的占空比值的整数部分产生整数部分脉冲。此时，包含：根据时钟增加输出信号数字值的计数器；比较整数部分和计数器的输出值而输出比较信号的比较器；和对比较信号在时钟的上升沿或下降沿采样，产生整数部分脉冲的采样部。
小数部分脉冲产生部是利用整数部分脉冲和数字化的占空比值的小数部分产生脉冲宽度调制信号。此时，包含：输入整数部分脉冲，并输出多个延迟信号的延迟电路链部；利用小数部分从多个延迟信号中选择任一个输出的解码部；和利用整数部分脉冲和解码部的输出信号产生脉冲宽度调制信号的逻辑电路部。
由此，以相当于0.5时钟周期的时间构成DELAY ARRAY，分别在时钟的上升沿和下降沿采样，实时测定DELAY ARRAY的溢出，可以补偿DELAY元件的时间延迟。
本发明只用通常使用的数字元件构成，具有不仅对噪声迟钝，而且还能以非常小的面积输出高分辨率PWM的优点。
另外，转换成微细工序时，单位元件的时间延迟变得非常小，由此可以容易产生具有PICO单位分辨率的PWM信号，而且多频道高分辨率PWM的构成简易，具有可将电力电子、LED驱动等的功能集成于一个晶片的优点。
附图说明
图1是根据本发明一实施例的有关高分辨率PWM产生装置的结构。
图2是在根据本发明一实施例的高分辨率PWM产生装置中，显示利用整数部分脉冲和小数部分产生高分辨率PWM信号的结构。
图3是在根据本发明一实施例的高分辨率PWM产生装置中，显示整数部分脉冲产生结构。
图4是在根据本发明一实施例的高分辨率PWM产生装置中，显示根据溢出判断部的高分辨率PWM产生结构。
图5是根据本发明一实施例的有关溢出判断部的结构。
图6是根据本发明一实施例的高分辨率PWM产生方法的流程图。
图7是根据本发明一实施例利用整数部分脉冲和小数部分产生脉冲宽度调制信号的流程图。
图8是根据本发明一实施例产生整数部分脉冲的流程图。
图9是根据本发明一实施例的采样部产生整数部分脉冲的流程图。
图10是根据本发明一实施例的高分辨率PWM产生装置中，显示根据溢出发生的流程图。
图11是根据本发明一实施例产生数字化占空比值的流程图。
具体实施方式
根据所述目的，在本发明中，构成相当于0.5CLOCK时间周期的DELAY ARRAY，产生高分辨率PWM信号，再将其以CLOCK信号采样，并通过对此的补充过程可以实现所需高分辨率的DUTY值。本发明中存在测定从ARRAY获得的DELAY是否有OVERFLOW，来决定使用CLOCK信号的HIGH区间或LOW区间的补充过程。因此，虽然以相当于0.5CLOCK的时间单位构成DELAYARRAY，但持续地确认OVERFLOW，从而可以校正DELAY元件的时间延迟变动。
对用于完成如上所述目的的具体构成进行说明，根据本发明一实施例的高分辨率PWM产生装置包含整数部分脉冲产生部和小数部分脉冲产生部。
整数部分脉冲产生部是利用数字化的占空比值的整数部分产生整数部分脉冲。此时，包含：根据时钟增加输出信号数字值的计数器；比较整数部分和计数器的输出值而输出比较信号的比较器；和对比较信号在时钟的上升沿或下降沿采样，产生整数部分脉冲的采样部。
小数部分脉冲产生部是利用整数部分脉冲和数字化的占空比值的小数部分产生脉冲宽度调制信号。此时，包含：输入整数部分脉冲，并输出多个延迟信号的延迟电路链部；利用小数部分从多个延迟信号中选择任一个输出的解码部；和利用整数部分脉冲和解码部的输出信号产生脉冲宽度调制信号的逻辑电路部。
由此，以相当于0.5时钟周期的时间构成DELAY ARRAY，分别在时钟的上升沿和下降沿采样，实时测定DELAY ARRAY的溢出，可以补偿DELAY元件的时间延迟。
所述目的以外的本发明的其它目的及特征，通过结合附图的实施例说明将会变得很明显。
结合附图，对本发明的较佳实施例进行说明。并且在本发明的说明中，有关公知的构成或功能，其具体的说明可能混淆本发明的要旨时，省略其详细的说明。
而且，本发明并不受限或限定于实施例。在各图面显示的相同参照符号表示相同的部件。
图1显示根据本发明一实施例的有关高分辨率PWM产生装置的结构。
高分辨率PWM产生装置包含：整数部分脉冲产生部10；和小数部分脉冲产生部20。
整数部分脉冲产生部10是利用在脉冲宽度调制信号的周期内保持高电平或低电平中任一个电平的时间比率，即数字化的占空比值的整数部分31产生整数部分脉冲传送给小数部分脉冲产生部20。
小数部分脉冲产生部20是利用整数部分脉冲和所述数字化的占空比值的小数部分产生脉冲宽度调制信号。
此时，可以包含将脉冲宽度调制信号的周期与时钟周期之间的比率乘占空比得到的值数字化产生数字化的占空比值，并产生数字化占空比值的整数部分和所述小数部分的占空比数字化部30。
图2是在根据本发明一实施例的高分辨率PWM产生装置中，显示利用整数部分脉冲和小数部分产生高分辨率PWM信号的结构。
小数部分脉冲产生部20包含：延迟电路链部210、解码部220、和第1逻辑电路部230。
延迟电路链部210输入由整数部分脉冲产生部10产生的整数部分脉冲，并利用整数部分脉冲输出多个延迟信号。
解码部220是将脉冲宽度调制信号的周期与时钟周期之间的比率乘占空比得到的值数字化产生数字化的占空比值，并利用数字化的占空比值的小数部分32在延迟电路链部210输出的多个延迟信号中选择任一个而输出。
第1逻辑电路部230是利用整数部分脉冲产生部10产生的整数部分脉冲和解码部220的多个延迟信号中选择任一个输出的输出信号，产生脉冲宽度调制信号。
图3是在根据本发明一实施例的高分辨率PWM产生装置中，显示整数部分脉冲产生结构。
整数部分脉冲产生部10包含：计数器11，比较器12，采样部13。
计数器11的作用是随着时钟增加输出信号的数字值。输出信号是可以随着已设定的顺序增加其数字值，或可以随着使用者的输入增加其数字值。
比较器12比较整数部分和根据计数器11时钟的输出信号数字值，并输出比较信号。
采样部13是对比较器12输出的比较信号在计数器11的输出信号中在时钟的上升沿或下降沿采样，并产生整数部分脉冲。
此时，采样部13包含：上升沿采样部13a，下降沿采样部13b，和第2逻辑电路部310、320。
上升沿采样部13a是对比较信号在计数器11输出的时钟的上升沿采样，产生上升沿整数部分脉冲106，而且下降沿采样部13b是对上升沿整数部分脉冲106在计数器11输出的时钟的下降沿采样，产生下降沿整数部分脉冲108。
第2逻辑电路部310、320是根据数字化的占空比值的小数部分大小105从上升沿整数部分脉冲106或下降沿整数部分脉冲108中的至少一个以上产生整数部分脉冲。
图4是在根据本发明一实施例的高分辨率PWM产生装置中，显示根据溢出判断部的高分辨率PWM产生结构。
在图4显示的整数部分脉冲产生部10和小数部分脉冲产生部20是与在图1说明的整数部分脉冲产生部10和小数部分脉冲产生部20相同，故省略其说明。
溢出判断部40是接收小数部分脉冲产生部20产生的脉冲宽度调制信号，当小数部分32反映在脉冲宽度调制信号而延长的脉冲部分长度在0.5时钟以上时，产生一种指示发生溢出的信号。
然后，产生的溢出信号传送给占空比数字化部30，占空比数字化部30利用接收的溢出信号，将脉冲宽度调制信号的周期与时钟的周期之间的比率乘占空比得到的值数字化，产生数字化的占空比值，并产生数字化占空比值的整数部分和所述小数部分。
图5是根据本发明一实施例的有关溢出判断部的结构。
溢出判断部40包含：第1与门510，第2与门520，第1触发器530，第2触发器540。
第1与门510接收在上升沿采样部13a输出的上升沿整数部分脉冲106，将上升沿整数部分脉冲106延迟1个时钟的信号107，和在延迟电路链部210输出的时钟的上升沿采样的信号111。
此时，接收经反转的上升沿整数部分脉冲106。
第1触发器530是通过第1与门510接收信号，且根据计数器11输出的时钟，使用时钟的高电平(HIGH)区间时，产生指示0.5以上的DUTY发生的溢出信号。
第2与门520接收下降沿整数部分脉冲108，将下降沿整数部分脉冲108延迟1个时钟的信号109，和在延迟电路链部210输出的时钟的下降沿采样的信号111。
此时，接收经反转的下降沿整数部分脉冲108。
第2触发器540是通过第2与门520接收信号，且根据计数器11输出的时钟，使用时钟的低电平(LOW)区间时，产生指示1.0以上的DUTY发生的溢出信号。
图6是根据本发明一实施例的高分辨率PWM产生方法的流程图。
占空比数字化部30产生在脉冲宽度调制信号的周期内保持高电平或低电平中任一电平的时间比率，即数字化占空比值的整数部分和小数部分S610。
此时，将脉冲宽度调制信号的周期与时钟的周期之间的比率乘占空比得到的值数字化产生数字化的占空比值，并产生数字化占空比值的整数部分和小数部分。
整数部分脉冲产生部10是利用在脉冲宽度调制信号的周期内保持高电平或低电平中任一电平的时间比率，即数字化的占空比值的整数部分产生整数部分脉冲S620。
小数部分脉冲产生部20是利用整数部分脉冲和数字化占空比值的小数部分，产生脉冲宽度调制信号S630。
图7是根据本发明一实施例利用整数部分脉冲和小数部分产生脉冲宽度调制信号的流程图。
产生脉冲宽度调制信号的步骤S630是输入整数部分脉冲，并在延迟电路链部210输出多个延迟信号S631。然后，利用小数部分32从多个延迟信号中选择任一个输出S632，利用整数部分脉冲和解码部220的输出信号产生脉冲宽度调制信号S633。
图8是根据本发明一实施例产生整数部分脉冲的流程图。
产生整数部分脉冲的步骤S620是在计数器11随着时钟增加输出信号的数字值S621。然后，在比较器12比较整数部分31和计数器11输出信号的数字值而输出比较信号S622，对比较器12输出的比较信号在计数器11输出的时钟的上升沿或下降沿采样，产生整数部分脉冲S623。
图9是根据本发明一实施例的采样部产生整数部分脉冲的流程图。
在图8显示的通过采样产生整数部分脉冲的步骤S623是对比较器12输出的比较信号在计数器11输出的时钟的上升沿或下降沿采样，产生整数部分脉冲S910。
而且，对上升沿整数部分脉冲106在时钟的下降沿采样，产生下降沿整数部分脉冲108(S920)，根据数字化的占空比值的小数部分32大小从上升沿整数部分脉冲106或下降沿整数部分脉冲108中的至少一个以上产生整数部分脉冲S930。
图10是根据本发明一实施例的高分辨率PWM产生装置中，显示根据溢出发生的流程图。
占空比数字化部30产生在脉冲宽度调制信号的周期内保持高电平或低电平中任一电平的时间比率，即数字化占空比值的整数部分和小数部分S610。
此时，将脉冲宽度调制信号的周期与时钟的周期之间的比率乘占空比得到的值数字化产生数字化的占空比值，并产生数字化占空比值的整数部分和小数部分。
整数部分脉冲产生部10是利用在脉冲宽度调制信号的周期内保持高电平或低电平中任一电平的时间比率，即数字化的占空比值的整数部分产生整数部分脉冲S620。
小数部分脉冲产生部20是利用整数部分脉冲和数字化占空比值的小数部分，产生脉冲宽度调制信号S630。
此时，溢出判断部40接收产生的脉冲宽度调制信号S640。然后，判断由小数部分32延长的脉冲部分是否在0.5时钟以上S650。若在0.5时钟以上时，产生指示发生溢出的信号传送给占空比数字化部30(S660)。
图11是根据本发明一实施例产生数字化占空比值的流程图。
占空比数字化部30是将脉冲宽度调制信号的周期与时钟周期之间的比率乘占空比得到的值数字化产生数字化的占空比值S1110，并产生数字化占空比值的整数部分和所述小数部分S1120。
此时，在溢出判断部40接收溢出信号时，利用溢出信号产生数字化的占空比值的整数部分和所述小数部分。
根据本发明一实施例的高分辨率PWM产生方法是以各种电脑手段能执行的程序指令形式实现，并可记录在电脑可读媒体上。所述电脑可读媒体可以单独或组合包含程序指令、数据文件、数据结构等。在所述媒体记录的程序指令可能是在本发明特别设计而构成的或是在电脑软件领域中公开可以使用的。电脑可读记录媒体，例如包含：如硬盘、软盘及磁带一样的磁性媒体(magnetic media)，如CD-ROM，DVD一样的光学媒体(optical media)，如光磁软盘(floptical disk)一样的磁光媒体(magneto-optical media)，以及如只读存储器(ROM)，随机存取存储器(RAM)，内存等以存储并执行程序指令特别配置的硬件设备。程序指令，例如不仅包含由编译器制造的机械代码，还包含使用解释器等可在电脑执行的高级语言代码。所述硬件设备为了执行本发明的操作，可由一个以上的软件模块构成而运行，反之亦然。
如上所述，本发明是通过如具体的构成因素等的特定事项和限定的实施例及图面进行了说明，但这些只是为了帮助更能完善地理解本发明而提供，本发明并不受限于所述实施例，而且凡是本发明领域中具有通常知识的技术人员可从这些记载实施各种修改及变形。
因此，本发明的思想不应局限在说明的实施例来定义，应该说是所记载的权利要求书和与所述权利要求书均等或等价的变型均属于本发明的思想范围。
产业上利用可能性
本发明涉及高分辨率PWM产生电路及方法，更具体的，本发明涉及，构成相当于0.5CLOCK时间周期的DELAY ARRAY以产生高分辨率PWM信号的电路及方法。
本发明的目的是，构成相当于0.5CLOCK时间周期的DELAY ARRAY，产生高分辨率PWM信号，再将其以CLOCK信号采样，测定OVERFLOW，来决定使用CLOCK信号的HIGH区间或LOW区间。因此，以相当于0.5CLOCK的时间构成DELAY ARRAY，并持续地确认OVERFLOW，从而可以校正DELAY元件的时间延迟变动。

Claims (12)

1.一种脉冲宽度调制信号产生电路，其特征在于，包含：
整数部分脉冲产生部，是利用在脉冲宽度调制信号的周期内保持高电平或低电平中任一个电平的时间比率，即数字化的占空比值的整数部分产生整数部分脉冲；以及
小数部分脉冲产生部，是利用所述整数部分脉冲和所述数字化的占空比值的小数部分产生脉冲宽度调制信号。
2.根据权利要求1所述的脉冲宽度调制信号产生电路，其特征在于，
所述小数部分脉冲产生部包含：
延迟电路链部，输入所述整数部分脉冲，并输出多个延迟信号；
解码部，利用所述小数部分从所述多个延迟信号中选择任一个输出；以及
第1逻辑电路部，利用所述整数部分脉冲和所述解码部的输出信号产生所述脉冲宽度调制信号。
3.根据权利要求1所述的脉冲宽度调制信号产生电路，其特征在于，
所述整数部分脉冲产生部包含：
计数器，根据时钟增加输出信号的数字值；
比较器，比较所述整数部分和所述计数器的所述输出信号的数字值而输出比较信号；以及
采样部，对所述比较信号在所述时钟的上升沿或下降沿采样，产生所述整数部分脉冲。
4.根据权利要求3所述的脉冲宽度调制信号产生电路，其特征在于，
所述采样部包含：
上升沿脉冲采样部，对所述比较信号在所述时钟的上升沿采样，产生上升沿整数部分脉冲；
下降沿采样部，对所述上升沿整数部分脉冲在所述时钟的下降沿采样，产生下降沿整数部分脉冲；以及
第2逻辑电路部，根据所述数字化的占空比值的小数部分大小，从所述上升沿整数部分脉冲或所述下降沿整数部分脉冲中的至少一个以上产生所述整数部分脉冲。
5.根据权利要求1所述的脉冲宽度调制信号产生电路，其特征在于，还包含：
溢出判断部，接收所述产生的脉冲宽度调制信号，当所述小数部分反映在所述脉冲宽度调制信号而延长的脉冲部分长度在0.5时钟以上时，产生一种指示发生溢出的信号。
6.根据权利要求1所述的脉冲宽度调制信号产生电路，其特征在于，还包含：
占空比数字化部，将所述脉冲宽度调制信号的周期与时钟周期之间的比率乘占空比得到的值数字化产生所述数字化的占空比值，并产生所述数字化的占空比值的所述整数部分和所述小数部分。
7.一种脉冲宽度调制信号的产生方法，其特征在于，包含：
利用在脉冲宽度调制信号的周期内保持高电平或低电平中任一电平的时间比率，即数字化的占空比值的整数部分，产生整数部分脉冲的步骤；以及
利用所述整数部分脉冲和所述数字化的占空比值的小数部分，产生脉冲宽度调制信号的步骤。
8.根据权利要求7所述的脉冲宽度调制信号的产生方法，其特征在于，
产生所述脉冲宽度调制信号的步骤包含：
输入所述整数部分脉冲，并输出多个延迟信号的步骤；
利用所述小数部分从所述多个延迟信号中选择任一个并输出所选延迟信号的步骤；以及
利用所述整数部分脉冲和输出的所选延迟信号产生所述脉冲宽度调制信号的步骤。
9.根据权利要求7所述的脉冲宽度调制信号的产生方法，其特征在于，
产生所述整数部分脉冲的步骤包含：
随着时钟增加计数器的输出信号的数字值的步骤；
比较所述整数部分和所述计数器的所述输出信号的数字值而输出比较信号的步骤；以及
对所述比较信号在所述时钟的上升沿或下降沿采样，产生所述整数部分脉冲的步骤。
10.根据权利要求9所述的脉冲宽度调制信号的产生方法，其特征在于，
对所述比较信号在所述时钟的上升沿或下降沿采样，产生所述整数部分脉冲的步骤包含：
对所述比较信号在所述时钟的上升沿采样，产生上升沿整数部分脉冲的步骤；
对所述上升沿整数部分脉冲在所述时钟的下降沿采样，产生下降沿整数部分脉冲的步骤；以及
根据所述数字化的占空比值的所述小数部分大小从所述上升沿整数部分脉冲或所述下降沿整数部分脉冲中的至少一个以上产生所述整数部分脉冲的步骤。
11.根据权利要求7所述的脉冲宽度调制信号的产生方法，其特征在于，还包含：
接收所述产生的脉冲宽度调制信号，当所述小数部分反映在所述脉冲宽度调制信号而延长的脉冲部分长度在0.5时钟以上时，产生一种指示发生溢出信号的步骤。
12.根据权利要求7所述的脉冲宽度调制信号的产生方法，其特征在于，还包含：
将所述脉冲宽度调制信号的周期与时钟周期之间的比率乘所述占空比得到的值数字化，产生所述数字化的占空比值，并产生所述数字化的占空比值的所述整数部分和所述小数部分的步骤。
CN201380044709.5A 2012-08-29 2013-08-29 高分辨率脉冲宽度调制信号产生电路 Expired - Fee Related CN104604132B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0095088 2012-08-29
KR1020120095088A KR101330513B1 (ko) 2012-08-29 2012-08-29 고해상도 펄스 폭 변조 신호 생성 회로
PCT/KR2013/007757 WO2014035153A1 (ko) 2012-08-29 2013-08-29 고해상도 펄스 폭 변조 신호 생성 회로

Publications (2)

Publication Number Publication Date
CN104604132A CN104604132A (zh) 2015-05-06
CN104604132B true CN104604132B (zh) 2017-03-22

Family

ID=49857968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044709.5A Expired - Fee Related CN104604132B (zh) 2012-08-29 2013-08-29 高分辨率脉冲宽度调制信号产生电路

Country Status (4)

Country Link
US (1) US9344072B2 (zh)
KR (1) KR101330513B1 (zh)
CN (1) CN104604132B (zh)
WO (1) WO2014035153A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015009245B4 (de) * 2015-07-17 2020-07-09 Infineon Technologies Ag Vorrichtung zum vorsehen einer anpassbaren totzeit in ein pwm-signal
US9621040B2 (en) * 2015-08-20 2017-04-11 Sanken Electric Co., Ltd. PWM signal generator and switching power supply device having same
KR102055315B1 (ko) * 2015-10-29 2019-12-13 위트리시티 코포레이션 무선 전력 시스템들용 제어기들
KR102100220B1 (ko) 2018-10-12 2020-04-13 현대오트론 주식회사 고해상도 펄스 신호 생성 회로
EP3888245A1 (en) 2018-11-26 2021-10-06 Renesas Electronics Corporation Pulse-width modulation signal generator
IT201900019914A1 (it) 2019-10-29 2021-04-29 St Microelectronics Srl Circuito di misura di tempo, e relativo sistema comprendente un circuito di generazione di un segnale pwm e un circuito di misura di tempo, e corrispondente circuito integrato
IT201900019910A1 (it) 2019-10-29 2021-04-29 St Microelectronics Srl Circuito di generazione di un segnale pwm, e relativo circuito integrato
CN112510975B (zh) * 2020-11-25 2021-10-15 中国科学院近代物理研究所 一种用于提高加速器电源pwm精度的方法及系统
US11595027B2 (en) * 2021-03-01 2023-02-28 Nxp Usa, Inc. High frequency pulse width modulation shaping
CN116844596B (zh) * 2022-03-23 2024-05-14 长鑫存储技术有限公司 一种信号采样电路以及半导体存储器
CN116248085A (zh) * 2022-12-28 2023-06-09 无锡摩芯半导体有限公司 一种高精度延迟产生电路的实现方法
CN116707496B (zh) * 2023-08-01 2023-10-13 青岛本原微电子有限公司 一种高分辨率脉冲信号处理电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482725A (zh) * 2002-03-18 2004-03-17 林克斯光化网络公司 高频脉宽调制电压控制
CN101621288A (zh) * 2009-07-29 2010-01-06 南京航空航天大学 一种pwm输出模式转化为pfm输出模式的电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151261B1 (ko) 1995-07-14 1998-12-15 문정환 펄스폭 변조 회로
KR100254858B1 (ko) * 1997-06-30 2000-05-01 김영환 액정표시소자의 샘플링펄스 발생회로
KR20040021270A (ko) * 2002-09-03 2004-03-10 주식회사 애트랩 선형성이 개선된 ｐｗｍ ｄ／ａ 컨버터
US7206343B2 (en) * 2003-01-24 2007-04-17 Intersil Americas Inc. High resolution digital pulse width modulator for DC-DC voltage converter
KR20060126035A (ko) * 2005-06-03 2006-12-07 주식회사 하이닉스반도체 펄스폭 제어회로
US7459951B2 (en) 2006-02-22 2008-12-02 Exar Corporation Self-calibrating digital pulse-width modulator (DPWM)
JP4787712B2 (ja) 2006-10-02 2011-10-05 日立コンピュータ機器株式会社 Ｐｗｍ信号生成回路およびそれを備えた電源装置
US7919932B2 (en) 2007-12-20 2011-04-05 Samsung Led Co., Ltd. Apparatus and method for controlling lighting brightness through digital conversion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482725A (zh) * 2002-03-18 2004-03-17 林克斯光化网络公司 高频脉宽调制电压控制
CN101621288A (zh) * 2009-07-29 2010-01-06 南京航空航天大学 一种pwm输出模式转化为pfm输出模式的电路

Also Published As

Publication number Publication date
KR101330513B1 (ko) 2013-11-18
CN104604132A (zh) 2015-05-06
US9344072B2 (en) 2016-05-17
US20150171843A1 (en) 2015-06-18
WO2014035153A1 (ko) 2014-03-06

Similar Documents

Publication Publication Date Title
CN104604132B (zh) 高分辨率脉冲宽度调制信号产生电路
CN110147037B (zh) 时间数字转换器调节方法及装置
Chang et al. Flavor asymmetry of the nucleon sea and the five-quark components of the nucleons
CN102778673B (zh) 雷达回波信号高精度距离模拟方法、装置及目标模拟器
US20070296396A1 (en) Phase Difference Measurement Circuit
TW201008129A (en) Time measure circuit and method, time to digital converter using the same, and test device
US20070008044A1 (en) Test circuit, delay circuit, clock generating circuit, and image sensor
JP2011525737A (ja) 時間差に関するデータを評価する装置及び方法、並びにディレイラインを較正する装置及び方法
JP2012516629A5 (zh)
CN105956399A (zh) 一种温度预测方法及电子体温计
CN102818940B (zh) 具有高时间精度的用信号检测阈值跨越瞬间的方法
US7945405B2 (en) Jitter measurement apparatus, jitter measurement method, recording media, communication system and test apparatus
CN105245203B (zh) 高精度低速时钟占空比检测系统及方法
CN104880020A (zh) 变频冰箱0.1度温度采集处理方法
CN106470025B (zh) Pwm信号生成器和具有其的开关电源装置
CN103944541A (zh) 温度传感器及温度感测方法
CN103869123B (zh) 一种具有脉宽测量功能的示波器
US9928923B2 (en) Estimation of level-thresholds for memory cells
US8384440B2 (en) High resolution capture
US20090281752A1 (en) Skew measurement apparatus, skew measurement method, recording media and test apparatus
TW202101908A (zh) 用於產生具有可控脈衝寬度之脈衝輸出的電路
CN111863114B (zh) 芯片采样准位确定方法及装置
CN112204354A (zh) 用于自动校准凸轮轴传感器以校正靶的跳动的方法
CN108650069B (zh) 一种序列生成方法及系统
CN109709789B (zh) 一种改善被动型原子钟长期稳定度的相位补偿方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170322

Termination date: 20200829