CN104604131A

CN104604131A - 环形振荡器的测试方案

Info

Publication number: CN104604131A
Application number: CN201380046554.9A
Authority: CN
Inventors: 薛真成; H·权; A·吴
Original assignee: Silicon Image Inc
Current assignee: Lattice Semiconductor Corp
Priority date: 2012-09-06
Filing date: 2013-08-15
Publication date: 2015-05-06
Also published as: EP2893639A4; TWI593234B; US8841974B2; WO2014039226A1; KR20150054899A; TW201419758A; US20140062606A1; EP2893639A1; JP2015534673A

Abstract

本文中公开了一种方法和装置，用于测试多个环形振荡器。在一个实施例中，此装置包括至少一个环形振荡器结构，该至少一个环形振荡器结构具有：环形振荡器，该环形振荡器具有反转器链，该反转器链具有背对背连接并且可操作以产生振荡的输出的奇数个反转器；以及测试结构，耦合成向环形振荡器提供可观测性链输入或测试输入并且接收振荡的输出作为来自环形振荡器的反馈。

Description

环形振荡器的测试方案

发明领域

本发明的实施例涉及环形振荡器领域；更具体地，本发明的实施例涉及多个环形振荡器的测试，诸如可被采用在随机数生成器中以用于高清晰度内容保护(HDCP)中的密钥生成。

背景技术

随机性被发现是用于确保数据传输的安全性的密码学中的关键角色。为了实现硬件中的随机性，触发器的亚稳定性或时钟抖动被用作随机性的来源。实现方式中的很多采用环形振荡器作为时钟。通常采用大量的环形振荡器以维持所需的随机性水平。在HDCP 2.0中使用256个环形振荡器以用于密钥生成以用于安全的数据传输。

图1示出了HDCP中的数据加密的简化图。参见图1，密钥101是从随机数构造的，该随机数从真随机数生成器(TRNG)102中生成。随机数被用于计算信源和信宿两处的密钥。随机数首先是从信源处生成并且密钥被计算。同时，随机数可被传送至信宿从而使得信宿可以计算它自己的密钥。信源经由异或操作120利用密钥来加密视频流、视频数据110并且经加密的视频流111被传送至信宿。信宿利用它自己的密钥来解密所接收的经加密的视频流111。

TRNG 102采用大量的环形振荡器来生成随机数。图2示出了TRNG的示例。参见图2，环形振荡器(RO)201_1-N是通过如所示的组合反馈背对背连接的奇数个反转器210。利用异或逻辑202来组合环形振荡器201_1-N的输出并且异或逻辑的输出被连接至触发器203。提供采样时钟F_s以捕获异或逻辑202的输出流以获得随机数。

归因于环形振荡器201_1-N中固有的组合反馈，利用经济结构测试(诸如固定型测试)测试环形振荡器201_1-N中的每一个可能是困难的。通常，环形振荡器201_1-N被孤立地一次对一个环形振荡器进行功能测试。这种常规的环形振荡器测试可包含直接在测试仪处观察环形振荡器输出或采用一些芯片上的计数器以检测由在测试中的环形振荡器所产生的振荡。归因于环形振荡器的异步性和低效的测试访问，在测试仪处测试环形振荡器的输出可能是昂贵的。归因于每一单独的环形振荡器的测试设置，采用芯片上的计数器的测试方法可能遭受硬件和测试时间开销。

因此，如果环形振荡器的数量较大并且在增加，则功能测试的成本可以是显著的。提供对问题大小(即，所采用的环形振荡器的数量)的增大并不成本敏感的低成本测试方法是关键的，尤其是当商用IC的价格持续处于压力下但它们的测试成本坚持不增加时。

发明内容

附图简述

根据下文给出的详细描述和本发明的各实施例的附图，将能更充分地理解本发明，然而，这些详细描述和实施例的附图不应被拿来将本发明限制至具体的实施例，而仅仅是为了说明和理解。

图1示出了HDCP中的数据加密。

图2示出了真随机数生成器(TRNG)的示例。

图3示出了现有技术的环形振荡器的功能视图。

图4示出了具有环形振荡器测试结构(TS)的环形振荡器装置的一个实施例。

图5示出了环形振荡器测试结构的一个实施例的行为。

图6A示出了用作环形振荡器装置的一部分的测试结构的一个实施例。

图6B示出了测试结构的另一实施例。

图7示出了测试结构的一个实施例的设置和保持时间。

图8示出了描述用于测试结构的一个实施例的测试序列的异步FSM。

图9示出了用于环形振荡器测试的测试访问的一个实施例。

图10示出了分层环形振荡器测试结构的一个实施例。

图11示出了可测试的环形振荡器(TRO)的稳态行为模型。

具体实施方式

描述了用于测试被采用在真随机数生成器中以用于HDCP(高清晰度内容保护)中的密钥生成以用于视频加密和解密的大量的环形振荡器的方案。在一个实施例中，利用所公开的芯片上的环形振荡器测试方案，所有的环形振荡器可通过固定型结构测试或提出的伪功能测试即刻进行振荡测试。在一个实施例中，测试结构是模块化的并且当进行连接时，一批测试结构构造测试访问以用于环形振荡器的并行测试、表征和硅调试。本文中所描述的测试方案的优势是在详细的性能规范测试之前的有缺陷部分的快速确定从而使得整体制造测试时间可被减少。

在一个实施例中，所描述的环形振荡器测试方案可通过在结构测试期间利用其它系统逻辑对大量环形振荡器进行测试而消除大量环形振荡器的测试成本或将测试成本减少至非显著水平(即，环形振荡器中的反转器链的延迟)，如果孤立地对大量环形振荡器进行测试的话。在一个实施例中，环形振荡器测试方案通过将现有的环形振荡器转换成在这里被称为“环形振荡器测试结构”的更可测试的形式而实现目标。环形振荡器测试结构可将环形振荡器重新配置成允许环形振荡器的结构固定型测试和并行功能测试的可测试结构。所描述的方案可针对较大量的环形振荡器将测试时间增加降低至非显著的水平。

在以下描述中，阐明了许多细节以提供对本发明的更透彻说明。然而，对本领域技术人员显而易见的是，没有这些具体细节也可实践本发明。在其它实例中，以框图形式而非详细地示出了公知的结构和设备以免无法突出本发明。

根据对计算机存储器内的数据位上的操作的算法和符号表示来呈现以下详细描述的一些部分。这些算法描述和表示是数据处理领域内技术人员使用的手法，它最有效地将其工作本质传达给本领域内其它技术人员。算法在这里并普遍地被构思成达到所期望结果的前后一致的一系列步骤。这些步骤是需要对物理量进行物理操控的那些步骤。通常但非必须，这些量采用能够被存储、转移、组合、比较、以及以其他方式进行操控的电信号或磁信号的形式。主要出于常见用途的原因，有时将这些信号称为位、值、元素、符号、字符、项、数字等被证明是方便的。

然而，应当铭记，所有这些和类似术语都与适当的物理量相关联，并且仅仅是应用于这些量的方便标记。除非明确指明，否则如从以下讨论显而易见的，可以理解，在全文中，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论，指的是计算机系统或类似电子计算设备的动作和进程，该计算机系统操纵在该计算机系统的寄存器和存储器内表示为物理(电子)量的数据并将其转换成在该计算机系统存储器或寄存器或其它这样的信息存储、传输或显示设备内类似地表示为物理量的其它数据。

本发明还涉及用于执行本文中的操作的装置。此装置可专门构造以用于所需目的，或其可包括通用计算机，该通用计算机由存储在该计算机内的计算机程序有选择地激活或重新配置。这种计算机程序可被存储在计算机可读存储介质中，这些计算机可读存储介质诸如但不限于任何类型的磁盘，包括软盘、光盘、CD-ROM、和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适用于存储电子指令且都耦合到计算机系统总线的任何类型的介质。

本文中所呈现的算法和显示并非固有地相关于任何特定计算机或其它装置。可以将各种通用系统与根据本文教示的程序一起使用，或可以证明构造更专门的装置来执行所要求的方法步骤是方便的。这些各种系统的所需结构从以下描述中将显而易见。此外，不参考任何特定编程语言对本发明进行描述。可以理解，可以使用各种编程语言来实现本文所述的发明的教示。

一种机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传送信息的任何机制。例如，机器可读介质包括只读存储器(“ROM”)；随机存取存储器(“RAM”)；磁盘存储介质；光存储介质；闪存设备等。

综览

在一个实施例中，环形振荡器体系结构具有至少一个环形振荡器结构，并且每一环形振荡器结构具有环形振荡器和测试结构。环形振荡器具有反转器链，该反转器链具有背对背连接并且可操作以产生振荡的输出的奇数个反转器。测试结构被耦合至环形振荡器并且向环形振荡器提供可观测性链输入或测试输入以及接收振荡的输出作为来自环形振荡器的反馈。在一个实施例中，测试结构可操作以将环形振荡器重新配置成一可测试结构以允许环形振荡器的结构固定型测试和功能测试中的一个或多个以验证环形振荡器是否可产生规定的抖动限制内的预期的振荡频率。在一个实施例中，环形振荡器体系结构还包括具有一对输入和一输出的与门，并且此输出被耦合至环形振荡器的输入。

在一个实施例中，测试结构响应于多个控制信号。在一个实施例中，控制信号中的一个包括来自环形振荡器体系结构内部的寄存器的测试控制信号。在一个实施例中，控制信号中的一个包括指示在测试中的环形振荡器是处于功能模式还是测试模式的环形振荡器测试模式信号。

在一个实施例中，每一环形振荡器结构包括以串行链进行连接的一组环形振荡器结构，其中在串行链中的环形振荡器测试结构的最后一个的测试输出被反馈以与此链中的第一个环形振荡器结构的测试输入一起使用。在一个实施例中，串行链包含奇数个反转器。在一个实施例中，每一环形振荡器结构进一步包括有条件地激活反馈路径以基于反馈启用信号而反馈测试输出的门。在一个实施例中，每一环形振荡器结构进一步包括将从测试结构的最后一个反馈的测试输出与测试输入进行异或的异或门。在一个实施例中，通过提供被测试的环形振荡器中的每一个的启用信号来选择一个或多个环形振荡器(少于所有的)以用于测试。

图3示出了环形振荡器的一个实施例。参见图3，环形振荡器的功能是在osc_out 311处产生振荡的输出。振荡的输出，osc_out 311，可被用于将时钟提供至芯片上电路并且被采用在用于加密和解密的随机数的生成中。图3中的环形振荡器示出了环形振荡器的功能视图。在一个实施例中，环形振荡器在模拟电路中实现。在另一实施例中，环形振荡器利用数字电路来实现。环形振荡器可在功能上被视为具有经由与门300通过启用信号310启用的组合回送的奇数个反转器(2N+1)。如果启用信号310等于1，则环形振荡器可在osc_out 311处产生振荡输出。否则，此输出可被固定在逻辑状态，例如，osc_out 311等于～启用，其中符号～表示逻辑非。图3中所示的环形振荡器的行为可被总结为“forever osc_out＝Enable？(～osc_out:1)(永久osc_out＝启用？(～osc_out:1))”。如果启用信号310等于0，则由于奇数次反转，osc_out 311等于1。否则，osc_out 311可被连续地求反(complement)以在osc_out 311处产生振荡输出。

由于测试约束和需求从应用到应用可以是不同的，因而对于每一应用的测试中的兴趣的焦点可以是不同的。为了测试在密码学中采用的大量环形振荡器，例如，从经济角度来看，验证产生振荡输出的能力可比详细的性能分析具有更大的重要性。只要环形振荡器可振荡，则可成功地使它们作为随机性的来源以生成随机数。因此，在测试在随机数生成中使用的环形振荡器中，例如，可在详细的性能规范测试之前将振荡的功能作为目标。然而，如果必要的话，详细的性能规范测试可跟着测试它们的基本功能之后。

所描述的环形振荡器方案可提供性能测试的测试访问。性能规范测试是验证环形振荡器是否可产生规定的抖动限制内的预期的振荡输出频率。环形振荡器的基本功能的测试不一定必须以功能速度来执行而是以较慢的速度来执行，如果测试质量和测试成本收益可被调整的话。当功能测试以不同于性能规范的速率执行时，此测试被称为伪功能测试。为了获得各种频率下的伪功能测试，环形振荡器的周期可需要通过测试工程师进行控制。

在一个实施例中，伪功能测试是通过嵌入在环形振荡器中的测试控制机制来实现的。测试控制机制允许环形振荡器的频率受测试期间的主输入来控制。利用所提供的测试控制，环形振荡器被迫以可能在其规范频率之下和之上的任何允许的频率进行操作。此特征在测试环形振荡器的基本功能中可以是有用的并且在执行环形振荡器的结构测试中同样可以是有用的。

通常，功能测试不包含故障模型。故障模型可被视为物理缺陷的逻辑表示。存在可用于给物理缺陷的行为建模的不同的故障模型。故障模型可帮助在由下面的故障模型所提供的抽象层面上确定缺陷的行为的原因。推定的故障模型之一是固定型故障模型。固定型故障模型可表示源自被短路至电源VDD(被建模为固定型逻辑1或SA-1)和被短路至地GND(被建模为SA-0)的物理缺陷。在此故障模型中，SA-0和SA-1故障被假设在门的每一端口处。

在下文中，描述了环形振荡器(RO)测试结构的一个实施例。连同分层环形振荡器测试结构的构造一起还讨论了来自RO测试结构的所构造的测试访问。在一个实施例中，测试访问是通过以串行方式连接RO测试结构而形成的。在一个实施例中，分层RO是通过建立形成较大RO的从RO链的输入到输出的背对背连接而从测试访问构造的。在一个实施例中，分层RO包含在RO链中所包括的所有环形振荡器。分层RO可以与单独的RO相同的方式进行测试并且可被用于检测总延迟缺陷。此后，在以下描述中，讨论了伪功能测试，接着是结构测试。两个测试均通过所公开的测试访问来执行。

所提出的环形振荡器测试结构的一个实施例

为了控制测试期间环形振荡器的异步行为，测试点可被并入环形振荡器中从而使得环形振荡器的输出可在测试点的控制下进行改变。因此，环形振荡器的频率可受测试输入的控制。

图4是RO测试结构的一个实施例。RO测试结构可被置于环形振荡器中的任何地方。参见图4，RO测试结构包括与门401、反转器链402和RO测试结构403。启用信号410被耦合至与门401的一个输入和RO测试结构403的输入。与门401的另一输入被耦合至从RO测试结构403输出的osc_in 411。与门401的输出被耦合至反转器链402的输入。在一个实施例中，反转器链402包括奇数个反转器(例如，2N+1个反转器)。反转器链402和RO的输出是osc_out 412并且还被耦合至RO测试结构403的osc_out输入427。

Osc_out 412可经由RO测试结构403通过与门401的输入被连接至osc_in 411。在一个实施例中，在初始化时，osc_in 411被重置为逻辑1，从而将非控制的逻辑值提供给与门401，并且因此使得信号410能够在osc_out 412处被观察到。

所公开的可测试的振荡器可并入全局测试控制信号以统筹(orchestrate)环形振荡器测试。在一个实施例中，测试控制信号是从内部寄存器提供的，该内部寄存器可经由众所周知的IO接口(例如，I2C、IEEE STD 1149.1边界扫描等)进行访问。在一个实施例中，在结构固定型测试的情形中，测试输入信号是从内部寄存器提供的并且测试输出同样被捕获到内部寄存器中。

环形振荡器测试模式(OTM)信号421确定在测试中的环形振荡器是处于功能模式还是测试模式。在功能模式中，其中OTM 421等于0，测试结构是静态的并且对环形振荡器的功能没有影响。在测试模式中，控制点启用(CPE)424确定环形振荡器可以在自由运转下运行还是以测试输入控制频率运行。例如，如果启用控制点(即，CPE 424等于1)，则环形振荡器的频率取决于测试输入(test_in 422)的频率。否则，环形振荡器可以在自由运转下运行或在启用RO时，以功能速度运行。在一个实施例中，CPE 424被假定成在最高电平(top level)处利用OTM 421进行门控，从而使得CPE 424在OTM 421等于0时可被禁用(即，CPE 424等于0)。

在一个实施例中，可观测性链输入(obc_in)423和输出(obc_out)426被用于观察启用信号410和osc_out 412上的故障。Osc_in信号411和osc_out信号412分别是反转器链的输入和输出。如果启用信号410等于1，则osc_out 412等于～osc_in。否则，osc_out 412等于～启用或逻辑1。测试输出(test_out 425)是osc_in 411的复制。Osc_out 412可在test_in 422的控制下被传至osc_in 411。

在一个实施例中，当OTM 421等于1，CPE 424等于0并且启用信号410等于0时，初始化测试结构。在初始化下，假定测试输入(test_in 422)被设置成与osc_in 411相同的信号状态，即test_in 422等于1并且osc_out412等于～启用。如果CPE 424等于1并且启用信号410等于1，则osc_in411可跟踪test_in 422的变化。由于振荡器输出(osc_out 412)是osc_in 411的反相输出，因而osc_out 412的变化直接受test_in 422控制。

在测试期间的环形振荡器测试结构的行为在图5中示出。当OTM421等于1并且CPE 424等于1时，环形振荡器的频率可受插入的测试点控制。如果启用信号410等于1，则环形振荡器被启用并且等待test_in 422以改变其信号状态。环形振荡器的输出保持不变直到test_in 422改变。在一个实施例中，test_in 422的每一次信号转变要么是由低到高要么是由高到低，该转变致使振荡器在osc_out 412和test_out 425两处产生相同的信号转变。因此，在test_in 422的控制下可以可靠地测量或观察环形振荡器的输出。注意在测试期间，环形振荡器以test_in 422的频率进行操作。

图6是环形振荡器测试结构的一个实施例。装备有测试结构的环形振荡器在这里被称为可测试的环形振荡器(TRO)。OTM 421激活测试结构以用于测试并且停用测试结构以用于正常的功能模式。如果OTM 421等于1并且CPE 424等于1，则环形振荡器处于测试结构的控制下。否则，环形振荡器是自由运转的。

多路复用器606被插入在osc_out 427和osc_in 411之间以实现控制点。多路复用器606依赖于轨道(TRACK)610的信号状态将osc_out 427或经锁存的输出输出至osc_in 411，该轨道610被耦合至其选择输入。轨道610通过CPE 424来启用，CPE 424被耦合至输入与非门605(其中异或门604的输出被耦合至与非605的另一输入)。当CPE 424等于1时，轨道610由test_in 422和osc_in 411的信号状态确定。如果它们的信号状态相同，则轨道610等于0，否则轨道610等于1。如果轨道610等于1，则功能路径是通过将osc_out 427连接至osc_in 411而建立。如果轨道610等于0，则锁存器可由通过多路复用器606的组合反馈而形成。此锁存器可在三个逻辑门延迟(通过1到3的门)之后被异步地初始化成与test_in 422相同的逻辑状态。此锁存器可处于透明的，如果OTM 421等于0或CPE 424等于0的话。

旁路多路复用器(MUX)603可执行所提出的测试访问。旁路多路复用器可允许禁用的环形振荡器从测试中排除。旁路MUX 603受启用信号410控制，该启用信号410被耦合至与门602的一个输入，该与门602具有耦合至MUX 603的选择输入的输出。与门602的输入被耦合至OTM421。旁路MUX 603配置测试期间的测试路径。如果启用＝1，则环形振荡器输出可被耦合至test_out 425。否则，test_in 422可直接被绕过至test_out 425。注意在旁路多路复用器603处使用互补的输入以增加可测试性。即，osc_in 411等于稳态下的test_in 422。稳态可被定义为输出处于有效的逻辑状态并且保持不变除非输入被改变这样一种信号状态。

旁路特征在表征和硅调试两者中同样可以是有用的。在表征中，任意环形振荡器可通过绕过所有其它的环形振荡器而孤立地进行表征。类似地，可疑的环形振荡器可孤立地进行测试或有故障的TRO可被旁路以用于进一步的诊断。

可观测性链的异或门601具有耦合至obc_in 423和osc_out 427的输入并且输出obc_out 426。在一个实施例中，异或门601被用于检测启用信号410和osc_out 427处的SA故障。当CPE 424等于1时，可在稳态下测试启用信号410。启用信号410可分别被禁用和启用以用于SA-1测试和SA-0。如果启用信号410等于0，则osc_out 427等于1并且obc_out 426等于～obc_in。否则，obc_out 426等于obc_in 423。因此，违反obc链行为的启用信号410上的任何SA故障可在obc_out 426处被检测。在一个实施例中，异或门的使用意味着在此门的输出处所观察的可检测的SA故障的数量必须是奇数。例如，如果obc_in 423和启用路径两者均是有故障的，则这些偶数个故障在异或门601的输出处被掩蔽。如果需要任意数量的SA故障检测，则单个位obc结构可以用在一个位中采用与逻辑并且在另一位中采用或逻辑的两位来替代以增加测试覆盖范围。作为结果，一个位的obc_in和obc_out被扩展至两位的obc_in[l:0]和obc_out[l:0]。当test_in＝1时，如果所有的环形振荡器分别被启用和禁用，则启用信号上的所有的固定在0和1故障可分别通过osc_out处的固定在1和0故障进行检测。这在图6B中示出。

在启用测试之前，此锁存器可被初始化成保持逻辑1。这可确保osc_in 411等于1，将非控制值提供至与门602的输入从而使得其输出可仅由启用信号410决定。例如，如果对于所有的环形振荡器，OTM 421等于1，CPE 424等于1并且test_in 422等于1，则启用信号路径(410)上的SA故障可对obc_out 426求反并因此被检测到。

由于测试结构在轨道610等于0时可形成锁存器，因而此锁存器受设置时间和保持时间约束，如图7中所示。设置时间和保持时间规定了osc_out 427(412)应该稳定的持续时间。由于test_in 422的转变可引起osc_out 427的转变，因而时序约束可容易地被满足，如果振荡器中的反转器链的延迟比保持时间大的话。

图8描绘了在测试期间的TRO的行为可通过异步有限状态机(AFSM)进行描述。参见图8，向上和向下的箭头分别表示从逻辑0到1和从1到0的信号转变。从逻辑0到1和从1到0的信号转变分别被称为高转变和低转变。此状态利用按照test_in 422、osc_in 411和test_out 425的顺序的输入和输出信号的信号状态进行枚举。反斜杠符号被用于将测试结构的输入与输出分开。例如，在初始化(即，OTM 421等于1，CPE 414等于0并且启用信号410等于0)之后，test_in＝1，osc_in＝1并且test_out＝1(或，1/11)。

在开始时，启用410被假定成是禁用的(即，启用410等于0)。在当CPE 424等于1并且test_in 422等于1的状态1/11处，测试可由启用410等于1进行启动。如果启用信号410等于1，则测试结构处于1/11状态并且等待test_in 422的低转变。在1/11状态中，osc_in 411和test_in 422两者均处于相同的逻辑状态，从而使得轨道610等于0，这阻塞了从osc_out427到osc_in 411的功能路径。经由反转器链，利用osc_in 421的互补是信号状态，来更新Osc_out 427(和test_out 425)。

当test_in 422等于0时，此状态被改变至0/11状态。输入的信号状态引起轨道610的高转变。当轨道610等于1时，osc_out 427被连接至osc_in 411从而使得osc_in 411可被求反。测试结构的状态前进至0/01状态。轨道610的状态等于0并且osc_in 411的经更新的信号状态可被锁存。同时，test_out 425可跟随osc_in 411并且此状态被改变至0/00状态。当轨道610等于0时，osc_out 427在反转器链延迟之后被改变至1。osc_out427的变化被多路复用器606阻塞并且未被传播至osc_in 411。测试结构可以是静止的直到test_in 422改变。此过程可针对输入和输出信号的相反的转变进行重复。类似地，如果OTM 421等于1，CPE 424等于1并且启用信号410等于1，则整个测试过程可继续。

在一个实施例中，测试结构经由test_in 422和test_out 425以串行方式进行连接以形成分层测试结构。分层测试结构用作表征和硅调试的测试访问。图9示出了所构造的测试访问的示例。test_in和test_out可用作测试访问端口。TRO的每一链在此被称为可测试的振荡器链(TOC)。参见图9，每一TRO链具有两个输入，obc_in输入和test_in输入。对于TOC，obc_in输入和test_in来自链中在前的TRO，除了链中的第一个TRO之外。链中第一个TRO(诸如TRO[1,N₁-1])的输入被耦合至反转器901的输出和或门(诸如或门902₁)的输出。反转器901的输入被耦合至OTM信号，其还被耦合至或门901_1-K的一个否定的输入。或门902_1-K的另一输入被耦合至test_in信号。

在一个实施例中，分层测试结构中的任意数量的环形振荡器可孤立地进行测试和表征，如果专用的启用信号可被提供给每一环形振荡器的话。每一环形振荡器的启用信号可被用于确定或规划TRO的衔接和脱离以用于测试。图6中所示的测试结构中的多路复用器603可被设置成从测试中排除或旁路脱离的环形振荡器。例如，CPE 424等于0以用于表征并且通过规划启用信号可每次启用一个环形振荡器从而使得其功能行为可经由仪器(诸如验电器和ATE)在test_out处被观察到。

分层RO测试结构(或简称分层测试结构)可通过经由异或门(1001,1002)建立从test_out[k]到test_in[k]的反馈连接而从所提出的测试访问中构造，如图10中所示。利用与门(1003,1004)可并入反馈控制信号fb_en[k]以有条件地激活反馈环。如果fb_en[k]1010等于1，则此反馈可被启用，否则，此反馈被禁用。如果此反馈被启用，则分层环形振荡器可被配置有通过test_in[k,Nk-1]等于而建立的反馈环。注意test_in[k]可用作控制输入以对fb[k]求反。

在一个实施例中，分层环形振荡器包括所有启用的环形振荡器的反转器链。为用作环形振荡器，分层环形振荡器中的反转的数量必须是奇数。对于环形振荡器所需的奇数次反转可由test_in[k]的信号状态进行提供，如图10所示。在测试期间，如果在给定的分层测试结构中的启用的TRO的数量是奇数，则不必需额外的反转。然而，如果该数量是偶数，则test_in＝1以提供所需的反转。如果fb_en[k]＝0，则分层测试结构可被简化为测试访问结构，如所预期的。

分层测试可自主地运行而无测试输入(test_in[k])的相互作用。在此测试中，仅输出test_out[k]可能需要被测量以用于测试决定。由于分层测试结构可包括任意一组启用的环形振荡器，因而此测试不仅可验证环形振荡器的功能性还可检测它们之间的总延迟缺陷。例如，如果分层环形振荡器的频率比测试限制低，则延迟缺陷可被推断出。所提出的分层RO还可被采用在硅晶片过程表征中。通过启用任意数量的TRO，分层RO可被用于从其延迟和抖动特性中使可用的晶片和不合规格的晶片相关联。

所公开的环形振荡器测试结构可通过各种测试方法(诸如结构测试和伪功能测试)进行采用以增加芯片上的大量环形振荡器的可测试性。由于结构测试在测试程序或步骤方面类似于伪功能测试，因而主要讨论伪功能测试并且参考伪功能测试讨论结构测试。

伪功能测试可利用环形振荡器测试结构进行执行并且在下面进行讨论。

环形振荡器的伪功能测试

在所公开的测试结构和测试访问的帮助下，伪功能测试可以任何速度而运行，如果设置时间和保持时间两者均被满足的话。在一个实施例中，所公开的方案假定对于任意给定的测试，奇数个环形振荡器被启用。奇数个环形振荡器可反映被嵌入在所公开的测试访问中的故障检测特征。在一个实施例中，所公开的方案利用两个全局启用信号并且每一启用信号(例如，启用信号410)可由奇数个环形振荡器进行共享。然而，可采用任意数量的启用信号并且每一启用信号可由任意数量的环形振荡器进行共享。在一个实施例中，单独的启用信号可用于每一环形振荡器。替代地，对于所有的环形振荡器可采用单个启用。利用测试访问结构的伪功能测试的一个实施例被总结如下。

伪功能测试程序

伪功能测试可在步骤1到2中进行初始化。表示为fList[k]的TOC[k]的故障列表可从每一测试中保持一列检测到的有故障的环形振荡器。fList[k]可利用在步骤3中表示为Φ的空列表进行重置或初始化。polarity[k]指示包括在TOC[k]中的TRO的数量是奇数还是偶数。如果它是奇数，则polarity[k]＝1；否则polarity[k]＝0。mod2指示模2(modulo-2)操作。Nmod2可返回1和0，如果N分别是奇数和偶数的话。出于下列讨论的目的，当不重要时，从整数到二进制的类型转换不被明确地提及。例如，在对为二进制的polarity[k](极性[k])作出分配之前，为整数的mod2操作的结果可被转换成二进制。

在步骤5中执行伪功能测试。在一个实施例中，为了测试功能路径和旁路路径两者，步骤5.1到5.3被重复两次。根据Enable[i](启用[i])在步骤5.1中启用或禁用TRO并且在步骤5.2中执行测试。例如，在第一测试执行中，通过Enable[0](启用[0])所启用的TRO在TOC[k]中进行测试。因此，测试路径包括启用的TRO的功能路径和禁用的TRO的旁路。类似地，在第二测试执行中，启用信号可被求反从而使得已启用的TRO被禁用，并且反之亦然。步骤5.2中的故障检测测试程序确定了对于给定的TOC[k]的所检测的故障列表、极性和在测试中要执行的振荡的数量(N)。在测试之后，结果在fListl[k]中进行报告。在一个实施例中，fListl[k]包含来自每一测试的TOC[k]的测试结果。在一个实施例中，被包括在fListl[k]中的故障列表在测试结束时被串接至fList[k]。所检测的故障在步骤5.3中进行累积并且Enable[i](启用[i])在步骤5.4中进行重置。

分别使所有TRO启用和禁用的测试功能路径和旁路两者帮助检测偶数个错误地旁路的或启用的环形振荡器，因为这些故障可改变由测试访问所形成的分层环形振荡器的周期或延迟。例如，如果存在偶数个错误地启用的TRO，则从test_in[k]到test_out[k]的延迟将会更长。分层环形振荡器的周期可通过相同量的延迟进行延长。类似地，错误地禁用的TRO可缩短延迟和周期。

以下提供故障检测测试程序的一个实施例。

故障检测(TOC[k]polarity[k]N,fList)

故障检测测试程序测试并存储所检测到的故障。test_out[k]是否是test_in[k]的反转在步骤1中进行确定。此反转可通过TOC[k]中禁用的TRO的数量进行确定。此反转可以是1和0，如果在TOC[k]中分别存在奇数个和偶数个禁用的TRO的话。acc_status存储此测试结果并且在步骤2中进行重置。

在步骤3中，对于在test_out[k]和obc_out[k]处的每一转变，可测量N数量的振荡。在步骤3.2中，对于test_in[k]的每一转变在稳态下测量test_out[k]并且将该test_out[k]与在步骤3.1中所获得的预期的test_out[k]进行比较。表示为exp_test_out[k]的预期的test_out[k]可通过进行确定，其中符号表示异或函数。如果所测得的test_out[k]与所预期的不同，则可推断出故障。在一个实施例中，如果故障被检测到，则状态被设置成status(状态)＝01。

类似地，与包括反转器链的启用路径有关的故障可在obc_out[k]处进行检测。在一个实施例中，启用路径于在稳态处的每一转变之后被连续地观察并且表示为exp_obc_out[k]的预期的obc_out[k]由在obc链中所发生的反转的数量进行确定。在一个实施例中，每一TRO中obc_out处的反转是由osc_out＝1引起的。osc_out取决于启用、test_in和polarity[k]。如果启用＝0，则无论test_in，osc_out＝1。否则，在稳态下，osc_out＝～test_in。因此，如果test_in[k]＝1，则所有启用的TRO的osc_out可以是逻辑0并且因此exp_obc_out[k]＝inversion[k]。否则，所有TRO的osc_out是逻辑1并且exp_obc_out[k]＝polarity[k]。obc_out[k]可在步骤3.7中进行测量并且与在步骤3.5和3.6中所获得的预期的obc_out[y]进行比较以用于测试决定。

在一个实施例中，此状态是通过利用按位或函数组合各状态进行累积的。注意如果在步骤3.3和3.8两者中均检测到故障，则acc_status＝11。一旦故障被检测到，则它们保持检测到的直到故障检测测试程序被终止。在步骤3.11中，test_in[k]被求反并且此测试可针对N数量的振荡而继续。

在完成测试之后，fList返回至未修改的，如果未发现故障或status(状态)＝00的话。否则，有故障的TOC[k]的索引和累积的最终状态被附加到fList。

相同的测试可通过结构测试来实现并且在下文进行描述。

经由结构测试的环形振荡器的测试

结构测试是主要被应用于数字随机逻辑的低成本测试。在结构测试中，内部寄存器(或触发器)被串行地进行连接以形成被称作扫描链的测试访问。扫描链被用于初始化内部寄存器以用于测试并且在测试结果被捕获之后观察测试结果。由于内部寄存器可通过加载扫描链被初始化至任何状态，因而结构测试将测试时序电路的问题转换成组合的问题。归因于异步反馈，结构测试通常不能直接被应用于环形振荡器的测试。

在结构测试中的所公开的TRO的优势是受控的异步反馈。直到考虑到稳态信号状态，反馈似乎被破坏或不存在。因而，TRO可被看作没有异步反馈的随机逻辑并且利用使用相同的结构测试的其它随机逻辑进行测试。其它优势包括归因于TOC中的TRO数量的增加的不显著的图案计数增加。由于所提出的测试访问串行地连接在TOC中所包括的反转器链，因而检测一个TRO上的故障的测试图案可检测在相同的TOC中所包括的许多TRO上的故障。就是说，串行地连接的TRO可增加等效故障从而使得一个故障的检测可导致潜在地很多等效故障的检测而没有额外的努力。

图11示出了在稳态中的环形振荡器测试结构的一个实施例。注意当CPE＝1时，异步反馈被破坏。在一个实施例中，图11中所示的稳态行为模型被采用在自动测试图案生成(ATPG)中，该自动测试图案生成可通过商业的ATPG工具来执行。结构测试图案经常跟随下面提供的结构测试程序。为了讨论，结构测试程序被注释有环形振荡器的测试如何被并入。

结构测试程序

1.STM＝1；

2.SE＝1；//CPE＝0；

3.Scan load/unload；//初始化测试&检查测试结果

4.SE＝0；//CPE＝1；

5.Force PI；

6.Measure PO；//如果主输出，则检查{test_out,obc_out}

7.capture；//从{test_out,obc_out}捕获测试结果

8.go to step 2until done；

9.end

当在步骤1中，结构测试模式STM＝1时，结构测试被启用。扫描链在步骤2中被启用并且包括TRO的组合的系统逻辑在SE＝1时被禁用。OTM被假定成从内部寄存器提供从而使得其可被测试并且CPE在结构测试期间由扫描启用(SE)进行控制。在步骤3中加载test_in和obc_in以用于测试。在测试输入被加载之后，SE被去活化(SE＝0)从而使得环形振荡器逻辑被启用。在步骤5和6中分别强制必需的主输入(PI)和测量主输出(PO)。测试输入(test_in和obc_in)和测试输出(test_out和obc_out)被强迫和测量，如果它们在结构测试期间分别被连接至PI和PO的话。否则，它们在步骤7中被捕获到内部寄存器中并且SE被激活(SE＝1)以在步骤2中卸载测试结果。在步骤3中，在ATE处检查所捕获的测试结果以用于测试决定。由于测试输入的加载可被重叠有测试结果的卸载，因而它们在步骤3中进行合并。

在步骤4和5中获得在伪功能测试中所讨论的测试设置。受控的异步反馈迫使osc_in为稳态下的test_in的相同的逻辑状态或osc_in＝～Enable，如果Enable＝0以及osc_in＝～稳态下的test_in。替代地，相同的测试设置以额外的逻辑门为代价在步骤2中通过扫描启用信号来完成。例如，如果SE＝1，则其被用于迫使CPE＝0、Enable[l:0]＝00以及test_in＝1。否则，测试控制信号由系统逻辑进行确定。

结构测试通常是强制性测试并且可花费比所提出的环形振荡器测试更长的测试时间。由于环形振荡器被重叠有其它随机逻辑测试，因而环形振荡器的测试花费可被掩盖或可以是非显著的。此外，可用的测试时间可被用来提高在某些测试应用中的环形振荡器测试的诊断分辨率，尤其当专用的启用可以是可用的时候。

因此，已描述了对测试被采用在真随机数生成器中以用于HDCP和其它密码学芯片中的安全密钥生成的大量的环形振荡器的问题的成本有效的测试方案。所公开的方案允许结构测试被合并到环形振荡器的测试中。所公开的方案同样良好地随着增加的问题尺寸而缩放从而使得测试成本可以是非显著的，即使环形振荡器的数量是增加的。所公开的方法论，如果被应用至IP和最终产品，可减少测试成本、提高测试质量并且优化测试开发中的工程工作量。

虽然在阅读了上述描述后，本发明的许多更改和修改对本领域普通技术人员无疑会变得显而易见，但可以理解，作为说明所示出和描述的任何具体实施例绝不旨在被解释为限制。因此，对各实施例的细节的引用不旨在限制权利要求的范围，权利要求自身陈述了被认为是本发明必要的那些特征。

Claims

1.一种装置，包括：

至少一个环形振荡器结构，具有：

环形振荡器，所述环形振荡器具有反转器链，所述反转器链具有背对背连接并且可操作以产生振荡的输出的奇数个反转器，以及

测试结构，耦合成向所述环形振荡器提供可观测性链输入或测试输入并且接收所述振荡的输出作为来自所述环形振荡器的反馈。

2.如权利要求1所述的装置，其特征在于，所述测试结构可操作以将所述环形振荡器重新配置成一可测试结构以允许所述环形振荡器的结构固定型测试和功能测试中的一个或多个。

3.如权利要求1所述的装置，其特征在于，所述测试结构可操作以验证所述环形振荡器是否可产生在规定的抖动限制内的预期的振荡频率。

4.如权利要求1所述的装置，其特征在于，所述至少一个环形振荡器结构包括以串行链进行连接的一组环形振荡器结构，其中在所述串行链中的环形振荡器测试结构的最后一个的测试输出被反馈以与所述链中的第一个环形振荡器结构的测试输入一起使用。

5.如权利要求4所述的装置，其特征在于，进一步包括有条件地激活反馈路径以基于反馈启用信号而反馈所述测试输出的门。

6.如权利要求4所述的装置，其特征在于，进一步包括将从测试结构的最后一个反馈的测试输出与所述测试输入进行异或的异或门。

7.如权利要求4所述的装置，其特征在于，通过提供一个或多个环形振荡器中的每一个的启用信号来选择所述一个或多个环形振荡器以用于测试，所述一个或多个环形振荡器少于所述装置中的所有的环形振荡器。

8.如权利要求4所述的装置，其特征在于，所述串行链包含奇数个反转器。

9.如权利要求1所述的装置，其特征在于，进一步包括具有一对输入和一输出的与门，所述输出被耦合至所述环形振荡器的输入。

10.如权利要求1所述的装置，其特征在于，所述测试结构响应于多个控制信号。

11.如权利要求1所述的装置，其特征在于，控制信号中的至少一个是来自所述装置的内部的寄存器的测试控制信号。

12.如权利要求1所述的装置，其特征在于，控制信号中的至少一个是指示在测试中的环形振荡器是处于功能模式还是测试模式的环形振荡器测试模式信号。

13.一种用于用在HDCP中的密钥生成中的随机数生成器，所述随机数生成器包括权利要求1所述的装置。

14.一种装置，包括：

多个环形振荡器结构，每一环形振荡器结构具有：

环形振荡器，所述环形振荡器具有反转器链，所述反转器链具有背对背连接并且可操作以产生第一振荡输出的反转器，以及

环形振荡器测试结构，耦合成向所述环形振荡器提供可观测性链输入或测试输入并且接收第二振荡输出作为反馈，所述环形振荡器测试结构可操作以将所述环形振荡器重新配置成一可测试结构以允许所述环形振荡器的结构固定型测试和功能测试中的一个或多个以验证所述环形振荡器是否可产生预期的振荡频率，以及

其中所述多个环形振荡器结构以串行链进行连接，其中在所述串行链中的环形振荡器测试结构的最后一个的测试输出被反馈以用于作为所述链中的第一个环形振荡器结构的测试输入而使用。

15.如权利要求14所述的装置，其特征在于，进一步包括有条件地激活反馈路径以基于反馈启用信号而反馈所述测试输出的门。

16.如权利要求14所述的装置，其特征在于，进一步包括将从所述环形振荡器测试结构的最后一个反馈的测试输出与所述测试输入进行异或的异或门。

17.如权利要求14所述的装置，其特征在于，通过提供一个或多个环形振荡器中的每一个的启用信号来选择所述一个或多个环形振荡器以用于测试，所述一个或多个环形振荡器少于所述装置中的所有的环形振荡器。

18.如权利要求14所述的装置，其特征在于，所述串行链包含奇数个反转器。

19.如权利要求14所述的装置，其特征在于，进一步包括门逻辑，耦合成禁用稳态下的多个环形振荡器中的至少一个的反馈以用于结构固定型测试。

20.一种用于用在密码学中的密钥生成中的随机数生成器，所述随机数生成器包括权利要求14所述的装置。

21.一种装置，包括：

以串行链耦合的多个可测试的环形振荡器，所述多个可测试的环形振荡器中的每一个具有在测试模式期间与邻近的可测试的环形振荡器的反转器链串行地耦合的反转器链，在所述串行链中的第一个可测试的环形振荡器接收一测试图案，所述测试图案潜在地在所述多个可测试的环形振荡器中的多于一个中引起故障。