CN104599979B - 自支撑三维器件及其制备方法 - Google Patents

Abstract

本发明公开了一种自支撑三维器件及其制备方法。包括：S1：提供一具有基本平坦的上表面的自支撑绝缘介质薄膜；S2：在绝缘介质薄膜的上表面上形成导电层和至少一个具有预定图案的器件单元，以形成一复合层结构；S3：对复合层结构进行切割，以得到至少一个与复合层结构成局部连接的悬空部；每一悬空部具有对应的一个器件单元；S4：采用离子束辐照悬空部使得导电层发生变形，从而带动悬空部绕其与复合层结构的局部连接部向远离绝缘介质薄膜的方向弯曲；S5：去除至少一部分导电层，得到绝缘的自支撑三维器件。该方法可在绝缘介质薄膜上制备三维结构且相互绝缘的微纳器件，具有可控性好、成本低且可大面积制备的优点。

Description

自支撑三维器件及其制备方法

技术领域

本发明涉及三维微纳器件技术领域，特别是涉及一种自支撑三维器件及其制备方法。

背景技术

随着微电子工艺的发展，器件向着小型化发展的困难也在逐步增大，三维器件的构造无疑成为提高器件集成密度的一个重要途径。因此，寻找一种三维可控的空间微纳米结构的制造方法已经引起越来越多人的关注。目前有人利用离子束辐照控制薄膜形变来制备三维结构的工艺，其是通过在自支撑的银膜上利用聚焦离子束刻蚀出悬臂结构，然后再用离子束辐照使银悬臂发生形变，获得了可以在空间自由取向的三维金属结构。这种三维金属结构可用于光电器件的设计，如基于表面等离基元的探测器、宽波段光学调制器，以及三维SQUID磁探测器等。

但是上述制备工艺得到的具有三维结构的微纳器件均是以大面积金属薄膜作为载体，所有的三维的微纳器件都与母体金属薄膜相连，其在某些要求各个三维的微纳器件相互绝缘或者要求每个微纳器件的某些部分不能被金属短接等领域无法推广应用。

发明内容

本发明的目的是要提供一种自支撑三维器件及其制备方法，该方法操作简单，且得到的各个自支撑三维器件相互绝缘。

为了实现上述目的，根据本发明的一个方面，提供了一种制备自支撑三维器件的方法，包括：步骤S1：提供一自支撑的绝缘介质薄膜，该绝缘介质薄膜具有基本平坦的上表面；步骤S2：在绝缘介质薄膜的上表面上形成导电层和至少一个具有预定图案的器件单元，以形成一复合层结构；步骤S3：对复合层结构进行切割，以得到至少一个与复合层结构成局部连接的悬空部；其中，每一悬空部具有对应的一个器件单元；步骤S4：采用离子束辐照悬空部，以使得导电层发生变形，从而带动悬空部绕其与复合层结构的局部连接部向远离绝缘介质薄膜的方向弯曲；步骤S5：去除至少一部分导电层，得到绝缘的自支撑三维器件。

进一步地，在步骤S2中，在绝缘介质薄膜的上表面上形成多个器件单元；并且，在步骤S5中，去除部分导电层，以使得任意两个器件单元之间彼此绝缘。

进一步地，在步骤S5中，导电层最多仅保留与器件单元的预定图案相对应的部分。

进一步地，在步骤S5中，导电层被全部去除。

进一步地，在步骤S2中：在绝缘介质薄膜的上表面上形成导电层，然后在导电层上形成器件单元；或者，在绝缘介质薄膜的上表面上形成器件单元，然后在绝缘介质薄膜的上表面上形成导电层，以使得器件单元处于绝缘介质薄膜与导电层之间。

进一步地，悬空部与复合层结构沿连续的直线连接。

进一步地，导电层为金属材料；优选地，形成导电层的材料选自铬、金和铜中的一种或多种；可选地，导电层的厚度为3～10nm。

进一步地，形成器件单元的材料选自金、银、铜、铝、镍、钛、铬、ITO、氧化锌、氧化钛和氟化镁中的一种或多种；可选地，绝缘介质薄膜为氮化硅。

进一步地，制备自支撑三维器件的方法还包括：具有窗口的基底；绝缘介质薄膜形成在基底上并覆盖窗口。

根据本发明的另一方面，还提供了一种自支撑三维器件，其采用上述的任一种方法制备而成。该自支撑三维器件包括：具有窗口的基底；自支撑的绝缘介质薄膜，该绝缘介质薄膜形成在基底上并覆盖窗口，并且该绝缘介质薄膜具有：在一延伸平面内延伸的主体部；和从主体部切出的至少一个悬空部，悬空部与主体部成局部连接并偏离出主体部的延伸平面；在每一悬空部上形成的器件单元，该器件单元具有预定图案。

进一步地，在器件单元与绝缘介质薄膜的悬空部之间形成有与器件单元具有相同形状和尺寸的金属层。

进一步地，金属层的材料选择成能够在离子辐照时弯曲变形。

进一步地，形成金属层的材料为铬、金或铜。

进一步地，金属层的厚度为3～10nm。

进一步地，悬空部是通过离子束辐照使其向远离绝缘介质薄膜的方向弯曲得到的；优选地，悬空部为矩形。

进一步地，器件单元直接形成在绝缘介质薄膜的悬空部上。

进一步地，悬空部与主体部沿连续的直线连接。

进一步地，器件单元的预定图案为“U”形或三角形结构。

进一步地，悬空部与器件单元重叠。

应用本发明的技术方案，发明人创造性地采用自支撑的微纳米绝缘介质薄膜作为衬底，在其上蒸镀导电金属层，并结合微纳金属图形制备工艺，在导电金属层上形成一个或多个具有预定图案的器件单元。通过对该器件单元进行切割得到悬空部，采用电子束辐照悬空部诱导其绕与绝缘介质薄膜的局部连接处发生弯曲变形，使得悬空部在绝缘介质薄膜上形成具有三维结构的微纳器件。去除导电金属层，露出绝缘介质层，从而首次在自支撑的绝缘介质薄膜制备出了具有三维结构且相互绝缘的微纳器件。

采用本发明的技术方案具有以下效果：

1)采用自支撑的绝缘介质薄膜作为衬底，在其表面上涂覆导电金属层后进行绝缘介质薄膜的微纳加工。若不涂覆导电层，入射到介质薄膜上的电子或者离子的电荷不能够被及时传导出去，逐渐积累的电荷会使得后续电子或者离子发生偏移，不能精确定位到所需位置，从而降低加工精度。因此，通过涂覆导电层能够有效避免局部电荷积累造成的图形变形和加工精度降低的问题，而且去除导电金属层后不影响具有三维结构的单个微纳器件或多个微纳器件间的绝缘特性。

2)本发明采用离子束辐照，使得绝缘介质薄膜平面内的悬空部发生可控的三维形变，从而实现了所承载的金属图形的三维取向可控。本发明所提供的制备方法不仅工艺灵活、可控性好、成本低且可大面积制备，而且在制备过程中可以对三维微纳器件上预定图案的结构、形貌、尺寸和周期进行设计，从而制备出材料种类较多、功能独特且结构复杂的自支撑三维器件，为微纳器件的应用提供了新技术。

3)本发明的方法可以制备出具有三维结构且相互绝缘的自支撑三维器件，避免了其在外加电磁场激发时各个单元之间存在短接的问题。此外，本发明所提供的方法可以批量生产，从而得到具有相同或不同微纳米功能结构的三维结构器件阵列。

根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。

附图说明

后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：

图1是本发明一个实施例中制备相互绝缘的自支撑器件的工艺流程图；

图2是按照图1中的工艺流程制备出的具有“U”形预定图案的微纳器件的结构示意图；以及

图3是本发明一个实施例中制备出的具有“U”形预定图案的微纳器件的扫描电子显微镜照片。

具体实施方式

如图1所示，本发明提供了一种制备自支撑三维器件的方法，包括：步骤S1：提供一个具有基本平坦的上表面11的自支撑绝缘介质薄膜10。图1的步骤①为基底50上覆盖有介质薄膜层10的结构示意图。绝缘介质薄膜10形成在具有窗口的基底50上，并且覆盖基底50的窗口。其中，绝缘介质薄膜10可以是氮化硅材料，如市售的氮化硅窗口，也可以是利用微纳加工工艺制备的其它介质薄膜。

步骤S2：在绝缘介质薄膜10的上表面11上形成导电层20和至少一个具有预定图案的器件单元30，以形成一复合层结构。图1的步骤②为在介质薄膜层10上形成有导电层20和一个“U”型预定图案的器件单元30的结构示意图。在形成复合层结构的过程中，如图1所示，可以先在绝缘介质薄膜10的上表面11上形成导电层20，然后在导电层20上形成器件单元30。在其它实施例中，也可以先在绝缘介质薄膜10的上表面11上形成器件单元30，然后再在绝缘介质薄膜10的上表面11上形成导电层20，以使得器件单元30处于绝缘介质薄膜10与导电层20之间，此时器件单元30在绝缘介质薄膜上的附着力较大。

导电层20可以是金属材料，也可以是其他能够弯曲变形的材料。优选地，金属材料可以是选自铬、金和铜中的一种或多种。在本发明的一个优选实施例中，导电层20的厚度为3～10nm。如果导电层的厚度太大，会由于导电层和介质层的应力差别较大而导致薄膜变形。相反，如果导电层的厚度太小，则会由于导电层不连续、不具有好的导电效果而导致电荷积累效应明显，图形加工精度降低的问题。形成器件单元30的材料可以是选自金、银、铜、铝、镍、钛、铬、ITO、氧化锌、氧化钛和氟化镁中的一种或多种。上述材料可以在空气中稳定存在，不会影响最终三维微纳器件的性能。为了保证导电层20的清洁度，当采用金属材料作为导电层20时，最好通过湿法腐蚀或者干法刻蚀等工艺对金属表面进行处理。

形成在器件单元30上的预定图案并不局限于“U”形结构，也可以根据最终制作三维器件的需求选择所需的形状。如预定图案还可以是三角形、圆形、方形或等其它形状结构。由于后续加工步骤中需要去除导电层20，因此，形成器件单元30的材料最好不与形成导电层20的材料相同。

步骤S3：对步骤S2中得到的复合层结构进行切割，以得到至少一个与复合层结构成局部连接的悬空部40。在每一个悬空部40上具有一个对应的器件单元30。图1的步骤③中为对复合层结构进行切割后得到一个与复合层结构成局部连接的悬空部40的结构示意图。该悬空部40也可以称为微纳悬臂图形。从图1中可以看出，悬空部40与复合层结构沿连续的直线连接。当然，在其他实施例中，悬空部40与复合层结构也可以是多个线段连接，相邻的两个线段之间具有切割后留下的切口。一般采用离子束对复合层结构进行切割，使得绝缘介质薄膜被切透，从而得到非封闭曲线的通透结构，即悬空部40。离子束的种类可以是聚焦离子束或者宽束离子束。离子束中离子的能量大于500电子伏特。在其他实施例中，也可以采用紫外曝光/电子束曝光工艺获得非封闭曲线图形，并利用刻蚀工艺获得非封闭曲线通透结构。

步骤S4：采用离子束辐照悬空部40，以使得导电层20发生变形，从而带动悬空部40绕其与复合层结构的局部连接部41向远离绝缘介质薄膜10的方向弯曲变形，从而形成自支撑的三维结构。图1的步骤④为采用离子束辐照后悬空部40发生弯曲变形的结构示意图。其中，离子束辐照的方式包括对悬空部40内的所有图形结构的整体辐照，或者对某些区域进行选择性局部辐照。可以采用不同的离子束辐照参数进而控制绝缘介质薄膜10上悬空部40的弯曲程度，并使弯曲后的悬空部40与绝缘介质薄膜10所在的延伸面的夹角范围控制在0～180°之间。

步骤S5：去除至少一部分导电层20，得到具有自支撑三维结构的绝缘的微纳器件。步骤⑤为去除导电层20后露出绝缘介质薄膜10的结构示意图。其中，可以采用湿法腐蚀工艺(如用硝酸铈铵/乙酸溶液去除铬，用KI/I₂溶液去除金)或干法刻蚀工艺(如反应离子刻蚀、电感耦合等离子体反应离子刻蚀等)至少去除绝缘介质薄膜10的表面11上的导电层20。

在图1中所示的实施例中，导电层20被全部去除。在其它未示出的实施例中，导电层20最多仅保留与器件单元30的预定图案相对应的部分，即仅在被预定图案所覆盖的部分残留有导电层20。

图2为绝缘介质薄膜10表面上仅形成一个具有自支撑三维结构的微纳器件的示意图。在本发明的其它未示出的实施例中，在步骤S2中，可以在绝缘介质薄膜10的上表面11上形成多个器件单元30，即可以由多个器件单元30在绝缘介质薄膜10的表面上形成三维结构的微纳器件阵列。并且，在步骤S5中，去除部分导电层20后使得任意两个器件单元30之间彼此绝缘。

根据本发明的另一方面，还提供了一种采用上述任一种方法制备的自支撑三维器件。在本发明的一个实施例中，如图2所示，自支撑三维器件包括具有窗口的基底50和形成在基底50上并覆盖窗口的自支撑的绝缘介质薄膜10。其中，自支撑的绝缘介质薄膜10具有在一延伸平面内延伸的主体部12和从主体部12切出的至少一个悬空部40。悬空部40与主体部12成局部连接并偏离出主体部12的延伸平面。在每一个悬空部40上形成有器件单元30。器件单元30具有预定图案。悬空部40是通过离子束辐照使其向远离绝缘介质薄膜10的方向弯曲得到的。悬空部40与主体部12沿连续的直线连接。当然，在其他实施例中，悬空部40与主体部12也可以是多个线段连接，相邻的两个线段之间具有切割后留下的切口。

在图2所示的实施例中，悬空部40为矩形，器件单元30为“U”形结构。在其它实施例中，器件单元30也可以是三角形结构。

在本发明的一个优选实施例中，在器件单元30与绝缘介质薄膜10的悬空部40之间形成有与器件单元30具有相同形状和尺寸的金属层20，即器件单元30形成在悬空部40的金属层20上。在本发明的其它实施例中，器件单元30也可以直接形成在绝缘介质薄膜10的悬空部40上。器件单元30可以是悬空部40的一部分，也可以和悬空部40重叠。金属层20的材料选择成能够在离子辐照时弯曲变形。如上所述，金属层20的材料可以是铬、金或铜。金属层20的厚度为3～10nm。

下面结合更具体的实施例进一步说明本发明的有益效果。

实施例1

按照图1中所示的工艺制备表面具有金属图形的绝缘的自支撑三维器件。

步骤1：在厚度为50nm的氮化硅窗口(由上海纳腾仪器有限公司提供)上沉积厚度为3nm的金属铬作为导电层。

步骤2：在步骤1得到的导电层上旋涂电子束光刻胶PMMA，转速为4000r/分钟，然后将旋涂有光刻胶的氮化硅窗口置于180℃的热板上烘烤1分钟使溶剂挥发。

步骤3：利用电子束曝光工艺在步骤2)得到的样品上曝光、显影，得到边长为1.7μm和线宽为0.5μm的“U”形结构的光刻胶图形。

步骤4：利用电子束蒸发工艺在步骤3)得到的样品上蒸镀厚度为50nm的金层。

步骤5：将步骤4得到的样品置于丙酮中浸泡1小时，溶解光刻胶PMMA。通过溶解光刻胶PMMA使得位于其表面上的金膜从导电层上脱落，用吸管轻轻吹去样品表面的金膜，捞出样品并用氮气吹干，得到氮化硅窗口上的金属图形，即器件单元。

步骤6：利用聚焦离子束在步骤5得到的金属图形周围切出边长为3μm的悬臂结构(悬臂结构的三边与氮化硅薄膜母体分离，只有一边相连，如图1中所示)，即悬空部。聚焦离子束采用Ga⁺，离子束流大小为30pA。

步骤7：利用聚焦离子束在步骤6得到的悬臂结构与母体局部相连一侧进行线扫描，使得悬臂结构以扫描线为轴向上弯曲。离子束流大小为10pA，扫描时间为0.5秒。

步骤8：将步骤7得到的样品浸泡到硝酸铈铵和乙酸的混合液中(其中，Ce(NH₄)₂(NO₃)₆:CH₃COOH:H₂O＝25g:4.4ml:125ml)，经浸泡以去除导电层金属铬，获得表面具有金属图形的绝缘的自支撑三维器件，其扫描电子显微镜照片如图3所示。

实施例2

步骤1：在厚度为100nm的自支撑氧化硅薄膜(由上海纳腾仪器有限公司提供)上旋涂一层紫外光刻胶S1813，旋涂时的转速为4000r/分钟，将具有紫外光刻胶S1813的自支撑氧化硅薄膜置于115℃热板上烘烤2分钟使溶剂挥发。

步骤2：利用紫外曝光工艺在步骤1得到的样品上曝光、显影，得到斜边长为4μm的等腰直角三角形光刻胶图形。

步骤3：利用电子束蒸发工艺在步骤2得到的样品上蒸镀厚度为50nm的银膜。

步骤4：将步骤3得到的样品置于丙酮中浸泡1小时，用吸管轻轻吹去样品表面的银膜，捞出样品并用氮气吹干，得到自支撑氧化硅薄膜上的金属图形。

步骤5：在步骤4得到的样品上沉积厚度为10nm的金属导电层铬。

步骤6：利用聚焦离子束在步骤5得到的金属图形周围切出边长5μm×3μm的悬臂结构(悬臂结构的三边与氧化硅薄膜母体分离，长度为5μm的一边相连)，即悬空部。离子种类为Ga⁺，离子束流大小为30pA。

步骤7：利用聚焦离子束在步骤6得到的悬臂结构与母体局部相连的一侧进行线扫描，悬臂结构以扫描线为轴向上弯曲变形，从而形成自支撑的三维结构。离子束流大小为30pA，扫描时间为1.0秒。

步骤8：将步骤7得到的样品浸泡到硝酸铈铵和乙酸的混合液中(其中，Ce(NH₄)₂(NO₃)₆:CH₃COOH:H₂O＝25g:4.4ml:125ml)，经浸泡后去除导电层金属铬，获得表面具有金属图形的绝缘的自支撑三维器件。

从实施例1-2中可以看出，发明人创造性地采用自支撑的绝缘介质薄膜作为衬底，采用实施例1中的先在绝缘介质薄膜上形成导电层，然后在导电层上形成器件单元的方式，或者采用实施例2的方式先在绝缘介质薄膜上形成器件单元，然后在绝缘介质薄膜上形成导电层，使得器件单元处于绝缘介质薄膜与导电层之间的方式，均在自支撑的绝缘介质薄膜上制备出了具有三维结构且相互绝缘的微纳器件。从实施例1-2中可以看出，本发明的制备方法不仅工艺灵活、可控性好、成本低且可大面积制备，而且制备过程中还可以对微纳器件上预定图案的结构、形貌、尺寸和周期进行设计，从而得到材料种类多、功能独特和结构复杂的自支撑三维器件，为微纳器件的应用提供了新技术。

至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的多个示例性实施例，但是，在不脱离本发明精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (13)

1.一种制备自支撑三维器件的方法，包括：

步骤S1：提供一自支撑的绝缘介质薄膜(10)，所述绝缘介质薄膜(10)具有平坦的上表面(11)；

步骤S2：在所述绝缘介质薄膜(10)的所述上表面(11)上形成导电层(20)和至少一个具有预定图案的器件单元(30)，以形成一复合层结构；

步骤S3：对所述复合层结构进行切割，以得到至少一个与所述复合层结构成局部连接的悬空部(40)；其中，每一所述悬空部(40)具有对应的一个所述器件单元(30)；

步骤S4：采用离子束辐照所述悬空部(40)，以使得所述导电层(20)发生变形，从而带动所述悬空部(40)绕其与所述复合层结构的局部连接部(41)向远离所述绝缘介质薄膜(10)的方向弯曲；以及

步骤S5：去除至少一部分所述导电层(20)，得到绝缘的自支撑三维器件。

2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，在所述绝缘介质薄膜(10)的所述上表面(11)上形成多个所述器件单元(30)；并且，在所述步骤S5中，去除部分所述导电层(20)，以使得任意两个所述器件单元(30)之间彼此绝缘。

3.根据权利要求1所述的方法，其特征在于，在所述步骤S5中，所述导电层(20)最多仅保留与所述器件单元(30)的所述预定图案相对应的部分。

4.根据权利要求2或3所述的方法，其特征在于，在所述步骤S5中，所述导电层(20)被全部去除。

5.根据权利要求1所述的方法，其特征在于，在所述步骤S2中：

在所述绝缘介质薄膜(10)的所述上表面(11)上形成所述导电层(20)，然后在所述导电层(20)上形成所述器件单元(30)；或者，

在所述绝缘介质薄膜(10)的所述上表面(11)上形成所述器件单元(30)，然后在所述绝缘介质薄膜(10)的所述上表面(11)上形成所述导电层(20)，以使得所述器件单元(30)处于所述绝缘介质薄膜(10)与所述导电层(20)之间。

6.根据权利要求1所述的方法，其特征在于，所述悬空部(40)与所述复合层结构沿连续的直线连接。

7.根据权利要求1所述的方法，其特征在于，

所述导电层(20)为金属材料。

8.根据权利要求1所述的方法，其特征在于，形成所述器件单元(30)的材料选自金、银、铜、铝、镍、钛、铬、ITO、氧化锌、氧化钛和氟化镁中的一种或多种。

9.根据权利要求1所述的制备方法，其特征在于，还包括：具有窗口的基底(50)；所述绝缘介质薄膜(10)形成在所述基底(50)上并覆盖所述窗口。

10.一种自支撑三维器件，其采用权利要求1-9中任一项所述的方法制备而成。

11.根据权利要求7所述的方法，其特征在于，

形成所述导电层(20)的材料选自铬、金和铜中的一种或多种。

12.根据权利要求7所述的方法，其特征在于，

所述导电层(20)的厚度为3～10nm。

13.根据权利要求8所述的方法，其特征在于，

所述绝缘介质薄膜(10)为氮化硅。