CN104571761A - 一体式电容触摸屏及其制备方法 - Google Patents

Abstract

本发明涉及一种一体式电容触摸屏及其制备方法。一种一体式电容触摸屏，包括依次层叠的第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层、氮化硅层、基板、第二五氧化二铌层、第三二氧化硅层及导电层。上述一体式电容触摸屏具有较好的消影效果和较高的透过率。

Description

一体式电容触摸屏及其制备方法

技术领域

本发明涉及触摸屏领域，尤其涉及一种一体式电容触摸屏及其制备方法。

背景技术

为了改善一体式电容触摸屏(OGS)的效果，现有的做法是在触摸屏中直接引入减反射层，但是由于减反射层、消影层与导电层的等效直射率并非恰好匹配，因此直接引入减反射层会导致OGS的消影效果遭到破坏，同时还会较低透过率。

发明内容

鉴于此，有必要提供一种消影效果较好且透过率较高的一体式电容触摸屏。

此外，还提供一种一体式电容触摸屏的制备方法。

一种一体式电容触摸屏，包括依次层叠的第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层、氮化硅层、基板、第二五氧化二铌层、第三二氧化硅层及导电层。

在其中一个实施例中，所述第一二氧化硅层的厚度为98.5～104.5nm；所述第一五氧化二铌层的厚度为29～31nm；所述第二二氧化硅层的厚度为21～27nm；所述氮化硅层的厚度为39～41nm。

在其中一个实施例中，所述第二五氧化二铌层的厚度为3～7nm；所述第三二氧化硅层的厚度为45～55nm。

在其中一个实施例中，所述导电层的厚度为20～30nm。

一体式电容触摸屏，包括依次层叠的第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层、第二氮化硅层、基板、第二五氧化二铌层、第四二氧化硅层及导电层。

在其中一个实施例中，所述第一二氧化硅层的厚度为68.5～74.5nm；所述第一氮化硅层的厚度为79～82nm；所述第二二氧化硅层的厚度为30.5～36.5nm；所述第一五氧化二铌层的厚度为17～19nm；所述第三二氧化硅层的厚度为57～63nm；所述第二氮化硅层的厚度为2～3nm。

在其中一个实施例中，所述第二五氧化硅二铌层的厚度为3～7nm；所述第四二氧化硅层的厚度为45～55nm。

在其中一个实施例中，所述导电层的厚度为20～30nm。

一种一体式电容触摸屏的制备方法，包括如下步骤：

在基板的一个表面上制备第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层，其中，所述第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层依次层叠，所述氮化硅层叠于所述基板上；及

在所述基板的另一个表面上依次形成第二五氧化二铌层、第三二氧化硅层及导电层。

一种一体式电容触摸屏的制备方法，包括如下步骤：

在基板的一个表面上制备第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层，其中，所述第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层依次层叠，所述第二氮化硅层叠于所述基板上；及

在所述基板的另一个表面上依次形成第二五氧化二铌层、第四二氧化硅层及导电层。

上述一体式电容触摸屏的第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅共同构成减反射层，第二五氧化二铌层和第三二氧化硅层共同构成消影层，使具有上述结构的一体式电容触摸屏的导电层的线条不可见，具有较好的消影效果；同时使得具有上述结构的一体式电容触摸屏的透过率达到91％以上，减少了屏幕的反光，削弱了环境光的干扰，是显示色彩饱满艳丽。

附图说明

图1为一实施方式的一体式电容触摸屏的结构示意图；

图2为一实施方式的一体式电容触摸屏的制备流程图；

图3为二实施方式的一体式电容触摸屏的结构示意图；

图4为二实施方式的一体式电容触摸屏的制备流程图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，一实施方式的一体式电容触摸屏100，包括依次层叠的第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130、氮化硅层140、基板150、第二五氧化二铌层160、第三二氧化硅层170及导电层180。

第一二氧化硅层110的厚度为98.5～104.5nm。

第一五氧化二铌层120的厚度为29～31nm。

第二二氧化硅层130的厚度为21～27nm。

氮化硅层140的厚度为39～41nm。

其中，第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130及氮化硅层140共同形成减反射层。

基板150可以为玻璃基板。其中，基板150的厚度为0.3～2mm。

第二五氧化二铌层160的厚度为3～7nm；第三二氧化硅层170的厚度为45～55nm。其中，第二五氧化二铌层160和第三二氧化硅层170共同形成消影层，达到消影的效果。

优选的，第二五氧化二铌层160的厚度为4～6nm。第三二氧化硅层170的厚度为48～50nm。

导电层180优选为ITO层，可以理解，导电层180还可以为AZO层、FTO层或GaZO层等。导电层180的厚度为20～30nm。优选的，导电层180的厚度为20～25nm。

上述一体式电容触摸屏100包括依次层叠的第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130、氮化硅层140、基板150、第二五氧化二铌层160、第三二氧化硅层170及导电层180，第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130及氮化硅共同构成减反射层，第二五氧化二铌层160和第三二氧化硅层170共同构成消影层，使具有上述结构的一体式电容触摸屏100的导电层180的线条不可见，具有较好的消影效果；同时使得具有上述结构的一体式电容触摸屏100的透过率达到91％以上，减少了屏幕的反光，削弱了环境光的干扰，使显示色彩饱满艳丽。

如图2所示，一实施方式的一体式电容触摸屏的制备方法，可用于制备一实施方式的一体式电容触摸屏，该一体式电容触摸屏的制备方法包括如下步骤：

步骤S210：在基板的一个表面上制备第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层，其中，第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层依次层叠，氮化硅层叠于基板上。即在基板的一个表面上依次形成氮化硅层、第二二氧化硅层、第一五氧化二铌层及第一二氧化硅层。

其中，基板可以为玻璃基板。其中，基板的厚度为0.3～2mm。

其中，形成氮化硅层采用的是磁控溅射镀膜的方法。氮化硅层的厚度为39～41nm。

其中，形成第二二氧化硅层采用的是磁控溅射镀膜的方法。第二二氧化硅的厚度为21～27nm。

其中，形成第一五氧化二铌层采用的是磁控溅射镀膜的方法。第一五氧化二铌层的厚度为29～31nm。

形成第一二氧化硅层的采用的是磁控溅射镀膜的方法。第一二氧化硅层的厚度为98.5～104.5nm。

步骤S220：在基板的另一个表面上依次形成第二五氧化二铌层、第三二氧化硅层及导电层。

形成第二五氧化二铌层、第三二氧化硅层及导电层采用的均是磁控溅射镀膜的方法。

第二五氧化二铌层的厚度为3～7nm；第三二氧化硅层的厚度为45～55nm。

优选的，第二五氧化二铌层的厚度为4～6nm。第三二氧化硅层的厚度为48～50nm。

导电层优选为ITO层，可以理解，导电层还可以为AZO层、FTO层或GaZO层等。导电层的厚度为20～30nm。优选的，导电层的厚度为20～25nm。

上述一体式电容触摸屏的制备方法简单，且制备出的一体式电容触摸屏具有较好的消影效果及较高的透过率。

如图3所示，二实施方式的一体式电容触摸屏300，包括依次层叠的第一二氧化硅层310、第一氮化硅层320、第二二氧化硅层330、第一五氧化二铌层340、第三二氧化硅层345、第二氮化硅层350、基板355、第二五氧化二铌层360、第四二氧化硅层370及导电层380。

其中，第一二氧化硅层310的厚度为68.5～74.5nm。

第一氮化硅层320的厚度为79～82nm。

第二二氧化硅层330的厚度为30.5～36.5nm。

第一五氧化二铌层340的厚度为17～19nm。

第三二氧化硅层345的厚度为57～63nm。

第二氮化硅层350的厚度为2～3nm。

其中，第一二氧化硅层310、第一氮化硅层320、第二二氧化硅层330、第一五氧化二铌层340、第三二氧化硅层345及第二氮化硅层350共同形成减反射层。

基板355可以为玻璃基板。其中，基板355的厚度为0.3～2mm。

第二五氧化二铌层360的厚度为3～7nm。第四二氧化硅层370的厚度为45～55nm。优选的，第二五氧化二铌层360的厚度为4～6.5nm。第四二氧化硅层370的厚度为47～48nm。

第二五氧化二铌层360和第四二氧化硅层370共同形成消影层，达到消影的效果。

导电层380优选为ITO层，可以理解，导电层380还可以为AZO层、FTO层或GaZO层等。导电层380的厚度为20～30nm。优选的，导电层380的厚度为20～25nm。

上述一体式电容触摸屏300包括依次层叠的依次层叠的第一二氧化硅层310、第一氮化硅层320、第二二氧化硅层330、第一五氧化二铌层340、第三二氧化硅层345及第二氮化硅层350共同构成减反射层，第二五氧化二铌层360和第四二氧化硅层370共同构成消影层，使具有上述结构的一体式电容触摸屏300的导电层380的线条不可见，具有较好的消影效果；同时使得具有上述结构的一体式电容触摸屏300的透过率达到91％以上，减少了屏幕的反光，削弱了环境光的干扰，使显示色彩饱满艳丽。

如图4所示，二实施方式的一体式电容触摸屏的制备方法，可用于制备二实施方式的一体式电容触摸屏，该一体式电容触摸屏的制备方法包括如下步骤：

步骤S410：在基板的一个表面上制备第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层，其中，第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层依次层叠，第二氮化硅层叠于基板上。即在基板的一个表面上依次形成第二氮化硅层、第三二氧化硅层、第一五氧化二铌层、第二二氧化硅层、第一氮化硅层及第一二氧化硅层。

其中，基板可以为玻璃基板。其中，基板的厚度为0.3～2mm。

其中，形成第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层采用的均是磁控溅射镀膜的方法。

其中，第一二氧化硅层的厚度为68.5～74.5nm。

第一氮化硅层的厚度为79～82nm。

第二二氧化硅层的厚度为30.5～36.5nm。

第一五氧化二铌层的厚度为17～19nm。

第三二氧化硅层的厚度为57～63nm。

第二氮化硅层的厚度为2～3nm。

步骤S420：在基板的另一个表面上依次形成第二五氧化二铌层、第四二氧化硅层及导电层。

第二五氧化二铌的厚度为3～7nm；第四二氧化硅层的厚度为45～55nm。

优选的，第二五氧化二铌的厚度为4～6nm。第四二氧化硅层的厚度为47～48nm。

导电层优选为ITO层，可以理解，导电层还可以为AZO层、FTO层或GaZO层等。导电层的厚度为20～30nm。优选的，导电层的厚度为20～25nm。

上述一体式电容触摸屏的制备方法简单，且制备出的一体式电容触摸屏具有较好的消影效果及较高的透过率。

以下为具体实施例部分：

实施例1

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为0.3mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为38.94nm的氮化硅层、厚度为23.63nm的第二二氧化硅层、厚度为30.25nm的第一五氧化二铌层及厚度为101.49nm的第一二氧化硅层。

(2)在基板的另一个表面上采用磁控溅射镀膜的方法依次形成厚度为4nm的第二五氧化二铌层、厚度为50nm的第三二氧化硅层及厚度为20nm的ITO导电层。

采用日本大冢电子的LCF-2100分光仪测试本实施例的一体式电容触摸屏在白光源下的反射色度，并得到反射色差ΔE(意义为ITO刻蚀区与非刻蚀区反射色度的标准差，其中，a*₁、b*₁、L*₁表示的是刻蚀区反射色度，a*₂、b*₂、L*₂表示的是非刻蚀区反射色度，即 $\mathrm{\ΔE}=\sqrt{{({L*}_1-{L*}_2)}^2+{({a*}_1-{a*}_2)}^2+{({b*}_1-{b*}_2)}^2}),$ 由于L*影响较小，此处，取a*和b*分别表示红绿色度和黄蓝色度。色差越小，表明两个区域的颜色越接近，消影效果越好)。本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用日本大冢电子的LCF-2100分光仪测试本实施例的一体式电容触摸屏在550nm波长处的透过率及反射率，测试结果见表2。

实施例2

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为2mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为38.94nm的氮化硅层、厚度为23.63nm的第二二氧化硅层、厚度为30.25nm的第一五氧化二铌层及厚度为101.49nm的第一二氧化硅层。

(2)在基板的另一个表面上采用磁控溅射镀膜的方法依次形成厚度为6nm的第二五氧化二铌层、厚度为48nm的第三二氧化硅层及厚度为25nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

实施例3

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为1.5mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为39nm的氮化硅层、厚度为27nm的第二二氧化硅层、厚度为29nm的第一五氧化二铌层及厚度为104.5nm的第一二氧化硅层。

(2)在基板的另一个表面上采用磁控溅射镀膜的方法依次形成厚度为3nm的第二五氧化二铌层、厚度为45nm的第三二氧化硅层及厚度为30nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

实施例4

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为1mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为41nm的氮化硅层、厚度为21nm的第二二氧化硅层、厚度为31nm的第一五氧化二铌层及厚度为98.5nm的第一二氧化硅层。

(2)在基板的另一个表面上采用磁控溅射镀膜的方法依次形成厚度为7nm的第二五氧化二铌层、厚度为55nm的第三二氧化硅层及厚度为20nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

实施例5

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为2mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为2.75nm的第二氮化硅层、厚度为60.29nm的第三二氧化硅层、厚度为18.34nm的第一五氧化二铌层、厚度为33.63nm的第二二氧化硅层、厚度为80.87nm的第一氮化硅层及厚度为71.4nm的第一二氧化硅层。

(2)在基板的另一个表面上依次形成厚度为4nm第二五氧化二铌层、厚度为48nm的第四二氧化硅层及厚度为20nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

实施例6

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为1mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为2nm的第二氮化硅层、厚度为63nm的第三二氧化硅层、厚度为19nm的第一五氧化二铌层、厚度为30.5nm的第二二氧化硅层、厚度为82nm的第一氮化硅层及厚度为68.5nm的第一二氧化硅层。

(2)在基板的另一个表面上依次形成厚度为6.5nm第二五氧化二铌层、厚度为47nm的第四二氧化硅层及厚度为25nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

实施例7

本实施例的一体式电容触摸屏的制备如下：

(1)提供厚度为0.3mm的玻璃基板，在基板的一个表面上采用磁控溅射镀膜的方法依次形成厚度为3nm的第二氮化硅层、厚度为57nm的第三二氧化硅层、厚度为17nm的第一五氧化二铌层、厚度为33.63nm的第二二氧化硅层、厚度为79nm的第一氮化硅层及厚度为74.5nm的第一二氧化硅层。

(2)在基板的另一个表面上依次形成厚度为6.5nm第二五氧化二铌层、厚度为47nm的第四二氧化硅层及厚度为30nm的ITO导电层。

采用实施例1相同的测试方法，得到本实施例的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到本实施例的一体式电容触摸屏的透过率及反射率，测试结果见表2。

对比例1

对比例1的一体式电容触摸屏的制备如下：

(1)提供基板，在基板的一个表面上依次形成厚度为23.63nm的第二二氧化硅层、厚度为38.94nm的第一氮化硅层、厚度为101.49nm的第三二氧化硅层、厚度为30.25nm的第二五氧化二铌层在基板上形成减反射层。

(2)在基板的同一个表面上再依次形成厚度为4nm的第一五氧化二铌层和厚度为50nm的第一二氧化硅层及厚度为20nm的ITO膜层。

采用实施例1相同的测试方法，得到对比例1的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到对比例1的一体式电容触摸屏的透过率及反射率，测试结果见表2。

对比例2

对比例2的一体式电容触摸屏的制备如下：

在基板的一个表面上再依次形成厚度为4nm的五氧化二铌层和厚度为50nm的二氧化硅层及厚度为20nm的ITO导电层，得到对比例2的一体式电容触摸屏。

采用实施例1相同的测试方法，得到对比例2的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值，见表1。

采用实施例1相同的测试方法，测试得到对比例2的一体式电容触摸屏的透过率及反射率，测试结果见表2。

表1表示的实施例1～7及对比例1～2的一体式电容触摸屏的a*、b*、L*值及反射色差ΔE值。

表1

从表1中可以看出，实施例1～7的一体式电容触摸屏的反射色差均小于1，而对比例1和对比例2的一体式电容触摸屏的反射色差分别为反射色差为26.47和2.37，均大于1，显然，表明本发明可以达到更好的消影效果。

表2表示的实施例1～7及对比例1～2的一体式电容触摸屏的透过率及反射率。

表2

	反射率(％)	透过率(％)
			实施例1	5.79	93.9
实施例2	6.45	93.2
			实施例3	7.02	92.6
实施例4	7.70	91.8
			实施例5	8.02	91.7
实施例6	8.80	91.2
			实施例7	8.91	91.0
对比例1	30.95	69.0
			对比例2	10.51	89.0

从表2中可以看出，实施例1～7的一体式电容触摸屏的透过率至少为91％，最高可达94％，反射率最多只有8.91％，最少为5.79％，而对比例1的一体式电容触摸屏的透过率仅为69％，反射率高达30.95％；对比例2的一体式电容触摸屏的透过率仅为89.0％，反射率则达到10.51％。显然，实施例1～7的一体式电容触摸屏具有较高的透过率和较低的反射率。且实施例1～7的一体式电容触摸屏很好的消影效果。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种一体式电容触摸屏，其特征在于，包括依次层叠的第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层、氮化硅层、基板、第二五氧化二铌层、第三二氧化硅层及导电层。

2.根据权利要求1所述的一体式电容触摸屏，其特征在于，所述第一二氧化硅层的厚度为98.5～104.5nm；所述第一五氧化二铌层的厚度为29～31nm；所述第二二氧化硅层的厚度为21～27nm；所述氮化硅层的厚度为39～41nm。

3.根据权利要求1所述的一体式电容触摸屏，其特征在于，所述第二五氧化二铌层的厚度为3～7nm；所述第三二氧化硅层的厚度为45～55nm。

4.根据权利要求1所述的一体式电容触摸屏，其特征在于，所述导电层的厚度为20～30nm。

5.一体式电容触摸屏，其特征在于，包括依次层叠的第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层、第二氮化硅层、基板、第二五氧化二铌层、第四二氧化硅层及导电层。

6.根据权利要求5所述的一体式电容触摸屏，其特征在于，所述第一二氧化硅层的厚度为68.5～74.5nm；所述第一氮化硅层的厚度为79～82nm；所述第二二氧化硅层的厚度为30.5～36.5nm；所述第一五氧化二铌层的厚度为17～19nm；所述第三二氧化硅层的厚度为57～63nm；所述第二氮化硅层的厚度为2～3nm。

7.根据权利要求5所述的一体式电容触摸屏，其特征在于，所述第二五氧化硅二铌层的厚度为3～7nm；所述第四二氧化硅层的厚度为45～55nm。

8.根据权利要求5所述的一体式电容触摸屏，其特征在于，所述导电层的厚度为20～30nm。

9.一种一体式电容触摸屏的制备方法，其特征在于，包括如下步骤：

在基板的一个表面上制备第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层，其中，所述第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层依次层叠，所述氮化硅层叠于所述基板上；及

在所述基板的另一个表面上依次形成第二五氧化二铌层、第三二氧化硅层及导电层。

10.一种一体式电容触摸屏的制备方法，其特征在于，包括如下步骤：

在基板的一个表面上制备第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层，其中，所述第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层依次层叠，所述第二氮化硅层叠于所述基板上；及

在所述基板的另一个表面上依次形成第二五氧化二铌层、第四二氧化硅层及导电层。