CN104555897B - 电化学制作微/纳电子结构中的至少一个多孔区域的工艺 - Google Patents

电化学制作微/纳电子结构中的至少一个多孔区域的工艺 Download PDF

Info

Publication number
CN104555897B
CN104555897B CN201410550919.8A CN201410550919A CN104555897B CN 104555897 B CN104555897 B CN 104555897B CN 201410550919 A CN201410550919 A CN 201410550919A CN 104555897 B CN104555897 B CN 104555897B
Authority
CN
China
Prior art keywords
active layer
contact block
porous
technique according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410550919.8A
Other languages
English (en)
Other versions
CN104555897A (zh
Inventor
埃里克·奥里尔
弗里德里克-格扎维埃·盖拉德
卡琳·马库克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN104555897A publication Critical patent/CN104555897A/zh
Application granted granted Critical
Publication of CN104555897B publication Critical patent/CN104555897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0214—Biosensors; Chemical sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Weting (AREA)

Abstract

一种用于制作至少一个多孔区域(ZP)的工艺，所述至少一个多孔区域(ZP)在导电的有源层(6)的至少一部分中，有源层(6)形成堆叠的正面，堆叠层包括导电材料的背面(2)以及介于有源层(6)与背面(2)之间的绝缘层(4)，所述工艺包括以下步骤：a)在背面(2)与有源层(6)之间制作穿过绝缘层(2)的至少一个接触垫(14)；b)将堆叠放置在电化学槽中；c)在背面(2)与有源层(6)之间施加一个通过接触垫(14)的电流，以引起接触垫(14)附近的有有源层(6)的区域(ZP)的多孔化；d)形成微电子结构。

Description

电化学制作微/纳电子结构中的至少一个多孔区域的工艺
技术领域
本发明涉及一种用于在导电或半导电层的至少一部分中制作微电子和/或纳电子结构的至少一个多孔区域的工艺，所述多孔区域以电化学方式形成。
背景技术
包括微米电子机械系统(NEMS)和纳米电子机械系统(NEMS)在内的微电子器件和微系统通常被大量应用于日常生活用品中。
对于这些系统当中的一些，制作多孔层是很有益的。根据应用的不同，可以尝试使用这些多孔材料的特定特性，例如，能够被实现在化学、生物、湿度传感器等当中的化学吸附能力，绝热能力，电绝缘能力，光学特性等等。
在NEMS和MENS中大量使用半导电材料，特别是硅。
大量的NEMS和MENS中使用的多孔元件或多孔元件的部件为多孔半导电材料，更加特别地为多孔硅。
存在大量的用于在在非常多不同的配置中的硅衬底或MENS衬底的表面形成多孔硅的工艺，还有用于对全部为多孔硅或者在可移动结构的表面上部分覆盖有多孔硅的MENS类型的可移动结构进行制作的工艺。
对整体为多孔硅的悬吊机械结构进行制作或者仅在多孔硅元件上形成一个多孔层是已知的。例如，文献EP 1683757描述了一种用于制作MENS的工艺，该工艺包括通过电化学刻蚀来制作一层多孔硅的步骤。该多孔化工艺要求在背面与正面之间有电流流动，衬底的多孔硅被期望形成在正面上。该工艺因此意味着起始于导电衬底。因此，该工艺无法在诸如SOI(Silicon On Insulator，绝缘体上硅)衬底之类的包括绝缘层的衬底上实施。但是，该类型的衬底很常用于制作微电子和纳电子系统。
文献“Composite porous silicon-crystalline silicon cantilevers forenhanced biosensing”S.Stolyarova，S.Cherian，R.Raiteri，J.Zeravik，P.Skladal，Y.Nemirovsky，Sensors and Actuators B 131(2008)509–515(“用于增强型生物传感的复合多孔硅-晶体硅悬臂”，S.Stolyarova，S.Cherian，R.Raiteri，J.Zeravik，P.Skladal，Y.Nemirovsky，传感器和致动器B，131期，第509-515页)描述了一种包括多晶硅的悬臂类型的梁的转换器。该转换器由SOI衬底制成。通过将单晶硅暴露在通过刻蚀将单晶硅多孔化的蒸汽中以形成多孔硅。该技术有时被称为“染色刻蚀”。这还在文献“Vapour-etching-basedporous silicon formation”(基于气相刻蚀的多孔硅的形成)，M.Saadoun，N.Mliki，H.Kaabi，K.Daoubi，B.Bessais，H.Ezzaouia，R.Bennaceur，Vapour-etching-based poroussilicon:a new approach(基于气相刻蚀的多孔硅：一种新的方法、固体薄膜),Thin SolidFilms405(2002)29–34进行了描述。该技术，也被称为反应诱发气相染色刻蚀(RIVPSE，Reactive Induced Vapour Phase Stain Etch)在于将衬底暴露在由用HF:HNO3:CH3COOH混合物进行硅刻蚀产生的蒸汽中。该工艺不要求在衬底的两个面之间有电流流过。另一方面，该工艺无法对SiP(多孔硅)的形成速率、多孔率、孔径等方面对工艺进行很好地控制。
相反地，电化学刻蚀工艺，也被称为“阳极氧化技术”，则好控制得多。这取决于通过氢氟酸中出现的阳极溶解实现多孔化这一事实。该工艺能够很好地控制SiP的形成速率、多孔率、孔径等。该工艺能够提供不同的多孔性(微孔/孔径小于2nm，介孔/孔径在2nm至50nm之间，大孔/孔径大于50nm)、特定孔方向等等。衬底的阳极氧化的条件(HF浓度、电流密度、时间)以及掺杂(N型或P型、掺杂浓度)使得多孔层的特性能够受到控制。但是，如上所指出的，该工艺要求有电流在衬底的背面与想要制作多孔性的正面之间流动，这解释了为什么不能简单地将多孔性实现在诸如SOI衬底之类包括绝缘层的衬底上。因此，该多孔性工艺使用了一种所谓的体衬底，也就是说，衬底整体为导电或半导电材料并且不包括绝缘层。
借助于以例如分子键的附接技术为基础的层间转移在例如SOI衬底的衬底上得到多孔硅表面的示例性实施例。但是这些技术成本很高并且不容易应用于微电子和纳电子结构的实施，特别是在想要对多孔区域进行定位的情况下。
发明内容
因此，本发明的一个目的是提供一种用于在由导电或半导电支承件携带并且使用电绝缘层与该支承件隔离的导电或半导电层的至少一部分中对微电子和/或纳电子结构的至少一个多孔区域进行制作的方法，多孔区域以电化学方式形成。
前述目的通过包括有在导电层中形成多孔区域之前，在形成正面的导电或半导电层与形成背面的导电或半导电支承件之间制作至少一个穿过绝缘层的电连接的步骤，以及通过导电或半导电层的至少一部分的电化学刻蚀的多孔化步骤来实现。
该正面与背面之间的电连接使得电流能够在这两个面之间流动，并因此对正面进行电化学刻蚀以使得至少一部分的正面变为多孔的。
优选地，在正面与背面之间制作多个穿过衬底的电连接以允许对待形成的区域的多孔性进行更好地控制。
有利地，多个电连接的电连接通过穿过绝缘材料的导电或半导电材料类型的接触块来形成。
在一个示例性实施例中，该结构形成于SOI衬底。优选地，电接触随后通过外延生长来制作。在另一个示例性实施例中，根据形成导电或半导电层的至少一个背面以及绝缘层二者的堆叠，工艺在于在绝缘层中进行一个或更多刻蚀并且随后同时或者不同时地形成接触垫和有源层。
导电层与承载衬底之间的电连接能够在最终的系统中得到保留。优选地，电连接被中断，这使得相同器件的多个微电子或纳电子结构被电绝缘或者在相同衬底上制作的多个器件被绝缘。电连接的移除例如能够通过至少部分地刻蚀接触垫或者通过切断接触垫来实现。
本发明的一个主旨因此是提供一种用于在微电子和/或纳电子结构的导电或半导电材料的有源层的至少一部分中制作至少一个多孔区域的工艺，所述有源层形成堆叠的正面，所述堆叠包括导电或半导电材料的背面以及插入在所述有源层与所述背面之间的电绝缘层，所述工艺包括以下步骤：
a)通过形成至少一个穿过所述绝缘层的导电或半导电材料的接触块来在所述背面与所述有源层之间制作至少一个电接触；
b)将堆叠放置在电化学槽中；
c)在所述背面与所述有源层之间施加通过所述接触块的电流，以引起所述有源层的至少一个区域的多孔化。
接触块可以由正面和/或背面形成。
在步骤c)之后，制作工艺有利地能够包括例如通过对有源层进行刻蚀由有源层形成微电子和/或纳电子结构的步骤d)。
该形成步骤包括从掺杂、结构化、外延生长、有源层的接触恢复中所选择的一个或更多步骤。在接触被移除的实施例中，步骤d)能够在该移除接触的步骤之前、之后或者期间。
优选地，堆叠为SOI衬底。
在一个实施例中，在步骤c)之后移除有源层与背面之间的电接触。移除电接触的步骤能够通过至少部分地去除接触块以移除有源层和/或背面与接触块之间的机械接触来实现。
根据一个示例性实施例，接触块能够被部分刻蚀和/或围绕接触块的有源层被刻蚀。
步骤d)能够包括对有源层进行刻蚀的子步骤，并且其中，至少部分地去除接触块与对有源层进行刻蚀同时发生。
根据另一个示例性实施例，接触块通过锯切来去除。
在一个实施例中，步骤a)包括制作至少一个穿过所述背面与所述有源层之间的堆叠、穿过所述绝缘层的孔洞，并且使用导电或半导电材料填充所述孔洞以形成所述接触块以制作所述背面与所述有源层之间的电接触。
使用导电或半导电材料来填充所述孔洞的步骤优选地借助于选择性或非选择性的外延生长、电解或者CVD类型的沉积来实现。有利地，选择性的外延生长使得能够只对接触块的空间进行填充。
在另一个实施例中，在步骤a)之前，在所述绝缘层中制作至少一个到达所述背面的孔洞，并且在步骤a)期间，所述有源层和所述接触块同时分别形成在所述绝缘层上和所述孔洞中。
形成有源层与接触块能够通过外延生长来完成。例如，该外延生长为来自硅支承件的硅外延生长。
优选地，接触块的材料与有源层的材料相同。
在一个示例性实施例中，在步骤a)期间，在待多孔化区域附近制作若干不同的接触块。有利地，这些接触块形成了围绕着待多孔化区域的间断轮廓。
在另一个示例性实施例中，在步骤a)期间，制作一具有闭合轮廓的单一接触块，所述待多孔化区域在所述闭合轮廓的内部和/或外部。
在步骤a)期间，制作一具有间断轮廓的单一接触块，所述待多孔化区域在所述间断轮廓的内部和/或外部，或者对在彼此之间界出区域的多个接触块进行制作，所述待多孔化区域在界定出的区域的内部和/或外部。
例如，在步骤c)期间，有源层的整个表面被多孔化和/或有源层在其整个厚度上被多孔化。
在另一个示例中，在步骤c)之前，在至少所述有源层上形成定位层以界定出所述有源层的至少一个待多孔化区域。
有利地，在对微电子和/或纳电子结构进行制作的情况下，所述接触块围绕着制作所述微电子结构和/或纳电子结构的区域。
微电子和/或纳电子结构能够包括至少一个悬吊部件和一个固定部件，多孔区域则能够被至少部分地形成在悬吊部件上并且有可能被至少部分地形成在固定部件上。悬吊部件能够移动或者不能移动。
接触块能够被制作在固定部件与悬吊部件之间。
步骤d)能够包括在有源层上制作互连，所述在所述有源层上制作互连包括以下子步骤：
在所述多孔区域上与所述有源层上形成介电层；
在所述介电层上形成掩模；
刻蚀所述掩模和所述介电层直到到达所述有源层；
在所述刻蚀中形成并结构化导电材料以形成所述互连。
当工艺包括释放机械结构的步骤时，掩模和介电层的去除能够在机械结构的最终释放期间发生。
例如通过以下方式形成导电材料：对导电材料进行整片沉积和对所述材料进行光刻以形成互连和可能的连线，或者通过化学机械抛光来刻蚀导电材料以将导电材料仅保留在刻蚀中。
堆叠能够包括背面和绝缘层中的一个或更多个层，以使得在步骤a)之后背面与有源层之间的电连续性得到确保。
在工艺适用于制作多个微电子和/或纳电子结构的情况下，在制作微电子和/或纳电子结构的区域之间制作接触块。
在步骤c)之后，有源层与背面之间的电接触则能够通过将微电子和/或纳电子结构分离来移除。
微电子结构和/或纳电子结构的分离例如通过以下方式实现：按照所述接触垫两侧的两个锯槽或者按照一具有与所述接触块的横向尺寸至少相等的宽度的锯槽进行锯切以将所述接触块与所述微电子结构和/或纳电子结构。
附图说明
通过以下说明和附图将对本发明有更好的理解，其中：
图1为设置有根据本发明的工艺获得的接触垫的一般堆叠的示意图；
图2A和2B分别为能够借助于本发明的工艺获得的示例性结构沿着平面A-A'的俯视图和截面图，其中并多孔区域未被定位；
图3为图2A的结构在后续释放的情况下对悬吊部件进行释放之前的截面图；
图4A和4B分别为能够借助于本发明的工艺获得的示例性结构沿着平面B-B'的俯视图和截面图，其中，对多孔区域被定位；
图5A和5B为能够借助于本发明的工艺获得的另一个示例性结构沿着平面C-C'的分别的俯视图和截面图，其中，对多孔区域被定位；
图6A和6B为能够借助于本发明的工艺获得的另一个示例性结构沿着平面D-D'的分别的俯视图和截面图，其中，多孔区域未被定位并且背面与有效面之间的电接触被移除；
图6C和6D分别为图6A和6B的一个替代性器件沿着平面E-E'的俯视图和截面图，其中在微电子结构或纳电子结构上形成了金属粘结；
图7A和7B分别为能够借助于本发明的工艺获得的示例性结构沿着平面F-F'的俯视图和截面图，其中，多孔区域被定位并且背面与有效面之间的电接触被移除；
图8A和8B分别为能够借助于本发明的工艺获得的另一个示例性结构沿着平面G-G'的俯视图和截面图，多孔区域被定位并且背面与有效面之间的电接触被移除；
图9A和9B分别为图7A和7B的一个替代性器件沿着平面H-H'的俯视图和截面图，其中，在微电子结构或纳电子结构上形成了金属粘结；
图10A和10B分别为图8A和8B的一个替代性器件沿着平面I-I'的俯视图和截面图，其中，在微电子结构或纳电子结构上形成了金属粘结；
图11A至11O”为根据本发明的示例性制作工艺的各个步骤的示意图；
图12A至12D为根据本发明的另一个示例性制作工艺的某些步骤的示意图；
图13A至13L为根据本发明的另一个示例性制作工艺的各个步骤的示意图；
图14A和14B为衬底沿着平面J-J'分别的俯视图和截面图，其中，借助于根据本发明的工艺制作了多个微电子结构和纳电子结构；
图15A至15L为能够在根据本发明的工艺中实现的接触块的各个示例性形状的俯视图；
图16A至16C为能够被实施用于执行根据本发明的工艺的各个电化学刻蚀设施的示意图；
图17A至17C为使用图16A至16C的设施获得的各个多孔表面的照片；
图18大体示出了通过根据本发明的工艺获得的结构的俯视图和侧视图，在对机械机构进行限定的步骤中刻蚀出接触块；
图19为使用根据本发明的工艺获得的结构的侧视图，其中，由背面制作接触块。
具体实施方式
首先对能够使用根据本发明的工艺获得的各个器件进行描述，之后则对根据本发明的各个示例性制作工艺进行描述。
在以下说明中，所描述的示例性工艺通常包括构造有源层并且释放构造部件的步骤，但是并未对有源层进行构造和/或并未对构造部件进行释放的工艺并未超出本发明的保护范围。
器件被制作于形成堆叠的正面的导电材料或半导电材料6中，该堆叠包括支承或体衬底2以及介于到体衬底2与层6之间的一层介电材料4。层6之后为简单起见被称为“有源层”。该堆叠在图1中示出。“支承”衬底由导电材料或者半导电材料制成。
例如，有源层6与支承衬底2能够由以下制成：
单晶、多晶、无定形形式的半导体材料，例如Si、Ge、SiGe等；
金属，例如Al、W、甚至是Cu、Au；
前述材料(半导体或金属)的化合物或多层。
半导电材料能够是P型或N型的并且能够具有不同的掺杂水平。优选地，半导电材料为P+型。掺杂以及掺杂实现将在描述制作工艺的同时进行描述。
介电层4能够是SOI(Silicon On Insulator，绝缘体上硅)衬底的BOX(BuriedOxide，埋氧层)。替代性地，介电层4能够是其它类型的氧化物，例如，CVD、PVD、ICVD类型等等的氧化硅。
介电层4可以是例如氮化硅的氮化物，或者甚至是掺杂半导体，以向围绕该层的其它半导体提供绝缘。
根据本发明的微电子和/或纳电子结构是包括至少一个灵敏部件的机械结构，该灵敏部件能够是一个悬吊元件，其中，该悬吊元件能够是可移除的或者不是。所提到的“灵敏部件”并不将本发明局限在传感器领域中。灵敏部件在本申请中被认为是关于器件的其余部分具有特定功能的“有效部件”。衬底能够包括或不包括激励装置和/或转换装置和/或测量装置。这样的结构能够形成晶体管类型的结构、磁类型、光类型的结构等等。
在以下说明中，微电子和/或纳电子结构出于简单的原因被称为NEMS。术语NEMS适用于单个NEMS以及包括一个或更多个金属互连级的NEMS网络。
在以下说明中，器件包括悬吊部件。但是应当理解，本发明允许不制作悬吊部件的器件。
术语“上”和“下”指的是附图相对于纸面的方向并且不是限定性的，其中，所示的器件在空间中能够具有任意方向。
根据本发明的工艺用于对至少一个穿过绝缘层4的导电通路14进行制作，绝缘层4将支承衬底2与有源层6分开以使得有源层6的至少一部分为多孔的(图1)。
通过“多孔材料”，意味着本申请中的材料在其体积中和/或表面上具有孔洞(孔)。孔径能够在几纳米与几十甚至几百纳米之间，同时多孔率从百分之几直到80％至90％。优先地，这些孔能够集中以具有开口孔隙度，或者不集中以具有闭口孔隙度。
在有源层上形成的被称为ZP的多孔区域能够在有源层6的全部或者部分表面上以及有源层6的全部或部分厚度上延伸。进一步地，多孔区域能够具有非恒定的厚度。
在图2A与2B中能够看到凭借本发明获得的第一示例性器件D1。该器件D1包括在有源层6上形成的NEMS。有源层6的上表面已经多孔化并且形成多孔区域ZP。多孔区域形成器件的整个正面(图2A)。因此，悬吊部件7与固定部件9都包括多孔的上面。该多孔区域ZP被称为“非定位多孔区域”。
在该示例中，悬吊部件7为在其两端被嵌入的梁的形式。
器件D1包括两个被用于以电化学方法形成多孔区域的接触块14。接触块14位于悬吊部件7的两侧。在所示示例中，接触块14具有较长长度平行于悬吊部件的纵轴延伸的长方体形状。
接触块14是电导体并且为金属或半导体，并且能够包括例如分层的一个或更多金属和一个或更多半导体。接触块被用于导通支承衬底2与有源层6之间的电流以用于通过电化学工艺将有源层6的至少一部分多孔化。
在器件D1中保持支承衬底2与有源层6之间，更加特别地与NEMS之间，的电接触。
在图3中，在构造NEMS并且释放NEMS之前能够看到包括接触块14和非定位多孔区域ZP的堆叠。应当注意的是，根据应用的不同，图3的堆叠是可操作的并且制造工艺可以结束。
在图4A和4B中能够看到对凭借本发明获得的器件D2进行制作的另一个示例，其中，多孔层ZPL被定位。
在该示例中，多孔区域ZPL仅形成悬吊部件7的上面的一部分。接触块14具有与悬吊部件相关的形状和配置，该形状和配置与器件D1的悬吊部件的形状和配置类似。同样在该示例中，NEMS与支承衬底2之间的电接触借助于接触块14来保持。由于实现了已经被去除的使用虚线表示的定位掩模M，所以获得了定位多孔区域ZPL。
在图5A和5B中能够看到对凭借本发明获得的器件D3进行制作的另一个示例，其中，多孔层ZPL也被定位。器件D3与器件D2的不同在于，定位多孔区域存在于悬吊部件7上以及NEMS的固定部件9上。在该示例中，悬吊部件7的整个上面都是多孔的。替代性地，能够设想到仅部分上面是多孔的。进一步地，多孔区域关于有效部件7的纵轴存在于有效部件7的两侧上的固定部件9上，但是可以设想到，多孔区域例如仅在于可移动部件的一侧上。被用于对多孔区域进行定位的掩模M也使用虚线表示。
同样在该示例中，借助于NEMS与支承衬底2之间的接触块14的电接触被保持。接触块14具有与悬吊部件相关的形状和配置，该形状和配置与器件D1的接触块的形状和配置类似。
在图6A和6B中能够看到对凭借本发明获得的器件D4进行制作的另一个示例，其中，在多孔区域形成之后已经移除了支承层2与NEMS之间的电接触。
在该示例中，并未对多孔区域ZP进行定位。
在该示例性实施例中，器件D4包括具有矩形框架形状的横截面并且围绕MEMS结构的单一接触块114，焊垫穿过有源层6，介电层4与支承衬底2机械接触。
器件进一步在其正面上包括一个沟槽30，沟槽30围绕NEMS结构并且具有一定的深度和宽度以使得该沟槽去除接触块114与有源层6之间的任何机械接触，因此使得NEMS结构与接触块114绝缘并因此NEMS结构与支承衬底2绝缘。
沟槽30具有比接触块的宽度更大的宽度以及壁有源层的厚度更大的深度。
NEMS结构与支承衬底2之间的该绝缘有利于例如使得相同器件的各个NEMS结构或者相同器件甚至在相同衬底上共同制作的不同器件的各个机械结构绝缘。
该沟槽30形成一个使得NEMS结构与接触块114绝缘的电绝缘区域。
该沟槽能够为空的或者填充有电绝缘材料，例如，与绝缘层4的材料相同的电绝缘材料。沟槽的填充使得器件表面处保持的平整表面能够允许例如添加金属互连级，密封一个对结构进行封闭的覆盖层，混合另一个器件以提供进一步的功能，等等。该填充还使得不考虑器件最终所处的介质而保证有源层与衬底之间的绝缘，包括该介质具有导电特性。
沟槽的形状取决于接触块的形状。沟槽具有比如去除有源层与接触块之间的任何直接接触的形状和尺寸。在多个接触块的情况下，可以设想到，针对全部的接触块或不同的刻蚀制作单一沟槽以将每个接触块与有源层6绝缘或者将接触块分组绝缘。
在所示示例中，NEMS结构与支承衬底2之间的电绝缘通过去除NEMS与接触块之间的接触来实现。可以设想通过中断支承衬底与接触块之间的接触来制作该电绝缘，例如，通过在背面制作沟槽。
在一个变型中，能够设想将NMES衬底与支承衬底2电绝缘以对接触块进行处理以将接触块从导电状态转变为绝缘状态。例如，在半导体焊垫、特别是通过例如能够完成的扩散或者注入进行掺杂的情况下，绝缘状态使得可以通过偏置电压的使用来阻断电流。因此可以形成例如PN结、二极管、晶体管类型的结构。
器件D4包括悬吊部件7，悬吊部件7的纵向端具有壁悬吊部件7的中心部分更大的尺寸。这些具有更大宽度的端充当具有较小宽度的悬吊部分的锚。
在该示例中，在可移动部件7的两侧上并且面向悬吊部件的侧板的固定部件上形成电极31，例如用于对悬吊部件的位移进行检测和/或通过静电力来移动悬吊部件。悬吊部件7因此可移动。
在图7A和7B中能够看到对凭借本发明获得的器件D5进行制作的另一个示例，其中NEMS与支承衬底2之间的接触被中断并且器件D5包括仅位于悬吊部件7上的多孔区域ZPL。
对于器件D5，沟槽围绕NEMS结构并且去除有源层6与接触块114之间的接触。
在图8A和8B中能够看到对凭借本发明获得的器件D5进行制作的另一个示例，其中NEMS与支承衬底2之间的接触被中断并且器件D5包括位于悬吊部件7的一部分上并且在悬吊部件7的两侧的固定部件9上的多孔区域ZPL。对于器件D5，沟槽围绕NEMS结构并且去除有源层与接触块114之间的接触。
在图6C和6D中能够看到器件D4的一个替代方式D7，其中，在悬吊部件7上和固定部件9上制作金属粘结(metal bonding)32，以允许例如通过制作金属互连和/或金属接触垫来与外界进行电连接。
在图9A和9B中能够看到器件D5的一个替代方式D8，其中，在悬吊部件7上和固定部件9上制作金属粘结32，以允许例如通过制作金属互连和/或金属接触垫来与外界进行电连接。
在图10A和10B中能够看到器件D6的一个替代方式D9，其中，在悬吊部件7上和固定部件9上制作金属粘结32，以允许例如通过制作金属互连和/或金属接触垫来与外界进行电连接。
在此对示例性的接触块进行详细描述。
如上所述，能够实现一个或更多的接触块以在堆叠的背面与正面之间提供电流。
所述块或者多个接触块能够具有各种几何形状。在图15A至15L中示出了从俯视视角看到的示例性的接触块14、114。这些接触块在俯视图中具有正方形、矩形、圆形、多边形的形状(分别为图15A至15D)或任意形状。其横向尺寸能够从几十纳米到几微米或几十微米。横向尺寸的值依据有源层6与介电层4的厚度来进行选择。
接触垫114也能够具有框架性状(图15E至15G)。有利地，框架围绕被称为ZP的多孔化的区域。该框架形状的好处在于，通过围绕所要多孔化的区域而获得多孔区域的均匀特性，这些特性例如为厚度、材料性质、孔径以及分布等等。应当注意的是，多孔区域能够在框架的内部和/或外部。如果待多孔化的区域仅位于框架内部，则掩模优选地被用于在多孔化步骤期间对框架外的区域进行保护。
在图15E至15G中，框架114连续围绕着待多孔化的区域。在如图15H至15J所示的一个变型中，框架能够是间断的。
另外，框架114能够具有如图15K和15L中所示的任意形状，该形状有利地能够适合于待多孔化的区域的形状。优先地，待多孔化的区域的边缘与框架边缘之间的距离为常数并且框架宽度优选地也为常数，这就能够在待多孔化区域中保证了多孔区域的均匀特性。另外，接触块的形状和位置有利地考虑到集成工艺，特别是与互连级有关的集成工艺。应当注意的是，对于由接触块界定的区域中心中的多孔化现象的控制由于有源层的其余部分。
例如，图6A和6B中所示的器件D4包括形成闭合框架的单一接触块，但是该接触块可以被多个并列分布以形成框架的块来代替。例如，器件可以包括四个长方体形状接触块，四个接触块彼此都位于直角处以界定一个矩形框架，又或者由多个具有正方形、矩形、圆形、多边形或任意形状的焊垫来形成。
优选地，接触块具有合理的纵横比(高度/宽度比)。块的高度以及因此的所进行的刻蚀的深度为层6与层4的厚度之和。块的宽度为在从器件的俯视图看到的块的横向尺寸。优选地，接触块的宽度与其高度具有一样或者更大的值，以允许更简单地刻蚀图案并且方便通过例如外延生长对图案的填充。因此，值为1的纵横比(块的高度等于块的宽度)方便工艺生产，但是根据刻蚀和/或填充的类型，可以设想到更大的纵横比(例如，大约为10的纵横比，即深度为宽度的十倍)。
在一个示例性实施例中，接触块能够仅被分布在待多孔化区域的外围上或者在远离待多孔化区域的每个NEMS的附近甚至是在待多孔化区域内，例如，在堆叠的整个上面的多孔化情况下。
能够设想制作多个不同的多孔区域，每个多孔区域借助于接触块或一组接触块来制作。
优选地，接触块被制作在尽量靠近待多孔化区域处，这能够保证良好控制的工艺以及特别是多孔区域的高厚度同质性。
同样优选地，流过所述块或者多个接触块的电流密度相对于待多孔化区域均匀分布。实际上，将要形成的多孔材料的性质取决于将要在多孔化阶段期间流过接触块的电流密度。该密度取决于例如接触块的电导率以及图案的几何尺寸，因而在其它因素中取决于对背面与正面的待多孔化层之间的电导造成影响的半导电材料的掺杂(即，层6的材料、支承件2的材料、以及层6与支承件2之间制作的接触垫的材料)，电接触块的尺寸，以下所要描述的在待多孔化区域的定位掩模中的开口尺寸。
在制作定位多孔区域时，接触块有利地被置于与待多孔化区域非常接近的距离处，优选地处于与待多孔化区域的等距离处以保证多孔化区域的多孔性以及厚度的同质性。
接触块与需要多孔化的区域之间的距离被选择为防止在所需区域中形成多孔材料之前，在靠近接触的区域中形成的多孔材料的厚度变得与该区域中的有源层的厚度相等。实际上，这可能导致阻断朝着待多孔化表面的载流子流动。例如，对于200nm的有源层6的厚度，接触块可以被放置在与待多孔化区域相距有利地小于几毫米的距离处，并且优选地，位于几十微米与几百微米之间的距离处。
在例如MEMS结构的有源层具有几微米到几十微米厚度的情况下，接触块与待多孔化区域之间的距离可以为大约一厘米。
在图11A至11O”中概括示出了示例性的制作工艺的各个步骤。该示例性工艺使得能够制作包括悬吊部件的机械结构。
在该示例中，首先存在一个包括形成背面的支承层2的SOI衬底，一层介电材料4以及形成正面的硅层6。例如，层6具有10nm与500nm之间，甚至几微米或者更甚至几十微米的厚度。介电层4例如为BOX(Buried Oxide，埋氧)层，BOX层的厚度例如在10nm与500nm之间，甚至为几微米。也被称作“体”的支承层例如由硅制成。
能够进行对层6注入的步骤，该注入能够是整个晶圆或者优选地通过保护层8进行定位以在某些区域中进行选择掺杂，保护层8例如是提前形成的厚度例如为大约10nm的二氧化硅。例如，硼掺杂具有在机械结构处具有大约为几个1018atoms/cm3(原子/立方厘米)至几个1019atoms/cm3甚至在之后用于获得电接触的区域处更高的杂质浓度。注入步骤由箭头B+表示。
优选地，在注入步骤之后执行温度在800℃与1000℃之间的退火步骤。
随后能够撤除层8。
掺杂能够是具有不同掺杂水平的P型或N型掺杂。优先地对于P+掺杂，硼或镓被用作浓度在大约1018at/cm3(原子/立方厘米)与大约1019at/cm3之间的杂质；对于N+掺杂，磷或砷能够被用作浓度在1018at/cm3与大约1019at/cm3之间的杂质。
替代性地，在需要进行低掺杂的情况下，能够使用衬底背面照射的技术以在多孔化步骤期间生成载流子。
支承层2能够是N型或P型半导体。
由此获得的元件在图11A中示出。
在下一步骤中，在有源层6上形成硬模的的层10被形成用于制作有源层6与背面2之间的电接触。该硬模例如为介电材料，例如，具有几微米厚度的二氧化硅。
有利地，能够假设用于注入的氧化层8充当硬模，这有利地防止去除层8以及沉积新的层来形成模。
通过制作二氧化硅的硬模10而支承衬底为硅，则可以在以下详细描述的对接触块进行填充的步骤中通过选择性外延生长来制作接触块。层10替代性地可以由氮化硅SiN甚至是氮化钛TiN等制成。
由此获得的元件在图11B中示出。
在下一步骤中，在图11B的元件中从正面完成至少一个到达支承层2的刻蚀12。在该刻蚀中形成接触块。
刻蚀的形状、数量和配置在后续说明中进行描述。
例如，在层10上进行光刻以界定待刻蚀的区域。
随后进行连续的、优选地为各向异性的刻蚀，例如，诸如硬模10、有源层6和层4直到支承层2的反应离子刻蚀(RIE)之类的干法刻蚀，
在下一步骤中，沉积在硬模上用于光刻的树脂被去除。
由此获得的元件在图11C中示出。
在下一步骤中，在刻蚀12中接触块14。
优选地，接触块14由Si外延生长来制作，以便外延材料制作支承层2与层6之间的电接触。硅优选地具有与有源层相同的性质。优选地，进行外延生长以在硬模10上获得少量的额外厚度，该额外厚度使得能够保证对刻蚀的完全填充。
外延生长优先为选择性外延生长，这使得不使之后制作NEMS结构的硅层6变厚就能够对刻蚀12进行填充。非选择性外延生长的实施是能够想到的。随后提供了层6的平整化步骤以获得平整表面，例如，通过化学机械平整化(CMP)工艺。在此情况下，氧化物的硬模可以被用于不影响层6的表面就停止该步骤。
在一个变型中，接触块14能够与与层6的材料不同的材料制成。接触块能够由任何导电材料制成，例如，金属或者半导体。接触块还可以由例如使用沉积得到的多晶硅制成。
此外，接触块可以通过其它技术制成，例如，化学气相沉积(CVD)、物理气相沉积(PVD)、蒸发、喷涂等等。
在一个变型中，可以设想通过在刻蚀中形成多层导电材料来制作接触块。填充部分因此包括提供足够电导率的多个层。
由此获得的元件在图11D中示出。
在下一步骤中，接触块14的平整化例如通过停止在硬模上的化学机械抛光来完成，并且随后通过各向同性刻蚀来去除硬模10。替代性地，接触块的平整化能够发生在硬模被去除之后。
由此获得的元件在图11E中示出。
在下一步骤中，对需要制成多孔的正面6的区域进行界定。
为此，在正面上形成对硅的多孔化处理进行定位的掩模16。
掩模例如为优选地在350℃的温度下通过例如等离子体增强化学气相沉积(PECVD)形成的氮化硅类型的。该温度不会影响之前制成的刻蚀。
在下一步骤中，对定位模16开口以使得能够进入正面6的待多孔化区域。定位模16的开口例如通过光刻制作。
掩模16的厚度根据层6所要多孔化的深度进行选择。例如，掩模16具有几百纳米的厚度以实现几百纳米深的多孔化。
在一个变型中，定位模能够由在去除掩模时对硅具有良好选择性的沉积的二氧化硅制成。定位模例如是在400℃下形成的正硅酸乙酯(tetraethylorthosilicate，TEOS)的氧化物。
由此获得的元件在图11F中示出。
在下一步骤中，进行由掩模16界定的层6的区域的多孔化。
该多孔化步骤通过在层6与支承层2之间施加一个电流来以电化学方式完成，接触块的存在使得电流载流子可以在两个层之间迁移。
通过电化学方式的多孔化通过将图11F的元件放置在允许硅晶圆的电多孔化的浴液中来进行。硅充当阳极并且在一预定电流下例如被浸入在氢氟酸溶液中。本领域的技术人员已知多孔硅能够以电化学或光电化学方式获得，并且更加确切地，通过在氢氟酸介质中的硅层的阳极溶解来获得。在此范围内，待多孔化的硅的样本被浸入在氢氟酸介质中，该氢氟酸介质具有通常能够根据不同类型的配置(如下)从1％至50％变化的浓度。
借助于电化学方式的多孔化技术例如在文献Silicon Porosification：State ofthe Art，G Kototcenkov&BK Cho，in Critical Reviews in Solid State and MaterialsSciences 35：153-260，2010(硅的多孔化：当前发展状况，G Kototcenkov&BK Cho，固体与材料科学评论，35：153-260，2010)中进行了描述。
在图16A至16C中能够看到借助于点化学方式的多个多孔化设施。
该设施包括其中发生电化学反应的外壳，A指的是阳极，C指的是阴极，衬底指的是Si。氢氟酸溶液被称为HF。
图16A和16B的设施允许借助于光电化学方式的多孔化。为此，设施包括配备有正对着衬底背面的窗口FT的外壳。照射器L在外壳外部正对着窗口提供并且对衬底背面照明。在图16A中，衬底完全浸入氢氟酸溶液。
在图16B中，衬底的正面浸入氢氟酸溶液并且背面浸入例如K2SO4的液体溶液。
在图16C中，电接触直接位于待多孔化的Si衬底的背面，仅正面与HF溶液接触。
根据多孔化条件的不同，例如，电解质溶液的性质、电流量、电压电平、照度等，以及衬底的性质，例如，P型、N型、掺杂条件等，多孔硅能够根据孔径被分类到三个类别中：微孔(孔径小于2nm)、介孔(孔径在2nm与50nm之间)或大孔(孔径大于50nm)。
例如对于P+型衬底，该衬底的硅晶圆的电阻率大约为几十个mOhms.cm(毫欧姆.厘米)，多孔硅能够直接通过氢氟酸中衬底的阳极氧化来获得。
图17A的照片示出了微孔硅，图17B的照片示出了介孔硅，并且图17C的照片示出了大孔硅。图17B的照片典型地示出了在15％的HF介质中获得的多孔性的类型。用于将这样的材料多孔化的电流密度能够从几mA/cm2(毫安/平方厘米)到几A/cm2变化。通过使例如HF浓度、电流密度、沉底类型这些参数类型变化，可以改变孔径以及多孔率。该比率能够从4％到97％变化。
通过改变所使用的工艺条件(HF浓度、电流密度、照度、硅衬底)来获得多孔硅的给定形态特性(孔大小、多孔率和厚度)对于本领域的技术人员同样是已知的并且不再详细描述。在“Formation and Application of Porous Silicon”J.M.Christophersen，J.Carstensen，G.Hasse，Materials Science and Engineering R280(2002)1-49(“多孔硅的形成和应用”，J·福尔，M·斯托弗森，J·卡斯滕森，G·阿斯，材料科学与工程R280(2002)1-49)中公开了用于制作多孔硅的技术。
多孔层的厚度主要取决于阳极氧化的时间。因此可以获得几纳米到几百微米的层。
多孔化深度能够符合于层6的厚度的一部分(图11G)或者甚至是等于层6的厚度(图11H)。制成多孔化的区域被定位并且被称为ZPL。
在下一步骤中，定位模16被去除，该去除是对于多孔硅以及对于层6的硅具有选择性。该去除例如通过各向同性刻蚀来进行。
因此获得的元件在从图11G的元件得到的图11I中示出，并且在从图11H的元件得到的图11J中示出。
该去除定位模的步骤可以随后进行，例如，在制作NEMS结构的同时或者之后。
在下一步骤中形成NEMS结构。
为此，掩模20形成于图11I中元件的正面上，也就是说，形成于多孔区域ZPL以及层6依旧存在的部分上。该掩模对多孔区域ZPL进行保护以放置在后续步骤中改变多孔区域ZPL的特性，并且对层6的不进行刻蚀的部分进行保护。该掩模例如为例如基于硅烷的二氧化硅，或者氮化硅。优选地，该掩模的形成在低温下进行以免改变多孔硅的多孔特性。该温度优选地低于450℃。
在下一步骤中，对NEMS结构的轮廓进行限定，也就是说，对悬吊部件和固定部件的轮廓进行限定。该限定例如通过掩模20上的光刻来进行。
在所示示例中，光刻图案也被制作在掩模20上以允许在接触块14附近的有源层6中刻蚀绝缘沟槽30，从而使有源层6中制作的NEMS结构关于接触块14电绝缘。
随后刻蚀硬模20、层6和多孔区域ZPL以形成NEMS结构并且刻蚀导电沟槽以使NEMS与接触块电绝缘的步骤。
优选地，刻蚀为各向异性刻蚀，例如，在用于硅刻蚀的SF6的基础上的RIE(Reactive Ion Etching，反应离子刻蚀)类型的刻蚀。
在所示示例中，刻蚀有利地在多孔区域中完成。以此方式，实现了对于悬吊部件的多孔材料的最大覆盖同时避免将多孔区域关于悬吊部件精确对准，该精确对准在机械结构和/或对该结构进行界定的沟槽的宽度具有小宽度，例如在即使纳米与几百纳米之间的情况下可能相对复杂。
作为在多孔区域中进行刻蚀的结果，固定部件在其朝向悬吊部件的侧边缘处具有多孔部分。因此，保证了整个悬吊部分7都被多孔层覆盖。
替代性地，如下所述，例如在多孔区域仅形成NEMS的悬吊部件的一部分的情况下，NEMS的限定可以不包括多孔区域的刻蚀。
在下一步骤中，硬模20可以被去除。然而，在例如制作金属互连的工艺继续新的氧化层沉积的情况下，如所述示例中的情况一样能够保持硬模。
在所述示例中并且有利地，NEMS和绝缘沟槽30同时被刻蚀。在一个变型中，NEMS和绝缘沟槽30可以被连续刻蚀，NEMS在先并且绝缘沟槽其次，反之亦然。
由此获得的元件在图11K中示出。
在下一步骤中，制作金属互连。
为此，在图11K的元件的正面处形成一层例如二氧化硅的介电材料22。该层22允许制作绝缘平面以及将元件的表面平整化。
同样有利地，在随后进行刻蚀步骤以释放悬吊部件额情况下，层22的材料被选择为不会在使用气相氢氟酸进行刻蚀的时候离开残留部分。层22的材料例如为400℃下SiH4类型的二氧化硅。
层22的厚度被选择为足以减少NEMS拓扑并且保证层6上的足够的电绝缘，以允许制作互连线以及金属焊垫。层22的厚度例如对于200nm的层6的硅厚度为大约一微米。
优选地，例如通过化学机械抛光进行对层22进行抛光的步骤以将表面平整化。
使用本领域的技术人员已知的中间反掩模进行刻蚀的步骤有利地能够进行以方便CMP步骤。
由此获得的元件在图11L中示出。
在下一步骤中，对层22中用于对例如与外界的引线接合连接的互连和/或接触垫进行制作的区域进行界定。
为此，在层22上进行光刻。
层22，如果硬模还存在的话则还有硬模，如果刻蚀区域24中存在的多孔硅(不是图11L中的情况)，都通过光刻在界定区域处进行刻蚀以达到层6。在所示示例中，刻蚀24形成为与固定部件9齐平。
随后在层22上去除树脂。
由此获得的元件在图11M中示出。
在下一步骤中，对互连和/或接触垫进行制作。
为此，在刻蚀区域24中进行导电材料的沉积以形成电接触32。
优选地，对导电材料进行选择以在释放机械结构的同时抵抗绝缘层4的刻蚀。导电材料被选择为例如AlSi，AlSi能够对用于对形成层4的BOX进行局部刻蚀以释放机械结构的气相氢氟酸刻蚀进行抵抗。替代性地，导电材料能够是AlCu。在没有后续的机械结构释放的情况下，导电材料从微电子学和纳电子学中常规的备选材料中进行选择。
在单一金属级的情况下，AlSi被沉积在整个表面上，因而在刻蚀区域24同时也在绝缘层22的表面处。之后为化学机械抛光步骤，或随后通过允许对电接触区域(图11M和11N中示出的AlSi与层6接触)进行限定的表面22上的AlSi层的光刻和刻蚀，以将AlSi仅保持在图案32中，层22的表面处的能够被用于例如引线接合的电接触垫以及电互连线使得两者能够被连接。为了清楚起见，图中仅概括示出了AlSi/层6的接触区域。
在例如NEMS网络的需要一个或更多金属级的情况下，例如化学机械抛光步骤的对于所沉积的导电材料的各个层的抛光能够在停止在氧化物处的情况下引入工艺中。这些步骤使得能够在工艺中保持表面的平整性。这些步骤还有助于将各个层彼此绝缘。已知这些步骤此外还在多个金属级处制作互连。
由此获得的元件在图11N中示出。
在下一步骤中释放NEMS结构。
至少在待释放的结构区域中例如通过刻蚀来去除层20和22，以进入层6中的开口并随后到达牺牲层4。
随后例如通过气相氢氟酸对牺牲层进行各向异性刻蚀，使得随后被局部悬吊的机械结构得到释放。
由此获得的元件在图11O'中示出。在该表示中，对机械结构处以及围绕接触块的层20和22进行刻蚀。另一方面，在图11O”中，为了保持围绕接触块的牺牲层，能够使用允许层20和22仅在待释放的机械结构处开口的定位保护层28。定位保护层28例如是在层22上形成的、在释放步骤之前借助于光刻和刻蚀进行结构化的硅。
由于上述的示例性工艺，能够以电化学方式制作具有悬吊部件的NEMS结构，该悬吊部件包括至少一个多孔部分，并且因此能够受益于该多孔化技术的优点，即就是，多孔材料的形成速率的良好控制、多孔率、孔径、尤其是孔的方向等等。
用于根据本发明制作多孔区域的另一个示例性工艺在此进行描述，其中，一部分步骤由图12A至12D表示。
在该示例中，起始衬底不包括有源导电层。
使用了导电或半导电的支承衬底102，在其上形成了一层例如二氧化硅的绝缘材料104，二氧化硅的厚度例如在几十纳米到几十微米之间。绝缘层104随后被用于释放机械结构。
由此获得的元件在图12A中示出。
在下一步骤中，绝缘层104被结构化以制作容纳接触块的孔洞或沟槽112。此结构化例如通过光刻来进行以使层104开口。孔洞或沟槽的底部由支承衬底102形成。
由此获得的元件在图12B中示出。
在下一步骤中，接触块14与有源层106都通过例如Si的非选择性外延生长来形成，以使得外延生长的材料形成支承衬底102与有源层106之间的电接触。替代性地，两个独立的步骤能够被实现：用于制作接触的步骤，用于制作有源层的另一个步骤。
优选地，例如借助于CMP的有源层106的平整化随后进行。
应当注意的是，在支承衬底102与绝缘层104上的外延生长之后，在支承件2自身为单晶并且绝缘层104上的有源层104的硅(在此为二氧化硅)为多晶类型的情况下，接触块的硅为单晶。将在有源层106中制作的NEMS结构在该情况下则为多晶硅。
诸如金属之类的形成接触块和有源层的其它导电材料能够想到。进一步地，这些导电材料也能够通过其它技术进行沉积，例如，CVD、PVD、蒸发、喷涂等。
正如图11A至11O”的工艺，能够制作多层的接触块以提供足够的电导。
在上述示例中，有源层106与接触块14通过外延生长同时制作。替代性地，有源层106能够通过沉积来制作。可以想到根据与用于形成接触块的技术所不同的技术来制作有源层106，例如，通过转移层或衬底的技术。接触块和有源层能够由不同的材料制成。
由此获得的元件在图12C中示出。
在以下步骤中并且如图12D中所示，有利地能够以与图11A中的步骤相似的方式对有源层106进行掺杂。在此不再重复该步骤的细节。
获得的元件与图11E的元件的区别在于，接触块并未突出有源层106。
对比如图2A至10B的器件进行制作的后续步骤与图11F至11O”的步骤类似并且不再重复。
在全部或者部分有源层上能够制作定位或者非定位多孔区域。
随后能够进行制作NEMS结构的相同步骤。
根据本发明的另一个示例性的制作工艺在此进行描述，其中，有源层6与支承层2之间的电接触块并未被保留，该制作工艺的部分步骤在图13A至13L中示出。在该工艺中，在用于刻蚀的区域中形成接触块，该刻蚀之后对NEMS结构进行限定并且不再NEMS结构的外围，如图18中所示。接触块14在虚线中示出。该工艺得到了整体的空间节约。另外，在对层6进行刻蚀的步骤中移除接触块，该刻蚀步骤使得能够对NEMS结构进行限定而导致时间的节约。结合图12A至12D中所述，首先当存在SOI衬底或者存在首先不包括有源层的衬底时，该工艺可行。
在后续所述的示例中，如同图11A至11O”的工艺，起始衬底为SOI衬底。
在图13A和13B中所示的步骤与图11A与11B中所述的工艺步骤相似并且不再进行描述。
在下一步骤中，对堆叠进行刻蚀以形成用于接触块的孔洞212。制作步骤与结合图11C所述的步骤相似。在该示例中，孔洞被制作得尽量靠近待多孔化区域并且，更特别地，在用于刻蚀以形成NEMS结构并且可能对NEMS结构进行释放的区域中。
由此获得的元件在图13C中示出。
在下一步骤中，通过与结合图11D和11E所述的工艺步骤相似的方式来制作接触块214，优选地通过选择性外延生长。
由此获得的元件在图13D中示出。
图13E至13H中所示的步骤与图11E、11F、11G和11I的步骤相似。应当注意的是，应当具有图13F和13G中的对层16进行制作的步骤，但是因为层16并不影响工艺，所以不再示出。
由此获得的元件在图13H中示出。
在下一步骤中，对限定NEMS结构的沟槽进行制作，这些沟槽被制作在接触块处因而还充当NEMS与接触垫之间的电绝缘沟槽30。因此，还刻蚀出沟槽，并且有源层与接触块不再彼此接触。
如图13I中所示，接触块仅位于有源层中的部分能够被刻蚀。
还可以设想到，有可能通过增加一个进一步用于在该第二刻蚀步骤中对结构的剩余部分进行保护的光刻步骤来对接触块的整个高度进行刻蚀以完全移除接触块。
如果想要制作具有至少一个部分悬吊部件的NEMS结构，那么能够在NEMS结构处完成绝缘层4的各向异性刻蚀步骤。
在该释放步骤之前，能够提出对接触和/或金属连接进行制作，该接触和/或金属连接使得NEMS结构能够被连接到电焊垫上，该电焊垫被用于例如在有源层6的平面内以本领域的技术人员已知的方式将器件连接到外界。
进一步地，可以对围绕NEMS结构的有源层进行刻蚀以使该NEMS结构与其它的NEMS结构绝缘，否则该NEMS结构会与有源层电连接。
在图13I和13J中形成了保证NEMS结构的该绝缘的沟槽34。
通过与图11L至11O”的工艺相似的方式能够制作金属互连。不再对这些步骤进行重复。
图13K和13L与图11O'和11O”相似。
在用于构造NEMS结构的区域中制作接触块允许同时对待限定的电接触以及要移除的支承衬底进行刻蚀。另一方面，该创建在器件尺寸非常小的情况下要求非常精确的对准，例如，大约几十纳米到几百纳米。
在图11A至11O”以及12A至12D的工艺的示例中，接触块所在区域相对于机械结构的位置使得无法对接触块的形状和制造施加太强的要求。实际上，接触块在机械结构的外围制作并且接触块的至少部分的移除并不要求与机械结构精确对准。
在此对另一个示例性制作工艺进行描述，该制作工艺与图11A至11O”以及12A至12D的工艺的区别在于对层2与层6之间的电绝缘进行制作的方式。该工艺在共同制造的情况下尤其有益。制作步骤则与步骤11A至11J相同或相似。
在该示例中，多个NEMS结构被共同制作。在对NEMS结构进行分离的时候，在想要移除的区域中制作接触块。
在图14A中能够看到已经同时制作了多个机械结构的衬底。
采用框架形式的接触块114围绕机械结构并且位于机械结构的固定部件外部。接触块形成网格，机械结构则位于网格内。每个接触块因而有助于两个多孔区域的多孔化。
根据机械结构的配置以及机械结构的相对排布能够实现任意其它的网格形式。
制作机械结构的间隔以移除接触块，因此对NEMS结构的间隔以及层2与有源层6的电绝缘进行制作。
机械结构的间隔例如通过锯切操作来实现。例如，锯片具有至少与接触垫114相等的宽度并且被引入到之后被移除的接触垫中。或者如图14A和14B中所示在接触垫的每侧都制作锯槽。接触垫则与机械结构分离。使用虚线36来表示锯槽。
因此制作的MEMS或NEMS类型的器件能够具有任何类型的应用，特别是这些器件能够形成湿度传感器、气体传感器、化学传感器、生物传感器、惯性传感器、具有光、热的功能。
在所述示例中，接触块止于支承层2，但是可以想到制作一个或更多的穿入甚至是透过支承层2的接触块。
进一步地，能够想到如图19中所示从背面制作接触块。在该示例中，接触块14止于有源层6。后续的多孔化步骤并未改变。如果有源层与支承层之间需要电绝缘，则从背面对接触块进行完全或部分刻蚀。
最终，为了中断有源层与接触块之间的接触，能够想到直接在接触块中刻蚀沟槽以使接触块与有源层的剩余部分绝缘。

Claims (30)

1.一种用于制作至少一个多孔区域(ZP、ZPL)的工艺，所述至少一个多孔区域(ZP、ZPL)在微电子结构和/或纳电子结构的导电或半导电材料的有源层(6)的至少一部分中，所述有源层(6)形成堆叠的正面，所述堆叠包括导电或半导电材料的背面(2)以及介于所述有源层(6)与所述背面(2)之间的电绝缘层(4)，所述工艺包括以下步骤：
a)通过形成至少一个穿过所述绝缘层(4)的导电或半导电材料的接触块(14、114)来在所述背面(2)与所述有源层(6)之间制作至少一个电接触；
b)将所述堆叠放置在电化学槽中；
c)在所述背面(2)与所述有源层(6)之间施加通过所述接触块(14、114)的电流，以引起所述有源层(6)的至少一个区域(ZP、ZPL)的多孔化。
2.根据权利要求1所述的工艺，其中，所述接触块由所述正面和/或所述背面(2)形成。
3.根据权利要求1或2所述的工艺，在步骤c)之后，包括由所述有源层形成所述微电子结构和/或纳电子结构的步骤d)。
4.根据权利要求1或2所述的工艺，其中，所述堆叠为SOI衬底。
5.根据权利要求1或2所述的工艺，其中，所述有源层(6)与所述背面(2)之间的所述电接触在步骤c)之后被移除。
6.根据权利要求5所述的工艺，其中，所述移除所述电接触的步骤通过至少部分地去除所述接触块(14、114)以移除所述有源层(6)和/或所述背面(2)与所述接触块(14、114)之间的机械接触来实现。
7.根据权利要求5所述的工艺，其中，所述接触块(14、114)被部分地刻蚀。
8.根据权利要求5所述的工艺，其中，围绕所述接触块刻蚀所述有源层(6)。
9.根据权利要求5所述的工艺，其中，通过锯切来去除所述接触块。
10.根据权利要求3所述的工艺，其中，步骤d)包括对所述有源层(6)进行刻蚀的子步骤，以及与对所述有源层(6)进行刻蚀同时发生的至少部分去除所述接触块的步骤。
11.根据权利要求1或2所述的工艺，其中，步骤a)包括制作至少一个穿过所述背面(2)与所述有源层(6)之间的堆叠、穿过所述绝缘层(4)的孔洞，并且使用导电或半导电材料填充所述孔洞以形成所述接触块(14、114)以制作所述背面(2)与所述有源层(6)之间的电接触。
12.根据权利要求11所述的工艺，其中，所述使用导电或半导电材料填充所述孔洞通过选择性或者非选择性的外延生长、通过电解或者通过化学气相类型的沉积来实现。
13.根据权利要求1或2所述的工艺，其中，在步骤a)之前，在所述绝缘层(4)中制作至少一个到达所述背面(2)的孔洞，并且在步骤a)期间，所述有源层(6)和所述接触块(14、114)同时分别形成在所述绝缘层(4)上和所述孔洞中。
14.根据权利要求13所述的工艺，其中，形成所述有源层(6)和所述接触块(14、114)通过外延生长来完成。
15.根据权利要求1或2所述的工艺，其中，所述接触块的材料与所述有源层的材料是相同的。
16.根据权利要求1或2所述的工艺，其中，所述背面为硅并且所述接触块由硅在所述背面上的外延生长制成。
17.根据权利要求1或2所述的工艺，其中，在步骤a)期间，在待多孔化的所述至少一个区域附近制作若干不同的接触块(14)。
18.根据权利要求1或2所述的工艺，其中，在步骤a)期间，制作一具有闭合轮廓的单一接触块(114)，待多孔化的所述至少一个区域在所述闭合轮廓的内部和/或外部。
19.根据权利要求1或2所述的工艺，其中，在步骤a)期间，制作一具有间断轮廓的单一接触块(114)，待多孔化的所述至少一个区域在所述间断轮廓的内部和/或外部，或者对在彼此之间界定出区域的多个接触块进行制作，所述待多孔化区域在界定出的区域的内部和/或外部。
20.根据权利要求1或2所述的工艺，其中，在步骤c)期间，所述有源层(6)的整个表面被多孔化和/或所述有源层(6)在其整个厚度上被多孔化。
21.根据权利要求1或2所述的工艺，其中，在步骤c)之前，在至少所述有源层(6)上形成定位层(M)以界定出所述有源层(6)的至少一个待多孔化区域。
22.根据权利要求3所述的工艺，其中，所述接触块(14、114)围绕着制作所述微电子结构和/或纳电子结构的区域。
23.根据权利要求3所述的工艺，其中，所述微电子结构和/或纳电子结构包括至少一个悬吊部件(7)和一个固定部件(9)，在所述工艺中，所述多孔区域被至少部分地形成在所述悬吊部件(7)上。
24.根据权利要求3所述的工艺，其中，所述微电子结构和/或纳电子结构包括至少一个悬吊部件(7)和一个固定部件(9)，在所述工艺中，所述接触块(14、114)被制作在所述固定部件(9)与所述悬吊部件(7)之间的区域中。
25.根据权利要求3所述的工艺，其中，步骤d)包括在所述有源层上制作互连，所述在所述有源层上制作互连包括以下子步骤：
在所述多孔区域(ZP、ZPL)与所述有源层上形成介电层；
在所述介电层上形成掩模；
刻蚀所述掩模和所述介电层直到所述有源层(6)；
在所述刻蚀中形成并结构化导电材料以形成所述互连。
26.根据权利要求1或2所述的工艺，其中，所述堆叠包括所述背面(2)与所述绝缘层(4)之间的一个或更多个层，以使得在步骤a)之后所述背面(2)与所述有源层(6)之间的电连续性得到确保。
27.根据权利要求1或2所述的工艺，其中，制作若干微电子结构和/或纳电子结构，并且其中，在制作有所述微电子结构和/或纳电子结构的区域之间制作所述接触块。
28.根据权利要求27所述的工艺，其中，在步骤c)之后，通过对所述微电子结构和/或纳电子结构进行分离来移除所述有源层(6)与所述背面(2)之间的电接触。
29.根据权利要求28所述的工艺，其中，对所述微电子结构和/或纳电子结构进行分离通过以下方式实现：按照所述接触块(14、114)两侧的两个锯槽(36)以将所述接触块与所述微电子结构和/或纳电子结构分离或者按照一具有与所述接触块(14、114)的横向尺寸至少相等的宽度的锯槽进行锯切。
30.根据权利要求23所述的工艺，其中，所述多孔区域还被至少部分地形成在所述固定部件(9)上。
CN201410550919.8A 2013-10-16 2014-10-16 电化学制作微/纳电子结构中的至少一个多孔区域的工艺 Active CN104555897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1360078 2013-10-16
FR1360078A FR3011835B1 (fr) 2013-10-16 2013-10-16 Procede de realisation par voie electrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoelectronique

Publications (2)

Publication Number Publication Date
CN104555897A CN104555897A (zh) 2015-04-29
CN104555897B true CN104555897B (zh) 2018-02-16

Family

ID=50023729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410550919.8A Active CN104555897B (zh) 2013-10-16 2014-10-16 电化学制作微/纳电子结构中的至少一个多孔区域的工艺

Country Status (4)

Country Link
US (1) US10563319B2 (zh)
EP (1) EP2862836B1 (zh)
CN (1) CN104555897B (zh)
FR (1) FR3011835B1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3016083A1 (fr) 2013-12-26 2015-07-03 Commissariat Energie Atomique Module de batterie electrochimique offrant une tenue aux environnements humides amelioree et procede de realisation d'au moins un tel module
FR3021965B1 (fr) * 2014-06-05 2016-07-29 Commissariat Energie Atomique Procede de realisation ameliore d'elements suspendus d'epaisseurs differentes pour structure mems et nems
CN112736142A (zh) * 2020-12-21 2021-04-30 西安国微半导体有限公司 基于纳米片堆叠场效应晶体管的生物传感器及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6139758A (en) * 1996-08-23 2000-10-31 Enlite Laboratories, Inc. Method of manufacturing a micromachined thermal flowmeter
CN1657401A (zh) * 2004-02-17 2005-08-24 罗伯特·博世有限公司 差动压力传感器
CN101592578A (zh) * 2009-06-25 2009-12-02 上海应用技术学院 一种硅悬臂梁传感器及其制备方法和应用
CN102383177A (zh) * 2010-08-30 2012-03-21 新疆大学 在soi上制备多孔硅的方法
CN102618914A (zh) * 2012-04-13 2012-08-01 杭州士兰集成电路有限公司 光辅助多孔硅电化学腐蚀槽

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366568B (en) * 1997-10-27 1999-08-11 United Microelectronics Corp Manufacturing method of polysilicon loads
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6500348B2 (en) * 2001-02-14 2002-12-31 Delphi Technologies, Inc. Deep reactive ion etching process and microelectromechanical devices formed thereby
GR1004040B (el) 2001-07-31 2002-10-31 Μεθοδος για την κατασκευη αιωρουμενων μεμβρανων πορωδους πυριτιου και εφαρμογης της σε αισθητηρες αεριων
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
KR100692593B1 (ko) 2005-01-24 2007-03-13 삼성전자주식회사 Ｍｅｍｓ 구조체, 외팔보 형태의 ｍｅｍｓ 구조체 및밀봉된 유체채널의 제조 방법.
US7772096B2 (en) * 2008-07-10 2010-08-10 International Machines Corporation Formation of SOI by oxidation of silicon with engineered porosity gradient
US8622223B2 (en) * 2008-12-17 2014-01-07 General Electric Company Membrane assemblies and methods of making and using the same
FR2948114B1 (fr) 2009-07-17 2012-03-30 Commissariat Energie Atomique Nems comportant des moyens de transduction a base d'alliage d'aluminium
FR2999335B1 (fr) 2012-12-06 2016-03-11 Commissariat Energie Atomique Procede ameliore de realisation d'un composant a structure suspendue et d'un transistor co-integres sur un meme substrat.
FR3006304B1 (fr) 2013-05-28 2015-07-03 Commissariat Energie Atomique Procede de realisation d'une partie suspendue d'une structure microelectronique et/ou nanoelectronique dans une partie monolithique d'un substrat
FR3008691B1 (fr) 2013-07-22 2016-12-23 Commissariat Energie Atomique Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6139758A (en) * 1996-08-23 2000-10-31 Enlite Laboratories, Inc. Method of manufacturing a micromachined thermal flowmeter
CN1657401A (zh) * 2004-02-17 2005-08-24 罗伯特·博世有限公司 差动压力传感器
CN101592578A (zh) * 2009-06-25 2009-12-02 上海应用技术学院 一种硅悬臂梁传感器及其制备方法和应用
CN102383177A (zh) * 2010-08-30 2012-03-21 新疆大学 在soi上制备多孔硅的方法
CN102618914A (zh) * 2012-04-13 2012-08-01 杭州士兰集成电路有限公司 光辅助多孔硅电化学腐蚀槽

Also Published As

Publication number Publication date
FR3011835B1 (fr) 2015-12-25
FR3011835A1 (fr) 2015-04-17
CN104555897A (zh) 2015-04-29
US10563319B2 (en) 2020-02-18
EP2862836B1 (fr) 2016-05-25
EP2862836A1 (fr) 2015-04-22
US20150329986A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
KR101145095B1 (ko) 전기기계 장치의 챔버를 밀봉하는 방법, 전기기계 장치를 제조하는 방법 및 전기기계 장치
CN104249991B (zh) Mems器件及其制作方法
CN104246994B (zh) 具有鳍结构的半导体器件和形成具有鳍结构的半导体器件的方法
CN104237313B (zh) 用于生物检测的纳米通道方法和结构
CN110062958A (zh) 用于形成三维存储器件的方法
CN110121778A (zh) 三维存储器件
US10546926B2 (en) III-V semiconductor devices with selective oxidation
US10096511B2 (en) Carrier and a method for processing a carrier
EP2327659B1 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US20070042521A1 (en) Microelectromechanical devices and fabrication methods
WO2016164213A1 (en) Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
CN104701325B (zh) 载体和用于处理载体的方法
EP3511975B1 (en) Semiconductor die with buried capacitor, and method of manufacturing the semiconductor die
DE102014117974A1 (de) Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
KR20140038559A (ko) 탄화규소 반도체 장치
CN104555897B (zh) 电化学制作微/纳电子结构中的至少一个多孔区域的工艺
CN109427590A (zh) 鳍式场效晶体管装置的形成方法
KR101998958B1 (ko) 모노리식 3차원(3d) 집적 회로를 제조하는 방법
CN105217560B (zh) 微机械系统和用于制造微机械系统的方法
US9755015B1 (en) Air gaps formed by porous silicon removal
CN113437075A (zh) 一种三维存储器及其制造方法
KR20180101719A (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
EP3264474A1 (en) Method for fabricating nanopillar solar cell using graphene
CN105609544B (zh) 绝缘隔离半导体器件及其制造方法
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant