CN104538460A - Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 - Google Patents
Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 Download PDFInfo
- Publication number
- CN104538460A CN104538460A CN201510010446.7A CN201510010446A CN104538460A CN 104538460 A CN104538460 A CN 104538460A CN 201510010446 A CN201510010446 A CN 201510010446A CN 104538460 A CN104538460 A CN 104538460A
- Authority
- CN
- China
- Prior art keywords
- layer
- sic
- sio
- gate dielectric
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title abstract 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 title abstract 5
- 229910052681 coesite Inorganic materials 0.000 title abstract 5
- 229910052593 corundum Inorganic materials 0.000 title abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 title abstract 5
- 239000000377 silicon dioxide Substances 0.000 title abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 title abstract 5
- 229910052682 stishovite Inorganic materials 0.000 title abstract 5
- 229910052905 tridymite Inorganic materials 0.000 title abstract 5
- 229910001845 yogo sapphire Inorganic materials 0.000 title abstract 5
- 239000003990 capacitor Substances 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000007704 transition Effects 0.000 claims abstract description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 51
- 238000000137 annealing Methods 0.000 claims description 34
- 230000006835 compression Effects 0.000 claims description 26
- 238000007906 compression Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000231 atomic layer deposition Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 239000003595 mist Substances 0.000 claims description 6
- 238000003949 trap density measurement Methods 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 119
- 239000008367 deionised water Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009835 boiling Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005527 interface trap Effects 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底上设有SiC外延层；堆垛栅介质层包括下层SiO2过渡层、HfxLa1-xO层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有HfxLa1-xO层，HfxLa1-xO层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小了栅漏电流，并提升了介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
Description
技术领域
本发明涉及一种SiC MOS容及其制造方法，尤其涉及一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及其制造方法。
背景技术
随着微电子技术和电力电子技术的不断发展，实际应用对器件在高温、高功率、高频等条件下工作的性能要求越来越高，Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料在这些方面的应用已出现瓶颈。碳化硅(SiC)材料，作为第三代宽禁带半导体材料的典型代表之一，其禁带宽度大、临界击穿电场高，且具有高热导率、高电子饱和速率及高的抗辐照等性能，成为制造高温、高功率、高频、及抗辐照器件的主要半导体材料之一，因此目前对于SiC材料、器件和工艺等方面的研究成为微电子技术领域的热点之一。
SiC材料可以通过热氧化的方法在SiC衬底上直接生长高质量的SiO2介质层，因此，SiO2/SiC MOS器件成为目前SiC器件研究及应用的主要方向，比如SiC MOSFET，IGBT等。但是，SiO2/SiC MOS器件目前存在以下缺点：首先，与Si材料相比SiC表面通过干氧氧化形成SiO2的速度相当的慢，增加了工艺成本，同时SiO2的厚度不能生长得太厚。其次，SiC热氧化后留下的大量C簇会增加氧化层及界面陷阱，使得SiO2/SiC的界面陷阱密度通常比SiO2/Si的界面陷阱密度高1-2个数量级，高的界面陷阱密度会大大降低载流子的迁移率，导致导通电阻增大，功率损耗增加。目前，业界科研学者通过采用SiC表面氮化预处理，氮氧化物氧化，N源或H源退火处理等工艺和方法，SiO2/SiC的界面质量及整体特性有了一定的提升，不过与SiO2/Si界面质量相比任有不小的差距。
另外，对于SiO2/SiC MOS器件，根据高斯定理(kSiCESiC＝koxideEoxide)，当SiC(k＝9.6-10)达到其临界击穿电场(-3MV/cm)时，SiO2(k＝3.9)介质层中的电场将达到7.4-7.7MV/cm，如此高的电场将严重降低氧化层的可靠性。因此，采用高k材料代替SiO2作为栅介质层，研究高K材料在SiC MOS器件的应用和研究尤为重要。目前Al2O3、HfO2、AlN和ZrO2等高K材料在SiC MOS有了一定的研究，不过高k介质直接取代SiO2使得介质与SiC衬底的界面态密度较大，氧化层陷阱密度和漏电流也较大。
发明内容
本发明的目的在于针对上述已有技术的不足，提供了一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及其制造方法，以降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小栅漏电流，并进一步提高介质层的耐压能力，提高SiC MOS电容的质量和增强其可靠性。
为实现上述目的，本发明提供了一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容，所述堆垛介质层的SiC MOS电容包括：SiC衬底、SiC外延层、堆垛栅介质层和正负电极；
所述SiC衬底上设有SiC外延层；
所述堆垛栅介质层包括下层SiO2过渡层、HfxLa1-xO层和Al2O3覆盖层；所述SiC外延层上设有下层SiO2过渡层，所述下层SiO2过渡层上设有所述HfxLa1-xO层，所述HfxLa1-xO层上设有Al2O3覆盖层；
所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接；
所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC外延层。
进一步的，所述SiC外延层厚度为5-100μm，掺杂浓度为1×1015-5×1016cm-3。
进一步的，所述下层SiO2过渡层的厚度为1-30nm。
进一步的，所述HfxLa1-xO层的厚度为5nm-100nm。
进一步的，所述Al2O3覆盖层的厚度为1-30nm。
为实现上描述目的，本发明还提供了一种Al2O3/HfxLa1-xO/S iO2堆垛栅介质层的SiC MOS电容的制造方法，所述方法包括：
步骤1，在SiC衬底上生长厚度为5-100μm轻掺杂的SiC外延层，掺杂浓度为1×1015-5×1016cm-3；
步骤2，将SiC衬底的上S iC外延层进行清洗处理，接着在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为1nm-30nm的下层氮化S iO2过渡层；
步骤3，将所生长的SiO2过渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；
步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层S iO2过渡层上淀积一层厚度为5nm-100nm的HfxLa1-xO层；
步骤5，利用原子层淀积的方法，在HfxLa1-xO层上淀积一层厚度为1nm-30nm的Al2O3覆盖层；
步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述S iC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。
进一步的，所述步骤3中在Ar气环境中快速退火，具体为，退火温度为1000±5℃，退火时间为5min，在Ar气环境中退火。
进一步的，所述步骤3中在Ar气环境中冷却，具体为，按照5℃/min的速率在Ar气环境中冷却。
进一步的，所述步骤4中淀积一层厚度为5nm-100nm的HfxLa1-xO层，具体为淀积温度为200℃-400℃，淀积时间为20min-6h，淀积一层厚度为5nm-100nm的HfxLa1-xO层。
进一步的，所述步骤5中淀积一层厚度为1-30nm的Al2O3覆盖层，具体为淀积温度为200℃-400℃，淀积时间为5min-2h，淀积一层厚度为1-30nm的Al2O3覆盖层。
本发明具有如下优点：
1、本发明采用的栅介质材料HfxLa1-xO，其介电常数高，复合介质缺陷密度低，热稳定性好，结晶温度高，因而增加了栅介质的临界击穿电场，提升了电容的击穿特性，提高了器件可靠性。
2、本发明采用的下层SiO2过渡层增加了栅介质与SiC衬底的势垒高度，能大大降低SiC中的电子经栅介质隧穿至栅电极的几率，从而减小栅漏电流，提升了可靠性。同时，采用氮化工艺生长的该SiO2过渡层，降低了栅介质与SiC的界面态密度和边界陷阱密度，增加了沟道迁移率，提高了器件性能。
3、本发明采用的Al2O3覆盖层降低了High k栅介质中的陷阱电子隧穿至栅电极的几率，并且，该Al2O3覆盖层也降低了栅电极中电子隧穿至SiC衬底中的几率。同时，Al2O3覆盖层能避免HfxLa1-xO因为吸湿和暴露在空气中分别形成低介电常数的碳氢化合物和碳酸盐，从而减小栅漏电流，提高了MOS电容的质量和可靠性。
附图说明
图1是本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的结构示意图；
图2是本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造流程图。
图3是本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法的流程图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的示意图，如图所示，本发明包括：SiC衬底1、SiC外延层10、堆垛栅介质层2和正负电极3。
SiC衬底1上设有SiC外延层10；
堆垛栅介质层2包括下层SiO2过渡层21、HfxLa1-xO层22和Al2O3覆盖层23；SiC外延层10上设有下层SiO2过渡层21，下层SiO2过渡层21上设有HfxLa1-xO层22，HfxLa1-xO层22上设有Al2O3覆盖层23；
正电极31、负电极32分别与Al2O3覆盖层23的表面和SiC衬底1的背面连接。
具体的，SiC衬底层为重掺杂SiC衬底层，SiC外延层为轻掺的SiC外延层。
具体的，SiC外延层厚度为5-100μm，掺杂浓度为1×1015-5×1016cm-3。下层SiO2过渡层的厚度为1-30nm，LaLuO3层的厚度为5nm-100nm，Al2O3覆盖层的厚度为1-30nm。
由下层SiO2过渡层、HfxLa1-xO层和Al2O3覆盖层组成的栅介质层是一个堆垛栅介质层，以降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小栅漏电流，并进一步提高介质层的耐压能力，提高MOS的质量和可靠性。
图3为本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法的流程图，如图所示，本发明包括如下步骤：
步骤1，在SiC衬底上生长厚度为5-100μm轻掺杂的SiC外延层，掺杂浓度为1×1015-5×1016cm-3
步骤2，将SiC衬底的上SiC外延层进行清洗处理，接着在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为1nm-30nm的下层氮化SiO2过渡层；
步骤3，将所生长的下层SiO2过渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；
步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为5nm-100nm的HfxLa1-xO层；
步骤5，利用原子层淀积的方法，在HfxLa1-xO层上淀积一层厚度为1-30nm的Al2O3覆盖层；
步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述SiC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。
本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法的实施示例1包括如下步骤：
步骤101，在N型重掺杂SiC衬底上生长N型轻掺杂的SiC外延层。
将厚度为380μm，掺杂浓度为5×1018cm-3的N型SiC衬底置于SiC外延生长炉中，在1570℃温度条件下，生长一层厚度为8μm，掺杂浓度为3×1015cm-3的N型SiC外延层。
步骤102，对所生长的N型SiC外延层进行预处理。
102.1，用去离子水对N型SiC外延层进行超声清洗；
102.2，用浓度为80％硫酸对外延层延片进行清洗，煮10min后，浸泡30min；
102.3，用去离子水清洗SiC外延层数遍；
102.4，用比例为5:1:1的H2O、H2O2及盐酸组成的混合液，将SiC外延片在温度为80℃的混合液中浸泡5min，用HF(氢氟酸)溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤103，在SiC外延层上生长氮化SiO2过渡层。
将预处理后的N型SiC外延片置于氧化炉中，在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为6nm的下层氮化SiO2过渡层；
步骤104，对所生长的SiO2过渡层进行退火和冷却处理。
104.1，将生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，退火温度为1000±5℃，退火时间为5min；
104.2，将退火后的生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，冷却速率5℃/min；
步骤105，淀积HfxLa1-xO层。
在退火和冷却处理后的生长了SiO2过渡层的SiC外延片上采用原子层淀积的方法淀积一层15nm厚的HfxLa1-xO层，淀积温度为300℃，淀积时间为1h。
步骤106，淀积Al2O3覆盖层。
采用原子层淀积的方法在HfxLa1-xO层上淀积一层4nm厚的Al2O3，淀积温度为300℃，淀积时间为15min；
步骤107，溅射金属Ni电极及退火处理。
107.1，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在SiC衬底的背面溅射金属Ni作为负电极；
107.1，将溅射金属Ni电极后的SiC MOS电容置于温度为400±5℃的N2气环境中退火5min，完成整个SiC MOS电容的制作。
本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法的实施示例2包括如下步骤：
步骤201，在N型重掺杂SiC衬底上生长N型轻掺杂的SiC外延层。
将厚度为380μm，掺杂浓度为8×1018cm-3的N型SiC衬底置于SiC外延生长炉中，在1570℃温度条件下，生长一层厚度为12μm，掺杂浓度为1×1016cm-3的N型SiC外延层。
步骤202，对所生长的N型SiC外延层进行预处理。
202.1，用去离子水对N型SiC外延层进行超声清洗；
202.2，用浓度为80％硫酸对外延层延片进行清洗，煮10min后，浸泡30min；
202.3，用去离子水清洗SiC外延层数遍；
202.4，用比例为5:1:1的H2O、H2O2及盐酸组成的混合液，将SiC外延片在温度为80℃的混合液中浸泡5min，用HF(氢氟酸)溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤203，在SiC外延层上生长氮化SiO2过渡层。
将预处理后的N型SiC外延片置于氧化炉中，在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为8nm的下层氮化SiO2过渡层；
步骤204，对所生长的SiO2过渡层进行退火和冷却处理。
204.1，将生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，退火温度为1000±5℃，退火时间为5min；
204.2，将退火后的生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，冷却速率5℃/min；
步骤205，淀积HfxLa1-xO层。
在退火和冷却处理后的生长了SiO2过渡层的SiC外延片上采用原子层淀积的方法淀积一层30nm厚的HfxLa1-xO层，淀积温度为250℃，淀积时间为140min。
步骤206，淀积Al2O3覆盖层。
采用原子层淀积的方法在HfxLa1-xO层上淀积一层8nm厚的Al2O3，淀积温度为250℃，淀积时间为40min；
步骤207，溅射金属Ni电极及退火处理。
207.1，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在SiC衬底的背面溅射金属Ni作为负电极；
207.1，将溅射金属Ni电极后的SiC MOS电容置于温度为400±5℃的N2气环境中退火5min，完成整个SiC MOS电容的制作。
本发明Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法的实施示例3包括如下步骤：
步骤301，在N型重掺杂SiC衬底上生长N型轻掺杂的SiC外延层。
将厚度为380μm，掺杂浓度为1×1019cm-3的N型SiC衬底置于SiC外延生长炉中，在1570℃温度条件下，生长一层厚度为30μm，掺杂浓度为2×1015cm-3的N型SiC外延层。
步骤302，对所生长的N型SiC外延层进行预处理。
302.1，用去离子水对N型SiC外延层进行超声清洗；
302.2，用浓度为80％硫酸对外延层延片进行清洗，煮10min后，浸泡30min；
302.3，用去离子水清洗SiC外延层数遍；
302.4，用比例为5:1:1的H2O、H2O2及盐酸组成的混合液，将SiC外延片在温度为80℃的混合液中浸泡5min，用HF(氢氟酸)溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤303，在SiC外延层上生长氮化SiO2过渡层。
将预处理后的N型SiC外延片置于氧化炉中，在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为20nm的下层氮化SiO2过渡层；
步骤304，对所生长的SiO2过渡层进行退火和冷却处理。
104.1，将生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，退火温度为1000±5℃，退火时间为5min；
104.2，将退火后的生长了SiO2过渡层的SiC外延片置于Ar气环境中退火，冷却速率5℃/min；
步骤305，淀积HfxLa1-xO层。
在退火和冷却处理后的生长了SiO2过渡层的SiC外延片上采用原子层淀积的方法淀积一层50nm厚的HfxLa1-xO层，淀积温度为320℃，淀积时间为3h。
步骤306，淀积Al2O3覆盖层。
采用原子层淀积的方法在HfxLa1-xO层上淀积一层10nm厚的Al2O3，淀积温度为320℃，淀积时间为45min；
步骤307，溅射金属Ni电极及退火处理。
307.1，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在SiC衬底的背面溅射金属Ni作为负电极；
307.1，将溅射金属Ni电极后的SiC MOS电容置于温度为400±5℃的N2气环境中退火5min，完成整个SiC MOS电容的制作。
本发明具有如下优点：
1、本发明采用的栅介质材料HfxLa1-xO，其介电常数高，复合介质缺陷密度低，热稳定性好，结晶温度高，因而增加了栅介质的临界击穿电场，提升了电容的击穿特性，提高了器件可靠性。
2、本发明采用的下层SiO2过渡层增加了栅介质与SiC衬底的势垒高度，能大大降低SiC中的电子经栅介质隧穿至栅电极的几率，从而减小栅漏电流，提升了可靠性。同时，采用氮化工艺生长的该SiO2过渡层，降低了栅介质与SiC的界面态密度和边界陷阱密度，增加了沟道迁移率，提高了器件性能。
3、本发明采用的Al2O3覆盖层降低了High k栅介质中的陷阱电子隧穿至栅电极的几率，并且，该Al2O3覆盖层也降低了栅电极中电子隧穿至SiC衬底中的几率。同时，Al2O3覆盖层能避免HfxLa1-xO因为吸湿和暴露在空气中分别形成低介电常数的碳氢化合物和碳酸盐，从而减小栅漏电流，提高了MOS电容的质量和可靠性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容，其特征在于，所述堆垛介质层的SiC MOS电容包括：SiC衬底、SiC外延层、堆垛栅介质层和正负电极；
所述SiC衬底上设有SiC外延层；
所述堆垛栅介质层包括下层SiO2过渡层、HfxLa1-xO层和Al2O3覆盖层；所述SiC外延层上设有下层SiO2过渡层，所述下层SiO2过渡层上设有所述HfxLa1-xO层，所述HfxLa1-xO层上设有Al2O3覆盖层；
所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接；
所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC外延层。
2.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，所述SiC外延层厚度为5-100μm，掺杂浓度为1×1015-5×1016cm-3。
3.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，所述下层SiO2过渡层的厚度为1-30nm。
4.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，所述HfxLa1-xO层的厚度为5nm-100nm。
5.根据权利要求1所述的堆垛栅介质层的SiC MOS电容，其特征在于，所述Al2O3覆盖层的厚度为1-30nm。
6.一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容的制造方法，其特征在于，所述方法包括：
步骤1，在SiC衬底上生长厚度为5-100μm轻掺杂的SiC外延层，掺杂浓度为1×1015-5×1016cm-3；
步骤2，将SiC衬底的上SiC外延层进行清洗处理，接着在温度为1175±5℃的条件下，10％N2O:90％N2的混合气体中生长厚度为1nm-30nm的下层氮化SiO2过渡层；
步骤3，将所生长的SiO2过渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；
步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为5nm-100nm的HfxLa1-xO层；
步骤5，利用原子层淀积的方法，在HfxLa1-xO层上淀积一层厚度为1nm-30nm的Al2O3覆盖层；
步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述SiC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。
7.根据权利要求6所述的方法，其特征在于，所述步骤3中在Ar气环境中快速退火，具体为，退火温度为1000±5℃，退火时间为5min，在Ar气环境中退火。
8.根据权利要求6所述的方法，其特征在于，所述步骤3中在Ar气环境中冷却，具体为，按照5℃/min的速率在Ar气环境中冷却。
9.根据权利要求6所述的方法，其特征在于，所述步骤4中淀积一层厚度为5nm-100nm的HfxLa1-xO层，具体为淀积温度为200℃-400℃，淀积时间为20min-6h，淀积一层厚度为5nm-100nm的HfxLa1-xO层。
10.根据权利要求6所述的方法，其特征在于，所述步骤5中淀积一层厚度为1-30nm的Al2O3覆盖层，具体为淀积温度为200℃-400℃，淀积时间为5min-2h，淀积一层厚度为1-30nm的Al2O3覆盖层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510010446.7A CN104538460A (zh) | 2015-01-07 | 2015-01-07 | Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510010446.7A CN104538460A (zh) | 2015-01-07 | 2015-01-07 | Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104538460A true CN104538460A (zh) | 2015-04-22 |
Family
ID=52853959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510010446.7A Pending CN104538460A (zh) | 2015-01-07 | 2015-01-07 | Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538460A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367408A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于硅衬底高介电常数的栅介质材料及其制备方法 |
| CN104037239A (zh) * | 2014-06-26 | 2014-09-10 | 西安电子科技大学 | SiC MOS电容及制造方法 |
-
2015
- 2015-01-07 CN CN201510010446.7A patent/CN104538460A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367408A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于硅衬底高介电常数的栅介质材料及其制备方法 |
| CN104037239A (zh) * | 2014-06-26 | 2014-09-10 | 西安电子科技大学 | SiC MOS电容及制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| SEUNG-YONG CHA ET AL.: "《Memory Characteristics of Multilayer Structures with Lanthanum-Aluminate Charge Trap by Fowler-Nordheim Tuneling》", 《NANOELECTRONIC CONFERENCE,2010 3RD INTERNATIONAL》 * |
| TSUNENOBU KIMOTO ET AL.: "《Interface Properties of Metal-Oxide-Semiconductor Structures on 4H-SiC{0001} and (1120) Formed by N2O Oxidation》", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050017272A1 (en) | Semiconductor device and production method therefor | |
| CN101789446B (zh) | 一种双异质结mos-hemt器件 | |
| CN107437498B (zh) | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 | |
| CN102244108A (zh) | 复合介质层的SiCMOS电容及其制作方法 | |
| US20150017814A1 (en) | Method of forming gate oxide layer | |
| CN104037239A (zh) | SiC MOS电容及制造方法 | |
| CN104576766A (zh) | Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN104425620A (zh) | 半导体器件及其制造方法 | |
| CN111129163A (zh) | 肖特基二极管及其制备方法 | |
| CN104659114B (zh) | Mos电容以及其制造方法 | |
| CN103606558B (zh) | 一种双极性薄膜晶体管 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN107527803B (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
| CN104037238A (zh) | SiC MOS电容及制造方法 | |
| JP2002100769A (ja) | 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法 | |
| Xu et al. | The Correlation between the Reduction of Interface State Density at the SiO2/SiC Interface and the NO Post-Oxide-Annealing Conditions | |
| CN104617161A (zh) | Al2O3/La2O3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| Xu et al. | Reliability of 4H-SiC (0001) MOS Gate Oxide by NO Post-Oxide-Annealing | |
| CN114725206B (zh) | 一种基于低介电常数介质的SiCVDMOSFET器件 | |
| CN104538460A (zh) | Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| CN104600128A (zh) | Al2O3/LaLuO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN104600127A (zh) | Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN110880451B (zh) | 一种用于SiC功率器件芯片的栅氧化层制造方法 | |
| CN107248527A (zh) | 高K/AlN/低In组分InGaAs的MOS电容制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination |