CN104538311A - 一种ltcc基板3d叠层结构 - Google Patents

一种ltcc基板3d叠层结构 Download PDF

Info

Publication number
CN104538311A
CN104538311A CN201410736764.7A CN201410736764A CN104538311A CN 104538311 A CN104538311 A CN 104538311A CN 201410736764 A CN201410736764 A CN 201410736764A CN 104538311 A CN104538311 A CN 104538311A
Authority
CN
China
Prior art keywords
substrate
ltcc
ltcc substrate
infrabasal plate
laminated construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410736764.7A
Other languages
English (en)
Other versions
CN104538311B (zh
Inventor
石伟
李建国
任英哲
肖刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
771 Research Institute of 9th Academy of CASC
Original Assignee
771 Research Institute of 9th Academy of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 771 Research Institute of 9th Academy of CASC filed Critical 771 Research Institute of 9th Academy of CASC
Priority to CN201410736764.7A priority Critical patent/CN104538311B/zh
Publication of CN104538311A publication Critical patent/CN104538311A/zh
Application granted granted Critical
Publication of CN104538311B publication Critical patent/CN104538311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供了一种LTCC基板3D叠层结构，包括：两层堆叠的LTCC基板结构以及叠层方式，LTCC叠层基板之间I/O互联方式和机械连接方式连接；其中，LTCC基板堆叠结构包括下基板和上基板，上基板扣合于下基板上，下基板与上基板之间形成空腔，下基板与上基板上均可布置元器件。基板之间采用粘接方式进行机械连接，LTCC基板结构之间采用键合方式进行电连接，使得机械连接和电连接采用独立的区域进行，有效的提高了叠层体的组装效率，降低组装难度，提高了LTCC基板叠层组件的可靠性。

Description

一种LTCC基板3D叠层结构
技术领域
本发明属于微电子技术领域，涉及LTCC基板模块结构设计，尤其涉及一种LTCC基板3D叠层结构。
背景技术
现有的LTCC(Low Temperature Co-fired Ceramic，低温共烧陶瓷)基板叠层技术，通过在单个基板进行腔体的制作，将元器件放置于单个基板的腔体内，然后使用金属盖板进行腔体的气密性封装，形成一个功能单元，即一个组件，几个不同功能的组件通过焊料球以BGA焊接的方式进行连接，该连接既作为组件之间的机械连接又作为组件之间的电连接。整个组件与外界的电气互连，通过最底部组件以BGA或PGA形式进行连接。
LTCC基板以其良好的电性能和设计灵活性，被应用于实现高密度集成电路，同时基板内部可以集成部分无源器件(电阻、电容、电感)，以实现元器件的立体布局。现有的基板叠层技术存在的问题是：1、可使用的组装面积比例很低；2、单个组件气密性实现较为困难；3、组件之间的焊接难度很大；4、整个组件的机械强度很低，无法满足使用需求。
发明内容
针对上述缺陷或不足，本发明的目的在于提供一种高可靠、高组装效率的LTCC基板3D叠层结构。
为达到以上目的，本发明的方案为：
包括：若干堆叠的LTCC基板结构，LTCC基板结构之间通过I/O互联方式和机械连接方式连接；其中，LTCC基板结构包括下基板和上基板，上基板扣合于下基板上，下基板与上基板之间形成空腔，下基板上表面与上基板上下表面均布置有元器件。
所述下基板边缘从下到上依次设置有用于上基板和下基板机械固定的第一级台阶和用于下基板与叠放的LTCC基板结构电连接的第二级台阶。
所述第二级台阶上设置有电互连的键合区或焊盘。
所述电互连的焊盘通过键合、焊接的形式进行电互连。
所述上基板的形状为矩形或圆形。
所述下基板的形状为矩形或圆形。
所述上基板的厚度为0.5mm～3.5mm，第一级台阶的高度为0.1mm～3.5mm。
所述第二级台阶的高度为0.3mm～4mm。
所述下基板布的厚度为0.5mm～3.5mm。
若干叠放的LTCC基板结构外设置有用于封装的外壳。
与现有技术比较，本发明的有益效果为：
(1)本发明提供了一种LTCC基板3D叠层结构，通过基板之间直接进行机械连接，LTCC基板结构之间采用电连接，使得机械连接和电连接分别在独立的区域进行。LTCC组件之间机械连接的面积占基板面积的比例由6.5％增加到40％，机械强度得到极大的增加；上下基板间互连的I/O口由108个增加到506，得到5倍的增加。
(2)本发明中上基板采用双面组装设计，可组装面积由原来的130％提高到250％，有效的提高了叠层体的组装效率。
(3)原有的叠层体在进行焊接装配时，需要严格的控制温度梯度，需要具有很高的BGA焊接水平；改进后的结构不存在温度梯度选择问题，采用常规混合电路装配工艺即可以完成电路的组装，组装难度得到极大的缓解。
附图说明
图1是本发明LTCC基板3D叠层结构截面示意图；
图2是本发明LTCC基板叠层结构截面示意图；
图3是本发明LTCC基板叠层结构下基板平面图。
图中，1为下基板，2为上基板，3为外壳，11为第一级台阶，12为第二级台阶。
具体实施方式
下面结合附图对本发明做详细描述。
如图1、2所示，本发明提供了一种LTCC基板3D叠层结构，包括：若干叠放的LTCC基板结构，LTCC基板结构之间通过I/O互联方式和机械连接方式连接；若干叠放的LTCC基板结构外设置有用于封装的外壳3；其中，LTCC基板结构包括下基板1和上基板2，上基板2扣合于下基板1上，下基板1与上基板2之间形成空腔，下基板1与上基板2均可布置元器件。具体的，下基板1边缘从下到上依次设置有用于上基板2和下基板1机械固定的第一级台阶11和用于下基板1与叠放的LTCC基板结构电连接的第二级台阶12，且第二级台阶12上设置有电互连的焊盘，所述电互连的焊盘通过键合、焊接的形式进行电互连，键合采用金丝或铝丝以键合的方式进行电连接。
本发明中，所述上基板2的形状为矩形或圆形，所述下基板1的形状为矩形或圆形。
其中，所述上基板2的厚度为0.5mm～3.5mm，第一级台阶11的高度为0.1mm～3.5mm，第二级台阶12的高度为0.3mm～4mm，下基板布1的厚度为0.5mm～3.5mm。
示例性的，如图3所示，LTCC基板中，上基板2的边长或直径的范围是10mm～60mm；下基板1的边长或直径的范围是10mm～70mm，键合用第一台阶11的宽度范围是0.5mm～10mm；第二台阶12的宽度为0.5mm～4mm。
本发明针对现有的基板叠层结构存在的组装效率低，机械强度差，组装过程复杂等问题，进行基板叠层结构的重新设计，主要有以下几点：
(1)改变LTCC基板叠层体的气密性封装形式；
LTCC基板叠层结构分为上基板和下基板，上下基板通过正常的组装流程进行组装，组装完成的组件固定于HTCC(High-temperature co-firedceramics，高温共烧陶瓷)外壳或金属外壳中，通过外壳的气密性封装实现组件的气密性封装，HTCC和金属外壳的气密性优于LTCC的气密性两个数量级，可以实现良好的气密性封装。
(2)焊料球的机械连接和电连接功能分离布置；
由于BGA焊接方式的特点，焊接的总面积仅能占到基板面积的5％，且焊接的方式造成组件之间电连接的I/O数少于130，无法满足组件之间电连接需求。进行分离设计后，上基板40％的面积用于和下基板进行机械连接，可以提供足够的机械强度；设计专用区域进行电连接，可以提供更多的电连接通道。
(3)采用金丝或铝丝以键合的方式进行电连接；
BGA焊接方式的焊盘pitch是1.0mm，在基板周围3mm的宽度范围内仅可以提供108个I/O端口。使用Φ＝40μm的键合丝在下基板周边1mm宽的范围内可以提供506个I/O端口，比原有的端口数提高5倍，若采用Φ＝25μm的键合丝，则可以提供760个I/O端口，比原有的端口数提高7倍。采用键合的电连接方式，完全可以满足高密度模块基板叠层的互连需求。
(4)粘接的方式取代焊接固定方式；
BGA焊接方式的pitch是1.0mm，焊盘直径是0.5mm，上基板与下基板机械连接的面积仅占上基板面积的5％，无法满足整个组件的机械强度要求。采用粘接的方式，进行粘接区整面的粘接，粘接的面积可以达到上基板面积的40％，可以提供充足的粘接强度，以保证整个组件的机械强度。
(5)上基板使用双面组装的方式提高组装效率；
使用基板叠层的目的是将XY平面的电路转移到Z方向。采用BGA焊接方式的基板叠层体(2层)，其可使用组装面积不超过基板面积的130％。使用新结构，并对上基板进行双面组装，其可使用组装面积达到基板面积的250％。在不增加叠层体体积的同时，使可组装面积增加120％。
本发明通过对基板叠层几何结构的改进，将机械连接和电连接进行分离布置。新结构的组装难度与常规混合电路的组装难度相同，叠层体的机械性能和电性能满足混合电路的使用需求。较原有的基板叠层结构有极大的提升。
(1)机械连接和电连接采用独立的区域进行。机械连接的面积占上基板面积的比例由6.5％增加到40％，机械强度得到极大的增加；上下基板间互连的I/O口由108个增加到506，得到5倍的增加。
(2)上基板采用双面组装设计，可组装面积由原来的130％提高到250％，有效的提高了叠层体的组装效率。
(3)原有的叠层体在进行焊接装配时，需要严格的控制温度梯度，需要具有很高的BGA焊接水平；改进后的结构不存在温度梯度选择问题，采用常规混合电路装配工艺即可以完成电路的组装，组装难度得到极大的缓解。
(4)基板叠层体的机械强度得到极大的增强。原有的叠层体结构可承受的离心加速度最大为1000G，新结构的叠层体可承受的离心加速度大于5000G。
(5)新结构上下基板固定时，不需要额外的对准设备和机构，就可以实现±200μm的堆叠精度，原有结构必须采用BGA焊接设备进行对准，否则会造成装配的失败。
(6)新结构采用HTCC或金属外壳进行气密性封装，其漏率小于1×10-9Pa·m3/S数量级，原有的叠层体结构的漏率最好仅能达到10-8Pa·m3/S数量级。
两种不同叠层体的相关参数如表1所示：
表1  新结构与原有结构典型参数对比
典型参数 新结构 原有结构
基板间I/O数 ≥506 ≤128
机械固定面积比例 40％ 6.5％
可组装面积/基板面积 250％ 130％
离心加速度 ≥5000G ≤1000G
焊接温度梯度 1 ≥3
气密封装漏率 ≤1×10‐9Pa·m3/S ≥1×10‐8Pa·m3/S

Claims (10)

1.一种LTCC基板3D叠层结构，其特征在于，包括：若干堆叠的LTCC基板结构，LTCC基板结构之间通过I/O互联方式和机械连接方式连接；其中，LTCC基板结构包括下基板(1)和上基板(2)，上基板(2)扣合于下基板(1)上，下基板(1)与上基板(2)之间形成空腔，下基板(1)上表面与上基板(2)上下表面均布置有元器件。
2.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述下基板(1)边缘从下到上依次设置有用于上基板(2)和下基板(1)机械固定的第一级台阶(11)和用于下基板(1)与叠放的LTCC基板结构电连接的第二级台阶(12)。
3.根据权利要求2所述的LTCC基板3D叠层结构，其特征在于，所述第二级台阶(12)上设置有电互连的键合区或焊盘。
4.根据权利要求3所述的LTCC基板3D叠层结构，其特征在于，所述电互连的焊盘通过键合、焊接形式进行电互连。
5.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述上基板(2)的形状为矩形或圆形。
6.根据权利要求1或5所述的LTCC基板3D叠层结构，其特征在于，所述下基板(1)的形状为矩形或圆形。
7.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述上基板(2)的厚度为0.5mm～3.5mm，第一级台阶(11)的高度为0.1mm～3.5mm。
8.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述第二级台阶(12)的高度为0.3mm～4mm。
9.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述下基板布(1)的厚度为0.5mm～3.5mm。
10.根据权利要求1所述的LTCC基板3D叠层结构，其特征在于，所述若干叠放的LTCC基板结构外设置有用于封装的外壳(3)。
CN201410736764.7A 2014-12-05 2014-12-05 一种ltcc基板3d叠层结构 Active CN104538311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410736764.7A CN104538311B (zh) 2014-12-05 2014-12-05 一种ltcc基板3d叠层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410736764.7A CN104538311B (zh) 2014-12-05 2014-12-05 一种ltcc基板3d叠层结构

Publications (2)

Publication Number Publication Date
CN104538311A true CN104538311A (zh) 2015-04-22
CN104538311B CN104538311B (zh) 2017-06-09

Family

ID=52853817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410736764.7A Active CN104538311B (zh) 2014-12-05 2014-12-05 一种ltcc基板3d叠层结构

Country Status (1)

Country Link
CN (1) CN104538311B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762117A (zh) * 2016-05-06 2016-07-13 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN107275317A (zh) * 2017-05-24 2017-10-20 中国电子科技集团公司第二十九研究所 一种薄膜陶瓷电路三维堆叠结构
CN110176439A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第四十三研究所 一种模块SiP结构及其制造方法
CN112506098A (zh) * 2020-11-27 2021-03-16 中电科技集团重庆声光电有限公司 基于ltcc的单片式无人机一体化导航飞控微系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
US20090197369A1 (en) * 2005-05-10 2009-08-06 Choi Don C Multilayer substrate manufacturing method
CN103346749A (zh) * 2013-06-20 2013-10-09 电子科技大学 一种ltcc集成封装表面贴晶体振荡器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
US20090197369A1 (en) * 2005-05-10 2009-08-06 Choi Don C Multilayer substrate manufacturing method
CN103346749A (zh) * 2013-06-20 2013-10-09 电子科技大学 一种ltcc集成封装表面贴晶体振荡器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762117A (zh) * 2016-05-06 2016-07-13 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN105762117B (zh) * 2016-05-06 2018-10-09 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
CN107275317A (zh) * 2017-05-24 2017-10-20 中国电子科技集团公司第二十九研究所 一种薄膜陶瓷电路三维堆叠结构
CN107275317B (zh) * 2017-05-24 2019-07-30 中国电子科技集团公司第二十九研究所 一种薄膜陶瓷电路三维堆叠结构
CN110176439A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第四十三研究所 一种模块SiP结构及其制造方法
CN112506098A (zh) * 2020-11-27 2021-03-16 中电科技集团重庆声光电有限公司 基于ltcc的单片式无人机一体化导航飞控微系统

Also Published As

Publication number Publication date
CN104538311B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
CN102064159B (zh) 一种多模块封装组件
CN104538311A (zh) 一种ltcc基板3d叠层结构
CN103000608B (zh) 一种多组件的芯片封装结构
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN109256373A (zh) I/f转换系统三维立体封装结构及封装方法
CN107658270B (zh) 电源转换器用陶瓷外壳
CN103400823A (zh) 包含铜柱的细间距叠层封装结构和封装方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN103400830A (zh) 多层芯片堆叠结构及其实现方法
CN103489655B (zh) 一种新型平面阵列多芯混联固体钽电容器及其制造方法
TWI431755B (zh) 堆疊式封裝構造及其基板製造方法
CN104465570A (zh) 一种TSV Interposer结构及其封装方法
CN103915423A (zh) 一种芯片三维堆叠封装结构及封装方法
CN115274568A (zh) 一种射频前端三维集成结构
CN109461705A (zh) 陶瓷封装外壳
CN212587519U (zh) 一种led晶元封装结构
CN111048479B (zh) 一种多芯片堆叠封装结构及其封装方法
CN114220787A (zh) 一种高集成dc-dc转换模组及其制造方法
CN210491197U (zh) 一种mems麦克风封装
TWI290812B (en) Passive component module and structure of passive component module embedded in circuit board
CN208637408U (zh) 陶瓷封装外壳
CN102738101A (zh) 半导体立体封装构造
CN101894829B (zh) 堆叠式封装结构
CN220138315U (zh) 一种高密度SiP模块
CN206758430U (zh) 封装基板及使用该封装基板的半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant