CN104518744B - 前置放大器 - Google Patents

前置放大器 Download PDF

Info

Publication number
CN104518744B
CN104518744B CN201410464814.0A CN201410464814A CN104518744B CN 104518744 B CN104518744 B CN 104518744B CN 201410464814 A CN201410464814 A CN 201410464814A CN 104518744 B CN104518744 B CN 104518744B
Authority
CN
China
Prior art keywords
mos transistor
drain electrode
source
path
amplification path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410464814.0A
Other languages
English (en)
Other versions
CN104518744A (zh
Inventor
唐成伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410464814.0A priority Critical patent/CN104518744B/zh
Publication of CN104518744A publication Critical patent/CN104518744A/zh
Application granted granted Critical
Publication of CN104518744B publication Critical patent/CN104518744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种前置放大器，输出级放大电路至少包括第一单边放大路径，第一单边放大路径包括共源连接的第一MOS晶体管和采用第一电阻为负载；偏置电路通过镜像方式为第一单边放大路径提供静态偏置并在第一单边放大路径中形成第一静态偏置电流；偏置电路包括第一镜像路径和第二镜像路径；第一镜像路径由串联在电源电压和地之间的第二电阻以及连接成二极管结构的第二MOS晶体管组成。将第一静态偏置电流和第一镜像路径的第一电流的比值设置为等于第二电阻和第一电阻的比值，使得第一单边放大路径的输出端的静态电压等于第二MOS晶体管的栅源电压。本发明能使前置放大器的输出直流电平稳定，不随电源电压和温度的变化而变化。

Description

前置放大器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种前置放大器。
背景技术
高速比较器在集成电路中被广泛应用，高速比较器一般采用前置放大器(preamp)加锁存器组成，或者采用前置放大器、中间级放大器(Mid amp)加锁存器(latch)组成。其中前置放大器作为中间级放大器或者锁存器的输入。前置放大器可以采用电阻负载结构的前置放大器并将其输出作为中间级放大器或者锁存器的输入，需要有相对稳定的直流电压。
如图1所示，是现有前置放大器的电路图；图1中的前置放大器1的输出信号Von和Vop作为后级电路2即中间级放大器或锁存器2的输入，中间级放大器或锁存器2的输出信号out作为高速比较器的输出。
前置放大器1包括了输入级放大电路3和输出级放大电路4。输入级放大电路3包括PMOS晶体管M1和M2，PMOS晶体管M1和M2组成一对差分输入对管且都连接成共源放大结构，PMOS晶体管M1和M2的栅极分别连接输入信号Vin和Vip，输入信号Vin和Vip为一对差分信号。PMOS晶体管M0的漏极连接PMOS晶体管M1和M2的源极，PMOS晶体管的源极接电源电压，PMOS晶体管M0为PMOS晶体管M1和M2的两条路径提供电流源。NMOS晶体管M3和M4分别作为PMOS晶体管M1和M2的漏极负载，NMOS晶体管M3的漏极连接PMOS晶体管M1的漏极，NMOS晶体管M4的漏极连接PMOS晶体管M2的漏极，NMOS晶体管M3和M4的源极都接地，电阻R1连接在NMOS晶体管M3的栅极和漏极之间，电阻R2连接在NMOS晶体管M4的栅极和漏极之间，电阻R1和R2的电阻值相同。
输出级放大电路4包括NMOS晶体管M5和M6，NMOS晶体管M5和M6组成一对差分对管且都连接成共源放大结构，NMOS晶体管M5和M6的源极都接地，NMOS晶体管M5的栅极连接PMOS晶体管M1的漏极，NMOS晶体管M6的栅极连接PMOS晶体管M2的漏极。电阻R3连接在NMOS晶体管M5的漏极和电源电压之间，电阻R4连接在NMOS晶体管M6的漏极和电源电压之间，电阻R3和R4的电阻值相同且分别作为NMOS晶体管M5和M6的负载。NMOS晶体管M5和M6的漏极分别输出信号Von和Vop。
PMOS晶体管M7和PMOS晶体管M0组成一对镜像路径，PMOS晶体管M7的源极接电源电压，PMOS晶体管M7的栅极和漏极连接PMOS晶体管M0的栅极。
由图可知，前置放大器1的各路径的静态偏置电流为：PMOS晶体管M7的漏极输入电流源I1；通过PMOS晶体管M7和M0的镜像，PMOS晶体管M0的源漏电流为电流I2，PMOS晶体管M1和M2两条路径的电流分别为电流I2的一半。通过NMOS晶体管M3和M5的镜像、以及NMOS晶体管M4和M6的镜像分别得到NMOS晶体管M5和M6的两条路径的电流I3和I4。
在现有技术中，前置放大器1的偏置电流的产生方式决定了电压输出信号von和vop的直流电平，同时作为后级电路的输入共模电压。现有集成电路中，比较器的电流会通过基准电流产生。基准电流是不随电源电压，温度，工艺角变化的电流。也即现有技术中PMOS晶体管M7的漏极输入电流源I1由基准电流产生的偏置电流决定。如图2是现有前置放大器所采用的偏置电路图，该偏置电路为一基准电流产生电路，NMOS晶体管MN0和MN1组成一对镜像路径，NMOS晶体管MN0的源极接地，NMOS晶体管MN1的源极通过电阻R5接地，NMOS晶体管MN0的漏极和栅极连接NMOS晶体管MN1的栅极，PMOS晶体管MP1和MP0分别作为NMOS晶体管MN0和MN1的负载其连接成镜像路径结构。利用NMOS晶体管MN0的路径电流和NMOS晶体管MN0的栅源电压相关，而NMOS晶体管MN1的路径电流和NMOS晶体管MN0和MN1的栅源电压差值相关，且NMOS晶体管MN0的栅源电压以及NMOS晶体管MN0和MN1的栅源电压差值分别和温度呈正负相关的变化的规律来是最后输出电流和温度无关。PMOS晶体管MP2和MP0连接形成镜像路径结构，NMOS晶体管MN2和PMOS晶体管MP2串联，最后通过NMOS晶体管MN3和MN2的镜像得到输出的偏置电流Ibias，该偏置电流Ibias作为PMOS晶体管M7的漏极输入电流源I1。
现有技术中采用如图2所示的偏置电路图成本较高，且基准电流是不随电源电压，温度，工艺角变化的电流；而如图1所示的输出级放大电路4中，由于电流I3和I4不能跟随电源电压和温度变化，输出信号Von和Vop势必会受电源电压和温度影响，使得后级电路2的输入共模电压较大且会受电源电压和温度。
发明内容
本发明所要解决的技术问题是提供一种前置放大器，能使前置放大器的输出直流电平稳定，不随电源电压和温度的变化而变化。
为解决上述技术问题，本发明提供的前置放大器前置放大器包括偏置电路和输出级放大电路。
所述输出级放大电路至少包括第一单边放大路径，所述第一单边放大路径包括共源连接的第一MOS晶体管，所述第一MOS晶体管的漏极连接作为所述第一单边放大路径的负载的第一电阻，所述第一MOS晶体管的漏极作为所述第一单边放大路径的输出端并作为所述输出级放大电路的第一输出端。
所述偏置电路通过镜像方式为所述第一单边放大路径提供静态偏置，所述偏置电路包括第一镜像路径和第二镜像路径。
所述第一镜像路径由串联在电源电压和地之间的第二电阻以及连接成二极管结构的第二MOS晶体管组成，所述第二MOS晶体管的漏极和栅极连接在一起组成二极管结构并连接所述第二电阻。
所述第二镜像路径包括共源连接的第三MOS晶体管，所述第三MOS晶体管的栅极连接所述第二MOS晶体管的栅极和漏极；所述第二镜像路径的第二电流为所述第一镜像路径的第一电流的镜像电流，所述第二镜像路径通过镜像方式为所述第一单边放大路径提供静态偏置并在所述第一单边放大路径中形成所述第一静态偏置电流。
将所述第一静态偏置电流和所述第一电流的比值设置为等于所述第二电阻和所述第一电阻的比值，使得所述第一单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压。
进一步的改进是，所述输出级放大电路还包括第二单边放大路径，所述第二单边放大路径和所述第一单边放大路径呈对称设置并连接形成差分结构。
所述第二单边放大路径包括共源连接的第四MOS晶体管，所述第四MOS晶体管的漏极连接作为所述第二单边放大路径的负载的第三电阻，所述第四MOS晶体管的漏极作为所述第二单边放大路径的输出端并作为所述输出级放大电路的第二输出端。
所述第二镜像路径通过镜像方式为所述第二单边放大路径提供静态偏置并在所述第二单边放大路径中形成所述第二静态偏置电流；将所述第二静态偏置电流和所述第一电流的比值设置为等于所述第二电阻和所述第三电阻的比值，使得所述第二单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压。
进一步的改进是，所述前置放大器还包括输入级放大电路，所述输入级放大电路连接在输入信号和所述输出级放大电路之间，所述偏置电路通过镜像方式为所述输入级放大电路提供静态偏置。
进一步的改进是，在所述输入级放大电路和所述输出级放大电路之间还包括一级以上的中间级放大电路，所述偏置电路通过镜像方式为所述中间级放大电路提供静态偏置。
进一步的改进是，所述第一MOS晶体管、所述第二MOS晶体管和所述第三MOS晶体管都为NMOS晶体管。
所述第一MOS晶体管的源极接地，所述第一电阻连接在所述第一MOS晶体管的漏极和电源电压之间。
所述第二MOS晶体管的源极接地，所述第二电阻连接在所述第二MOS晶体管的漏极和电源电压之间。
所述第三MOS晶体管的源极接地，所述第三MOS晶体管的漏极输出所述第二电流。
进一步的改进是，所述第一MOS晶体管、所述第二MOS晶体管、所述第三MOS晶体管和所述第四MOS晶体管都为NMOS晶体管。
所述第一MOS晶体管的源极接地，所述第一电阻连接在所述第一MOS晶体管的漏极和电源电压之间。
所述第二MOS晶体管的源极接地，所述第二电阻连接在所述第二MOS晶体管的漏极和电源电压之间。
所述第三MOS晶体管的源极接地，所述第三MOS晶体管的漏极输出所述第二电流；
所述第四MOS晶体管的源极接地，所述第三电阻连接在所述第四MOS晶体管的漏极和电源电压之间。
进一步的改进是，所述输入级放大电路至少包括一第三单边放大路径，所述第三单边放大路径包括共源连接的第五MOS晶体管，所述第五MOS晶体管的栅极输入第一输入信号，所述第五MOS晶体管的漏极连接作为所述第三单边放大路径的负载的第六MOS晶体管，所述第五MOS晶体管的源极连接作为源极电流源的第七MOS晶体管，所述第五MOS晶体管的漏极作为所述第三单边放大路径的输出端并作为所述输入级放大电路的第一输出端。
所述第七MOS晶体管和所述第二镜像路径成镜像关系并提供所述第三单边放大路径的第三静态偏置电流；所述第六MOS晶体管和所述第一MOS晶体管呈镜像关系并形成所述第一静态偏置电流。
进一步的改进是，所述输入级放大电路还包括一第四单边放大路径，所述第四单边放大路径包括共源连接的第八MOS晶体管，所述第八MOS晶体管的栅极输入第二输入信号，所述第一输入信号和所述第二输入信号组成一对差分输入信号，所述第八MOS晶体管的漏极连接作为所述第四单边放大路径的负载的第九MOS晶体管，所述第八MOS晶体管的源极连接作为源极电流源的所述第七MOS晶体管，所述第八MOS晶体管的漏极作为所述第四单边放大路径的输出端并作为所述输入级放大电路的第二输出端。
所述第四单边放大路径的第四静态偏置电流由所述第七MOS晶体管提供；所述第九MOS晶体管和所述第二MOS晶体管呈镜像关系并形成所述第二静态偏置电流。
进一步的改进是，所述第五MOS晶体管和所述第七MOS晶体管都为PMOS晶体管，所述第六MOS晶体管为NMOS晶体管。
所述第七MOS晶体管的源极连接电源电压、所述第七MOS晶体管的漏极连接所述第五MOS晶体管的源极，所述第七MOS晶体管的栅极连接第十MOS晶体管的栅极和漏极，所述第十MOS晶体管为PMOS晶体管，所述第十MOS晶体管的源极连接电源电压，所述第十MOS晶体管的漏极输入所述第二镜像路径的所述第二电流。
所述第六MOS晶体管的源极接地、所述第六MOS晶体管的漏极连接所述第五MOS晶体管的漏极，所述第六MOS晶体管的栅极和漏极通过第四电阻连接。
进一步的改进是，所述第五MOS晶体管、所述第七MOS晶体管和所述第八MOS晶体管都为PMOS晶体管，所述第六MOS晶体管和所述第九MOS晶体管都为NMOS晶体管。
所述第七MOS晶体管的源极连接电源电压、所述第七MOS晶体管的漏极连接所述第五MOS晶体管的源极以及所述第八MOS晶体管的漏极，所述第七MOS晶体管的栅极连接第十MOS晶体管的栅极和漏极，所述第十MOS晶体管为PMOS晶体管，所述第十MOS晶体管的源极连接电源电压，所述第十MOS晶体管的漏极输入所述第二镜像路径的所述第二电流。
所述第六MOS晶体管的源极接地、所述第六MOS晶体管的漏极连接所述第五MOS晶体管的漏极，所述第六MOS晶体管的栅极和漏极通过第四电阻连接。
所述第九MOS晶体管的源极接地、所述第九MOS晶体管的漏极连接所述第八MOS晶体管的漏极，所述第九MOS晶体管的栅极和漏极通过第五电阻连接。
本发明的前置放大器的输出级放大电路为MOS晶体管加电阻负载的结构，通过将偏置电路设置为源路径设置为电阻加二极管连接的MOS晶体管的串联结构，并通过将输出级放大电路的负载电阻和偏置电路的电阻的比值设置为偏置电路电流和输出级放大电路的单边放大路径的电流的比值相同，则能使得输出级放大电路的单边放大路径的输出端的静态电压等于偏置电路的源路径的MOS晶体管栅源电压，这样能使前置放大器的输出直流电平稳定，不随电源电压和温度的变化而变化。
而且由于前置放大器输出直流电平是和偏置电路的源路径的MOS晶体管栅源电压相同，当前置放大器的后级放大器也采用MOS晶体管器件时，能够实现跟踪后级MOS晶体管器件的工艺角。
另外，本发明的偏置电路简单，不需采用到基准电流源，省去了设计精准电流源的开销，成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有前置放大器的电路图；
图2是现有前置放大器所采用的偏置电路图；
图3是本发明实施例电路框图；
图4是本发明实施例前置放大器的电路图；
图5是本发明较佳实施例前置放大器所采用的偏置电路图；
图6是本发明较佳实施例和现有前置放大器的输出直流电平随电源电压的变化仿真曲线的比较图。
具体实施方式
如图3所示，是本发明实施例电路框图；本发明实施例前置放大器101包括偏置电路102和输出级放大电路103。
所述输出级放大电路103至少包括第一单边放大路径，所述第一单边放大路径包括共源连接的第一MOS晶体管，所述第一MOS晶体管的漏极连接作为所述第一单边放大路径的负载的第一电阻，所述第一MOS晶体管的漏极作为所述第一单边放大路径的输出端并作为所述输出级放大电路103的第一输出端。
所述偏置电路102通过镜像方式为所述第一单边放大路径提供静态偏置即提供偏置电流Ibias，所述偏置电路102包括第一镜像路径和第二镜像路径。
所述第一镜像路径由串联在电源电压和地之间的第二电阻以及连接成二极管结构的第二MOS晶体管组成，所述第二MOS晶体管的漏极和栅极连接在一起组成二极管结构并连接所述第二电阻。
所述第二镜像路径包括共源连接的第三MOS晶体管，所述第三MOS晶体管的栅极连接所述第二MOS晶体管的栅极和漏极；所述第二镜像路径的第二电流为所述第一镜像路径的第一电流的镜像电流，所述第二镜像路径通过镜像方式为所述第一单边放大路径提供静态偏置并在所述第一单边放大路径中形成所述第一静态偏置电流。
将所述第一静态偏置电流和所述第一电流的比值设置为等于所述第二电阻和所述第一电阻的比值，使得所述第一单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压。由于所述第一单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压，故能消除电源电压和温度对述第一单边放大路径的输出端的静态电压的影响，能使前置放大器的输出直流电平稳定，不随电源电压和温度的变化而变化。
如图4所示，是本发明实施例前置放大器的电路图；如图5所示，是本发明较佳实施例前置放大器所采用的偏置电路图。
所述输出级放大电路103包括第一单边放大路径和第二单边放大路径。
所述第一单边放大路径包括共源连接的第一MOS晶体管M101，所述第一MOS晶体管M101的漏极连接作为所述第一单边放大路径的负载的第一电阻R101，所述第一MOS晶体管M101的漏极作为所述第一单边放大路径的输出端并作为所述输出级放大电路103的第一输出端即为电压输出信号Von的输出端。
所述第二单边放大路径和所述第一单边放大路径呈对称设置并连接形成差分结构。所述第二单边放大路径包括共源连接的第四MOS晶体管M104，所述第四MOS晶体管M104的漏极连接作为所述第二单边放大路径的负载的第三电阻R103，所述第四MOS晶体管M104的漏极作为所述第二单边放大路径的输出端并作为所述输出级放大电路103的第二输出端即为电压输出信号Vop的输出端。电压输出信号Von和Vop输入到后级放大器105如中间级放大器或锁存器中，后级放大器105输出端输出信号vout。
所述偏置电路102通过镜像方式为所述第一单边放大路径和所述第二单边放大路径提供静态偏置即提供偏置电流，
所述偏置电路102包括第一镜像路径和第二镜像路径。
所述第一镜像路径由串联在电源电压和地之间的第二电阻R102以及连接成二极管结构的第二MOS晶体管M102组成，所述第二MOS晶体管M102的漏极和栅极连接在一起组成二极管结构并连接所述第二电阻R102。
所述第二镜像路径包括共源连接的第三MOS晶体管M103，所述第三MOS晶体管M103的栅极连接所述第二MOS晶体管M102的栅极和漏极；所述第二镜像路径的第二电流Ibias为所述第一镜像路径的第一电流I101的镜像电流，所述第二镜像路径通过镜像方式为所述第一单边放大路径提供静态偏置并在所述第一单边放大路径中形成所述第一静态偏置电流I102。
将所述第一静态偏置电流I102和所述第一电流I101的比值设置为等于所述第二电阻R102和所述第一电阻R101的比值，使得所述第一单边放大路径的输出端的静态电压等于所述第二MOS晶体管M102的栅源电压。
所述第二镜像路径通过镜像方式为所述第二单边放大路径提供静态偏置并在所述第二单边放大路径中形成所述第二静态偏置电流I103；将所述第二静态偏置电流I103和所述第一电流I101的比值设置为等于所述第二电阻R102和所述第三电阻R103的比值，使得所述第二单边放大路径的输出端的静态电压等于所述第二MOS晶体管M102的栅源电压。本发明实施例中，所述第二电流Ibias等于所述第一电流I101；所述第一静态偏置电流I102等于所述第二静态偏置电流I103。
所述前置放大器101还包括输入级放大电路，所述输入级放大电路连接在输入信号和所述输出级放大电路103之间，所述偏置电路102通过镜像方式为所述输入级放大电路提供静态偏置。在其它实施例中，在所述输入级放大电路和所述输出级放大电路103之间还包括一级以上的中间级放大电路，所述偏置电路102通过镜像方式为所述中间级放大电路提供静态偏置。
所述第一MOS晶体管M101、所述第二MOS晶体管M102、所述第三MOS晶体管M103和所述第四MOS晶体管M104都为NMOS晶体管。
所述第一MOS晶体管M101的源极接地，所述第一电阻R101连接在所述第一MOS晶体管M101的漏极和电源电压之间。
所述第二MOS晶体管M102的源极接地，所述第二电阻R102连接在所述第二MOS晶体管M102的漏极和电源电压之间。
所述第三MOS晶体管M103的源极接地，所述第三MOS晶体管M103的漏极输出所述第二电流Ibias；
所述第四MOS晶体管M104的源极接地，所述第三电阻R103连接在所述第四MOS晶体管M104的漏极和电源电压之间。
所述输入级放大电路至少包括一第三单边放大路径，所述第三单边放大路径包括共源连接的第五MOS晶体管M105，所述第五MOS晶体管M105的栅极输入第一输入信号vin，所述第五MOS晶体管M105的漏极连接作为所述第三单边放大路径的负载的第六MOS晶体管M106，所述第五MOS晶体管M105的源极连接作为源极电流源的第七MOS晶体管M107，所述第五MOS晶体管M105的漏极作为所述第三单边放大路径的输出端并作为所述输入级放大电路的第一输出端。
所述第七MOS晶体管M107和所述第二镜像路径成镜像关系并提供所述第三单边放大路径的第三静态偏置电流，流过所述第七MOS晶体管M107的电流为电流I105；所述第六MOS晶体管M106和所述第一MOS晶体管M101呈镜像关系并形成所述第一静态偏置电流I102。
所述输入级放大电路还包括一第四单边放大路径，所述第四单边放大路径包括共源连接的第八MOS晶体管M108，所述第八MOS晶体管M108的栅极输入第二输入信号vip，所述第一输入信号vin和所述第二输入信号vip组成一对差分输入信号，所述第八MOS晶体管M108的漏极连接作为所述第四单边放大路径的负载的第九MOS晶体管M109，所述第八MOS晶体管M108的源极连接作为源极电流源的所述第七MOS晶体管M107，所述第八MOS晶体管M108的漏极作为所述第四单边放大路径的输出端并作为所述输入级放大电路的第二输出端。
所述第四单边放大路径的第四静态偏置电流由所述第七MOS晶体管M107提供，所述第三静态偏置电流和所述第四静态偏置电流都为电流I105的一半；所述第九MOS晶体管M109和所述第二MOS晶体管M102呈镜像关系并形成所述第二静态偏置电流I103。
所述第五MOS晶体管M105、所述第七MOS晶体管M107和所述第八MOS晶体管M108都为PMOS晶体管，所述第六MOS晶体管M106和所述第九MOS晶体管M109都为NMOS晶体管。
所述第七MOS晶体管M107的源极连接电源电压、所述第七MOS晶体管M107的漏极连接所述第五MOS晶体管M105的源极以及所述第八MOS晶体管M108的漏极，所述第七MOS晶体管M107的栅极连接第十MOS晶体管M110的栅极和漏极，所述第十MOS晶体管M110为PMOS晶体管，所述第十MOS晶体管M110的源极连接电源电压，所述第十MOS晶体管M110的漏极输入所述第二镜像路径的所述第二电流Ibias。
所述第六MOS晶体管M106的源极接地、所述第六MOS晶体管M106的漏极连接所述第五MOS晶体管M105的漏极，所述第六MOS晶体管M106的栅极和漏极通过第四电阻R104连接。
所述第九MOS晶体管M109的源极接地、所述第九MOS晶体管M109的漏极连接所述第八MOS晶体管M108的漏极，所述第九MOS晶体管M109的栅极和漏极通过第五电阻R105连接。
本发明较佳实施例中是以差分结构为例进行说明的，对于单边结构，即去除图4中的各差分结构的一个路径后也同样适用于本发明，也能实现输出电压等于所述第二MOS晶体管M102的栅源电压。
另外，本发明较佳实施例中的所述第一MOS晶体管M101、所述第二MOS晶体管M102、所述第三MOS晶体管M103和所述第四MOS晶体管M104都为NMOS晶体管；在其它实施例中，所述第一MOS晶体管M101、所述第二MOS晶体管M102、所述第三MOS晶体管M103和所述第四MOS晶体管M104也能都取为PMOS晶体管，这时需要将源漏极和栅极的连接关系作适应性的改变以及对输入级放大电路等做适应性的改变。
本发明较佳实施例的能够消除电源电压和温度对输出直流电平的影响的原理如下：
首先，正如前面所述，本发明较佳实施例中做了如下设置：I101＝Ibias，IM106＝IM109＝I105/2，IM106＝I102，IM109＝I103，R101＝R103，其中：I101、Ibias、I102、I103和I105分别对应于图4和图5中所标示的电流的大小，IM106和IM109对应于流过第六MOS晶体管M106和第九MOS晶体管M109的源漏电流大小；R101和R103分别对应于图4和图5中所标示的电阻的大小。
令：I105＝K1×I101；
R101＝K2×R102；
从图5中的电路能得到I101＝(Vdd-Vgsn)/R102；
其中R102对应于图5中所标示的电阻的大小；Vdd对应于电源电压的大小，Vgsn对应于第二MOS晶体管M102的栅源电压大小。
则Von＝Vop＝Vdd-(0.5×I105×R101)
＝Vdd×(1-0.5×K1×K2)+0.5×Vgsn×K1×K2；
设置电流I105和I101的比例和电阻R101和R102的比例，满足
1-0.5×K1×K2＝0的情况下，Von＝Vop＝Vgsn，电源的因素被完全消除；I105＝2×I102，1-0.5×K1×K2＝0即上面所述将所述第一静态偏置电流I102和所述第一电流I101的比值即0.5×K1设置为等于所述第二电阻R102和所述第一电阻R101的比值1/K2。如本发明较佳实施例中可以取：K1＝20，K2＝0.1，则Von＝Vop＝Vgsn。
如图6所示，是本发明较佳实施例和现有前置放大器的输出直流电平随电源电压的变化仿真曲线的比较图，曲线201是采用现有恒定4微安电流的偏置方式得到的前置放大器的输出直流电平随电源电压2.5V～3.6V变化的仿真波形；曲线202是采用本发明较佳实施例偏置电路方式得到的前置放大器的输出直流电平随电源电压2.5V～3.6V变化的仿真波形；可以看出，曲线202比较平坦，本发明较佳实施例的输出直流电平基本不随电源电压2.5V～3.6V产生变化。
表一
如表一所示，本发明较佳实施例和现有前置放大器的输出直流电平随随电阻工艺角(corner)变化的仿真数据，可以看出本发明实施例的输出直流电平随随电阻工艺角(corner)变化小，能够实现跟踪后级MOS晶体管器件的工艺角。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种前置放大器，其特征在于：前置放大器包括偏置电路和输出级放大电路；
所述输出级放大电路至少包括第一单边放大路径，所述第一单边放大路径包括共源连接的第一MOS晶体管，所述第一MOS晶体管的漏极连接作为所述第一单边放大路径的负载的第一电阻，所述第一MOS晶体管的漏极作为所述第一单边放大路径的输出端并作为所述输出级放大电路的第一输出端；
所述偏置电路通过镜像方式为所述第一单边放大路径提供静态偏置，所述偏置电路包括第一镜像路径和第二镜像路径；
所述第一镜像路径由串联在电源电压和地之间的第二电阻以及连接成二极管结构的第二MOS晶体管组成，所述第二MOS晶体管的漏极和栅极连接在一起组成二极管结构并连接所述第二电阻；
所述第二镜像路径包括共源连接的第三MOS晶体管，所述第三MOS晶体管的栅极连接所述第二MOS晶体管的栅极和漏极；所述第二镜像路径的第二电流为所述第一镜像路径的第一电流的镜像电流，所述第二镜像路径通过镜像方式为所述第一单边放大路径提供静态偏置并在所述第一单边放大路径中形成第一静态偏置电流；
将所述第一静态偏置电流和所述第一电流的比值设置为等于所述第二电阻和所述第一电阻的比值，使得所述第一单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压；
所述输出级放大电路还包括第二单边放大路径，所述第二单边放大路径和所述第一单边放大路径呈对称设置并连接形成差分结构；
所述第二单边放大路径包括共源连接的第四MOS晶体管，所述第四MOS晶体管的漏极连接作为所述第二单边放大路径的负载的第三电阻，所述第四MOS晶体管的漏极作为所述第二单边放大路径的输出端并作为所述输出级放大电路的第二输出端；
所述第二镜像路径通过镜像方式为所述第二单边放大路径提供静态偏置并在所述第二单边放大路径中形成第二静态偏置电流；将所述第二静态偏置电流和所述第一电流的比值设置为等于所述第二电阻和所述第三电阻的比值，使得所述第二单边放大路径的输出端的静态电压等于所述第二MOS晶体管的栅源电压。
2.如权利要求1所述的前置放大器，其特征在于：所述前置放大器还包括输入级放大电路，所述输入级放大电路连接在输入信号和所述输出级放大电路之间，所述偏置电路通过镜像方式为所述输入级放大电路提供静态偏置。
3.如权利要求2所述的前置放大器，其特征在于：在所述输入级放大电路和所述输出级放大电路之间还包括一级以上的中间级放大电路，所述偏置电路通过镜像方式为所述中间级放大电路提供静态偏置。
4.如权利要求1所述的前置放大器，其特征在于：
所述第一MOS晶体管、所述第二MOS晶体管、所述第三MOS晶体管和所述第四MOS晶体管都为NMOS晶体管；
所述第一MOS晶体管的源极接地，所述第一电阻连接在所述第一MOS晶体管的漏极和电源电压之间；
所述第二MOS晶体管的源极接地，所述第二电阻连接在所述第二MOS晶体管的漏极和电源电压之间；
所述第三MOS晶体管的源极接地，所述第三MOS晶体管的漏极输出所述第二电流；
所述第四MOS晶体管的源极接地，所述第三电阻连接在所述第四MOS晶体管的漏极和电源电压之间。
5.如权利要求2所述的前置放大器，其特征在于：所述输入级放大电路至少包括一第三单边放大路径，所述第三单边放大路径包括共源连接的第五MOS晶体管，所述第五MOS晶体管的栅极输入第一输入信号，所述第五MOS晶体管的漏极连接作为所述第三单边放大路径的负载的第六MOS晶体管，所述第五MOS晶体管的源极连接作为源极电流源的第七MOS晶体管，所述第五MOS晶体管的漏极作为所述第三单边放大路径的输出端并作为所述输入级放大电路的第一输出端；
所述第七MOS晶体管和所述第二镜像路径成镜像关系并提供所述第三单边放大路径的第三静态偏置电流；所述第六MOS晶体管和所述第一MOS晶体管呈镜像关系并形成所述第一静态偏置电流。
6.如权利要求5所述的前置放大器，其特征在于：所述输入级放大电路还包括一第四单边放大路径，所述第四单边放大路径包括共源连接的第八MOS晶体管，所述第八MOS晶体管的栅极输入第二输入信号，所述第一输入信号和所述第二输入信号组成一对差分输入信号，所述第八MOS晶体管的漏极连接作为所述第四单边放大路径的负载的第九MOS晶体管，所述第八MOS晶体管的源极连接作为源极电流源的所述第七MOS晶体管，所述第八MOS晶体管的漏极作为所述第四单边放大路径的输出端并作为所述输入级放大电路的第二输出端；
所述第四单边放大路径的第四静态偏置电流由所述第七MOS晶体管提供；所述第九MOS晶体管和所述第二MOS晶体管呈镜像关系并形成所述第二静态偏置电流。
7.如权利要求5所述的前置放大器，其特征在于：所述第五MOS晶体管和所述第七MOS晶体管都为PMOS晶体管，所述第六MOS晶体管为NMOS晶体管；
所述第七MOS晶体管的源极连接电源电压、所述第七MOS晶体管的漏极连接所述第五MOS晶体管的源极，所述第七MOS晶体管的栅极连接第十MOS晶体管的栅极和漏极，所述第十MOS晶体管为PMOS晶体管，所述第十MOS晶体管的源极连接电源电压，所述第十MOS晶体管的漏极输入所述第二镜像路径的所述第二电流；
所述第六MOS晶体管的源极接地、所述第六MOS晶体管的漏极连接所述第五MOS晶体管的漏极，所述第六MOS晶体管的栅极和漏极通过第四电阻连接。
8.如权利要求6所述的前置放大器，其特征在于：所述第五MOS晶体管、所述第七MOS晶体管和所述第八MOS晶体管都为PMOS晶体管，所述第六MOS晶体管和所述第九MOS晶体管都为NMOS晶体管；
所述第七MOS晶体管的源极连接电源电压、所述第七MOS晶体管的漏极连接所述第五MOS晶体管的源极以及所述第八MOS晶体管的漏极，所述第七MOS晶体管的栅极连接第十MOS晶体管的栅极和漏极，所述第十MOS晶体管为PMOS晶体管，所述第十MOS晶体管的源极连接电源电压，所述第十MOS晶体管的漏极输入所述第二镜像路径的所述第二电流；
所述第六MOS晶体管的源极接地、所述第六MOS晶体管的漏极连接所述第五MOS晶体管的漏极，所述第六MOS晶体管的栅极和漏极通过第四电阻连接；
所述第九MOS晶体管的源极接地、所述第九MOS晶体管的漏极连接所述第八MOS晶体管的漏极，所述第九MOS晶体管的栅极和漏极通过第五电阻连接。
CN201410464814.0A 2014-09-12 2014-09-12 前置放大器 Active CN104518744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410464814.0A CN104518744B (zh) 2014-09-12 2014-09-12 前置放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410464814.0A CN104518744B (zh) 2014-09-12 2014-09-12 前置放大器

Publications (2)

Publication Number Publication Date
CN104518744A CN104518744A (zh) 2015-04-15
CN104518744B true CN104518744B (zh) 2017-08-08

Family

ID=52793579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410464814.0A Active CN104518744B (zh) 2014-09-12 2014-09-12 前置放大器

Country Status (1)

Country Link
CN (1) CN104518744B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112468102B (zh) * 2019-09-06 2022-02-22 深圳市赛元微电子有限公司 一种ab类放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066944A (en) * 1999-02-18 2000-05-23 National Semiconductor Corporation High speed current mirror circuit and method
CN101083453A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 自启动低压操作电流镜电路
CN101662264A (zh) * 2009-07-23 2010-03-03 复旦大学 一种低功耗大摆幅开关型运算放大器
CN101807891A (zh) * 2010-01-20 2010-08-18 南通大学 一种基于弛豫铁电材料磁电传感器的前端放大器电路
KR20110030032A (ko) * 2009-09-17 2011-03-23 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066944A (en) * 1999-02-18 2000-05-23 National Semiconductor Corporation High speed current mirror circuit and method
CN101083453A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 自启动低压操作电流镜电路
CN101662264A (zh) * 2009-07-23 2010-03-03 复旦大学 一种低功耗大摆幅开关型运算放大器
KR20110030032A (ko) * 2009-09-17 2011-03-23 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
CN101807891A (zh) * 2010-01-20 2010-08-18 南通大学 一种基于弛豫铁电材料磁电传感器的前端放大器电路
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器

Also Published As

Publication number Publication date
CN104518744A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN103023437B (zh) 一种校正失调电压的动态比较器
CN104218904B (zh) 轨至轨输入ab类输出的全差分运算放大器
KR101333421B1 (ko) 저전압 저전력 ａ/ｂ급 출력단
CN105099379B (zh) 放大器输入级和放大器
Pourashraf et al. Super class AB OTA without open‐loop gain degradation based on dynamic cascode biasing
CN105159382B (zh) 线性稳压器
CN103095231B (zh) 一种共模反馈电路
CN105991099B (zh) 运算放大器及使用该运算放大器进行放大的方法
CN106656081A (zh) 一种消除运算放大器失调电压的电路
CN103873032A (zh) 轨对轨输入迟滞比较器
CN104426525A (zh) 信号产生装置
CN101465623B (zh) 具有对称电路拓扑的差分放大器
CN105099393A (zh) 线性均衡器及其方法
CN106464211B (zh) 转换速率控制提升电路和方法
CN104518744B (zh) 前置放大器
CN103457554B (zh) 轨到轨运算放大器
TW201431280A (zh) 三級電晶體串疊之功率放大器
CN105162423B (zh) 放大器及其放大方法
CN107968635A (zh) 电流回收型放大器及模拟电路
CN105099380A (zh) 全差分放大器
CN109756192B (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
CN101588164B (zh) 一种恒定跨导偏置电路
CN206460352U (zh) 一种带隙基准电路
Raut et al. A 180 nm low power CMOS operational amplifier
CN205945659U (zh) 带有增益自举功能的跨阻放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant