CN104483906A - 一种离散采样的s曲线加减速控制方法及装置 - Google Patents

Abstract

本发明属于数控加工技术领域，具体是一种离散采样的S曲线加减速控制方法及装置。根据单个采样周期内位移增量是对速度增量积分，也是对加速度增量二重积分的关系，本发明通过纯硬件实现了高频采样的S曲线加减速控制方法。基于现场可编程门阵列运动控制器硬件平台，利用硬件描述语言设计了包括采样周期、速度控制、计数比较和脉冲发生等功能的运动控制模块；分析了S曲线各变速点的判断方法；通过对电机位置、速度及加速度的实时反馈比较，改变加加速的状态，进而改变加速度累加器和速度累加器的值，实现了对驱动脉冲频率的S曲线控制。本发明采样频率高，可重构复用；驱动脉冲频率变化连续、平滑，提高了电机运行效率和数控系统的可靠性。

Description

一种离散采样的S曲线加减速控制方法及装置

技术领域

本发明涉及数控机床的数字控制加工技术领域，具体是一种离散采样的S曲线加减速控制方法及其装置。

背景技术

在计算机数字控制系统(CNC，Computer Numerical Control)中，为避免各轴产生冲击、失步、超程和振荡，以保证运动部件的平稳和准确定位，必须进行加减速控制，以使进给速度平滑过渡。常用的加减速控制有直线加减速、指数加减速、S曲线加减速等方法。直线加减速和指数加减速，虽然计算量小，编程简单，但是在加减速阶段存在加速度突变的现象，导致机床产生剧烈振动，不适合用于数控机床的高速加工。S曲线加减速方法可实现加减速过程中加速度的连续变化，能够有效减小冲击和振荡。而S曲线加减速控制要实现多阶段和自动加减速控制，参数调整不易，算法实现较为复杂，因而S曲线加减速控制多用软件来实现。

目前数控系统大都基于数据采样控制系统，其数据采样周期均为一固定时间周期常数，从2-8ms不等。在数据采样控制系统中，所有不同处理步骤的时间理论上必须为该周期的整数倍，但实际上会有误差，因此会带来相应的量化误差问题，即圆整误差。采样周期越大，误差也越大。该误差会对速度进给的平滑性、加工表面的光洁度带来相应的影响。

发明内容

本发明针对现有技术的不足，提供一种在定长脉冲驱动模式下基于现场可编程门阵列硬件平台的高频离散采样S曲线加减速控制方法及装置，是一种高速可靠、圆整误差小、进给速度平滑，适用于一般CNC系统的加减速控制方法及装置。

本发明的技术方案如下：

一种离散采样的S曲线加减速控制方法及装置，其特征在于：通过人机交互界面将运动参数写入该基于现场可编程门阵列的加减速控制装置，该装置完成加减速运算配置脉冲频率后，产生相应脉冲用以驱动电机，当输出脉冲数等于预设脉冲数时，控制器停止输出，电机完成走位。同时装置还接收编码器的反馈信号，以反映当前电机的速度和实际的位移。(如图1所示)

本发明利用可调分频器来产生预设频率的脉冲。在已知的高频系统时钟下，根据给定的离散算法来修改脉冲的频率值，就能产生一连串预期频率的脉冲，这些脉冲即可通过差分芯片直接控制伺服电机驱动器。

本发明基于离散采样，可设系统设置的采样周期、最高驱动速度和初始速度分别为T_s、V_s和V₀。限定加加速段、减加速段、加减速段和减减速段所用的时间相等，设为t_c(如图2)，则有t_c＝N_c·T_s(N_c表示t_c时间内的采样周期数)，匀速段所用时间为t_u，匀加速段和匀减速段所用的时间相等且设为t_d，则有t_d＝N_d·T_s(N_d表示t_d时间内的采样周期数)。最大加速度和加速度导数分别为A_max和j_a，则由线性变化的加速度规律可得t_c＝A_max/j_a。

本发明根据运动控制模块所需实现的功能，采用硬件描述语言将现场可编程门阵列片内逻辑设计分为四个子功能模块：采样周期模块、速度控制模块、计数比较模块、脉冲发生模块(如图3所示)。

本发明的采样周期模块主要是通过对系统时钟分频计数得到采样周期和触发脉冲的，由一个分频器和一个计数器组成。其具体步骤为：

Step1设置一个可更改的分频系数D_T，用于对系统时钟F_clk的分频。采样频率f_T和采样周期T_s的表达式为：f_T＝F_clk/D_T，T_s＝D_T/F_clk，采样频率越高，速度越平滑。

Step2计数器对分频后的采样频率脉冲计数，产生两个频率相同(均为f_T)但不同步的触发脉冲T_A，T_B，分别用于触发j_a乘法器和A_t乘法器的运作，以实现对速度控制模块中的两个累加器进行同频异步控制。

本发明的速度控制主要体现在一个采样时间内的电机位移增量，是对速度增量的积分，也是对加速度增量的二重积分。因此在速度控制模块中，设计了j_a选择器、A_t累加器、f_t累加器以及2个乘法器。其具体步骤为：

Step1系统设置一个可调加速度导数j_a，则j_a选择器将对外部控制信号EN1，EN2进行译码进而选择使用j_a，0及-j_a三个参数进入j_a乘法器与采样周期值T_s相乘。

Step2j_a乘法器输出加速度增量J进入A_t累加器。

Step3A_t累加器输出当前加速度值A(t)进入A_t乘法器。

Step4A_t乘法器将当前加速度值A(t)、采样周期T_s和脉冲当量σ的倒数进行相乘，输出脉冲频率增量Δf进入f_t累加器。

Step5f_t累加器输出预期脉冲的频率值f(t)。

本发明本质上是改变预期脉冲的频率值来控制速度。而S曲线加减速相应的时间节点控制是由计数比较模块完成。根据已知预期脉冲的频率值f(t)，采用可调分频器对高频系统时钟进行分频的方法获得该脉冲。

本发明的脉冲发生模块设计有锁相环PLL、除法器、寄存器和分频器。其具体步骤为：

Step1系统时钟F_clk进入PLL倍频，设倍频系数为k。则倍频后的高频时钟F_clkpll＝k·F_clk。

Step2在寄存器中设置32位的整型数G(其值为高频时钟F_clkpll的频率值)，作为除法器的被除数。

Step3将当前预期脉冲频率值f(t)作为除法器的除数，由此可得：Q为除法器运算后的商向下取整的结果，其值也是一个32位的整型。

Step4将Q作为可调分频器的分频系数。可得驱动脉冲的频率为：该驱动脉冲的频率f_a(t)与当前预期脉冲频率值f(t)极为接近。

Step5驱动脉冲经过鉴相、滤波即可发送给伺服驱动器驱动电机。

本发明的计数比较模块主要用于控制S曲线的各个变加速度点的判断(如图2、4)，采用多个计数器及比较器实现对信号EN1，EN2的编码输出，进而对j_a选择器进行参数输出控制。

在定长脉冲驱动输出模式下，如果设置的定长脉冲数P不足以使S曲线加速到所设定的最高驱动速度V_s，将形成一个三角形的加速度曲线(如图4)。S曲线分为5段，需实现4个变速点位置判断功能，分别为：减加速起点α，加减速起点β和减减速起点γ。具体判断步骤为：

Step1经推导可知加加速段所需脉冲P(t_c)与总的输出脉冲P之间的关系为：P(t_c)/P≈1/12。使用P_t计数器对驱动脉冲计数，通过比较器当P(t)＝P/12且加速度A(t)＜A_max时，为减加速起点α，j_a选择器改变加速度导数j_a的符号，开始降低加速度的值。

Step2通过Pt比较器当P(t)＝P/2时，为加减速起点β，改变j_a的符号进入加减速。

Step3直至当P(t)＝11P/12时，为减减速起点γ，再次改变j_a的符号至速度为零。整段速度曲线为完全S曲线。

如果设置的定长脉冲数P能使速度到达最高驱动速度V_s，则S曲线分为7段，需实现6个变速点位置判断功能，(如图2)，分别为：匀加速起点a，减加速起点b，匀速起点c，加减速起点d，匀减速起点e和减减速起点f。具体判断步骤为：

Step1通过A_t比较器判断当加速度A(t)＝A_max时，为匀加速起点a，此时P_t计数器的值记为P_a，速度进入匀加速段。

Step2经推导可知加加速段和匀加速段所需采样周期数(N_c+N_d)＝(V_s-V₀)/A_maxT_s，使用N_t计数器对触发脉冲T_A或T_B计数，计得值通过N_t比较器，当N＝N_c+N_d时，为减加速起点b，此时P_t计数器的值记为P_b，速度进入减加速段。

Step3通过f_t比较器判断当速度V(t)＝V_s即f(t)＝f_s时，为匀速起点c，此时P_t计数器的值记为P_c，速度进入匀速段。

Step4由P_t比较器判断当P(t)＝P-P_c时，为加减速起点d，速度进入加减速段。

Step5由P_t比较器判断当P(t)＝P-P_b时，为匀减速起点e，速度进入匀减速段。

Step6由P_t比较器判断当P(t)＝P-P_a时，为减减速起点f，速度进入减减速段。

本发明实施例选用4台Panasonic公司Minas A4系列MCDDT3520伺服驱动器和4台适配MHMD082P1U伺服电机，其额定功率为750W，额定转速为3000rpm；人机界面选用Kinco公司MD304L文本显示器。

本发明实施例采用的现场可编程门阵列(FPGA)是ALTERA公司Cyclone IV系列EP4CE30F23C6芯片，该芯片共有28848个LE(逻辑单元)，328个可用引脚和4个锁相环IP核，资源丰富，足以满足实验要求。

本发明实施例在Quartus II 12.1设计环境下采用VHDL硬件描述语言编写程序及原理模块。

本发明实现了对电机完全S曲线和部分S曲线的加减速控制，验证了设计的正确性。本发明的主要优势在于高速采样频率S曲线加减速的模块化设计和纯硬件实现，减少了外部元器件，提高了电机运行效率和系统的可靠性，方便系统维护及功能重构复用。

附图说明

图1为运动控制硬件平台流程示意图。

图2为部分S曲线加减速的加速度、进给速度的变化规律示意图。

图3为基于现场可编程门阵列的S曲线加减速控制原理示意图。

图4为完全S曲线加减速的加速度、进给速度的变化规律示意图。

图5为定长脉冲数P为25时的驱动脉冲及反馈波形示意图。

图6为定长脉冲数P为25时的反馈与拟合的频率曲线对比示意图。

图7为定长脉冲数P为25时的反馈脉冲的位置曲线示意图。

图8为定长脉冲数P为100时的反馈脉冲频率曲线示意图。

图9为定长脉冲数P为100时的反馈脉冲的位置曲线示意图。

具体实施方式

下面结合附图与具体实施方式对本技术及装置进一步说明如下：

一种高频采样的S曲线加减速控制装置，其具体实施过程：图1所示，通过人机交互界面将运动参数写入该基于现场可编程门阵列的加减速控制装置，该装置完成加减速运算配置脉冲频率后，产生相应脉冲用以驱动电机，当输出脉冲数等于预设脉冲数时，控制器停止输出，电机完成走位。同时装置还接收编码器的反馈信号，以反映当前电机的速度和实际的位移。

本发明利用可调分频器来产生预设频率的脉冲。在已知的高频系统时钟下，根据给定的离散算法来修改脉冲的频率值，就能产生一连串预期频率的脉冲，这些脉冲即可通过差分芯片直接控制伺服电机驱动器。

本发明基于离散采样，可设系统设置的采样周期、最高驱动速度和初始速度分别为T_s、V_s和V₀。限定加加速段、减加速段、加减速段和减减速段所用的时间相等，设为t_c(如图2所示)，则有t_c＝N_c·T_s(N_c表示t_c时间内的采样周期数)，匀速段所用时间为t_u，匀加速段和匀减速段所用的时间相等且设为t_d，则有t_d＝N_d·T_s(N_d表示t_d时间内的采样周期数)。最大加速度和加速度导数分别为A_max和j_a，则由线性变化的加速度规律可得t_c＝A_max/j_a。

本发明利用加速度和速度对加速度导数的积分关系，可依次推导出S曲线加减速的加速度A(t)、速度V(t)的数学表达式如下：

$A\left(t\right)=\left\{\begin{array}{ccc}{j}_{a}i{T}_s& i=[t/T_s]& 0<t\&le;t_c\\ A_{\max }& & t_c<t\&le;t_c+t_d\\ A_{\max }-j_{a}i{T}_s& i=\left[\frac{t-t_c-t_d}{t_s}\right]& t_c+t_d<t\&le;2t_c+t_d\\ 0& & 2t_c+t_d<t\&le;2t_c+t_d+t_u\\ -j_{a}i{T}_s& i=\left[\frac{t-2t_c-t_d-t_u}{T_s}\right]& 2t_c+t_d+t_u<t\&le;3t_c+t_d+t_u\\ -A_{\max }& & 3t_c+t_d+t_u<t\&le;3t_c+2t_d+t_u\\ -A_{\max }+j_{a}i{T}_s& i=\left[\frac{t-3t_c-2t_d-t_u}{T_s}\right]& 3t_c+2t_d+t_u<t\&le;4t_c+2t_d+t_u\end{array}\right.---\left(1\right)$

$V\left(t\right)=\left\{\begin{array}{ccc}{V}_0+j_a{T}_s^2{\mathrm{\&Sigma;}}_{i=0}^{N}i& N=[t/T_s]& 0<t\&le;t_c\\ V_0+j_a{T}_s^2{\mathrm{\&Sigma;}}_{i=0}^{N_c}i+A_{\max }{T}_s{N}_d& N=\left[\frac{t-t_c}{T_s}\right]& t_c<t\&le;t_c+t_d\\ V_0+j_a{T}_s^2({\mathrm{\&Sigma;}}_{i=0}^{N_c}i-{\mathrm{\&Sigma;}}_{i=0}^{N}i)+A_{\max }{T}_s(N_d+N)& N=\left[\frac{t-t_c-t_d}{T_s}\right]& \\ & t_c+t_d<t\&le;{2t}_c+t_d& \\ V_s& 2t_c+t_d<t\&le;{2t}_c+t_d+t_u& \\ V_s-j_a{T}_s^2{\mathrm{\&Sigma;}}_{i=0}^{N}i& N=\left[\frac{t-{2t}_c-t_d-t_u}{T_s}\right]& \\ & 2t_c+t_d+t_u<t\&le;{3t}_c+t_d+t_u& \\ V_s-j_a{T}_s^2{\mathrm{\&Sigma;}}_{i=0}^{N_c}i-A_{\max }{T}_s{N}_d& N=\left[\frac{t-{3t}_c-t_d-t_u}{T_s}\right]& \\ & {3t}_c+t_d+t_u<t\&le;{3t}_c+{2t}_d+t_u& \\ V_s-j_a{T}_s^2({\mathrm{\&Sigma;}}_{i=0}^{N_c}i-{\mathrm{\&Sigma;}}_{i=0}^{N}i)-A_{\max }{T}_s(N_d+N)& N=\left[\frac{t-{3t}_c-{2t}_d-t_u}{T_s}\right]& \\ & {3t}_c+{2t}_d+t_u<t\&le;{4t}_c+{2t}_d+t_u& \end{array}---\left(2\right)\right.$

本发明根据运动控制模块所需实现的功能，采用硬件描述语言将现场可编程门阵列片内逻辑设计分为四个子功能模块：采样周期模块、速度控制模块、计数比较模块、脉冲发生模块(如图3所示)。

本发明的采样周期模块主要是通过对系统时钟分频计数得到采样周期和触发脉冲的，由一个分频器和一个计数器组成。其具体步骤为：

Step1设置一个可更改的分频系数D_T，用于对系统时钟F_clk的分频。采样频率f_T和采样周期T_s的表达式为：

f_T＝F_clk/D_T   (3)

T_s＝D_T/F_clk   (4)

更改分频系数D_T，可得到预期的高速采样频率f_T，一个采样周期内，整个装置完成一次速度配比运算，采样频率越高，速度越平滑。

Step2计数器对分频后的采样频率脉冲计数，产生两个频率相同(均为f_T)但不同步的触发脉冲T_A，T_B，分别用于触发j_a乘法器和A_t乘法器的运作，以实现对速度控制模块中的两个累加器进行同频异步控制。

本发明的速度控制主要体现在一个采样时间内的电机位移增量，是对速度增量的积分，也是对加速度增量的二重积分。因此在速度控制模块中，设计了j_a选择器、A_t累加器、f_t累加器以及2个乘法器。其具体步骤为：

Step1系统设置一个可调加速度导数j_a，则j_a选择器将对外部控制信号EN1，EN2进行译码进而选择使用j_a，0及-j_a三个参数进入j_a乘法器与采样周期值T_s相乘。

Step2j_a乘法器输出加速度增量J进入A_t累加器。以加加速段为例，则有：

J＝J_a·T_s   (5)

对于伺服电机，一个脉冲驱动电机走的转角是一定的，每个脉冲代表一定的位移量，即脉冲当量，用σ表示。由此可得电机当前速度的计算公式：

V(t)＝σ·f(t)   (6)

其中f(t)为当前预期脉冲频率值。由式(1)、(2)、(5)可得：

$A\left(t\right)=\left\{\begin{array}{c}A(t-T_s)+J\\ N\&CenterDot;J\end{array}\right.,N=[t/T_s]---\left(7\right)$

$V\left(t\right)=\left\{\begin{array}{c}V(t-T_s)+A\left(t\right)\&CenterDot;T_s\\ V_0+T_s\&CenterDot;J{\mathrm{\&Sigma;}}_{i=0}^{N}i\end{array}\right.,N=[t/T_s]---\left(8\right)$

由式(6)、(7)、(8)可得：

$f\left(t\right)=\left\{\begin{array}{c}f(t-T_s)+A\left(t\right)\&CenterDot;T_s/\mathrm{\&sigma;}\\ f_0+T_s\&CenterDot;J{\mathrm{\&Sigma;}}_{i=0}^{N}i/\mathrm{\&sigma;}\end{array}\right.,N=[t/T_s]---\left(9\right)$

Δf＝A(t)·T_s/σ   (10)

Step3由式(7)可知：A_t累加器输出当前加速度值A(t)进入A_t乘法器。

Step4由式(10)可知：A_t乘法器将当前加速度值A(t)、采样周期T_s和脉冲当量σ的倒数进行相乘，输出脉冲频率增量Δf进入f_t累加器。

Step5f_t累加器输出预期脉冲的频率值f(t)。

本发明本质上是改变预期脉冲的频率值来控制速度。而S曲线加减速相应的时间节点控制是由计数比较模块完成。根据已知预期脉冲的频率值f(t)，采用可调分频器对高频系统时钟进行分频的方法获得该脉冲。

本发明的脉冲发生模块设计有锁相环PLL、除法器、寄存器和分频器。其具体步骤为：

Step1系统时钟F_clk进入PLL倍频，设倍频系数为k(1≤k≤8)。则倍频后的高频时钟F_clkpll＝k·F_clk。

Step2在寄存器中设置32位的整型数G(其值为高频时钟F_clkpll的频率值)，作为除法器的被除数。

Step3将当前预期脉冲频率值f(t)作为除法器的除数，由此可得：

$Q=\left[\frac{G}{f\left(t\right)}\right]---\left(11\right)$

其中Q为除法器运算后的商向下取整的结果，其值也是一个32位的整型。

Step4将Q作为可调分频器的分频系数。由式(11)可得驱动脉冲的频率为：

$f_a\left(t\right)=\frac{F_{\mathrm{clkpll}}}{Q}=\frac{k\&CenterDot;F_{\mathrm{clk}}}{[G/f\left(t\right)]}---\left(12\right)$

该驱动脉冲的频率f_a(t)与当前预期脉冲频率值f(t)极为接近。

Step5驱动脉冲经过鉴相、滤波即可发送给伺服驱动器驱动电机。

本发明的计数比较模块主要用于控制S曲线的各个变加速度点的判断(如图2、4)，采用多个计数器及比较器实现对信号EN1，EN2的编码输出，进而对j_a选择器进行参数输出控制。

在定长脉冲驱动输出模式下，如果设置的定长脉冲数P不足以使S曲线加速到所设定的最高驱动速度V_s，则S曲线的加速度A将在加加速段结束前开始减小。而这样将形成一个三角形的加速度曲线(如图4)。S曲线分为5段，需实现4个变速点位置判断功能，分别为：减加速起点α，加减速起点β和减减速起点γ。具体判断步骤为：

Step1设初始速度V₀＝0，由公式(2)可知在加加速段和减加速度段的速度可表示为：

$V\left(t\right)=\left\{\begin{array}{ccc}{j}_a{T}_s^2{\mathrm{\&Sigma;}}_{i=0}^{N}i& N=[t/T_s]& 0<t\&le;t_c\\ j_a{T}_s^2({\mathrm{\&Sigma;}}_{i=0}^{N_c}i-{\mathrm{\&Sigma;}}_{i=0}^{N}i)+j_a{T}_s^2{N}_{c}N& N=\left[\frac{t-t_c}{T_s}\right]& t_c<t\&le;2t_c\end{array}\right.---\left(13\right)$

所以，从0时刻到t时刻的输出脉冲P(t)就是对速度的V(t)积分：

$P\left(t\right)=\left\{\begin{array}{ccc}{j}_a{T}_s^2{\mathrm{\&Sigma;}}_{n=0}^N{\mathrm{\&Sigma;}}_{i=0}^{N}i& N=[t/T_s]& 0<t\&le;t_c\\ j_a{T}_s^2{\mathrm{\&Sigma;}}_{n=0}^N{\mathrm{\&Sigma;}}_{i=0}^{N_c}i+j_a{T}_s^2{N}_c{\mathrm{\&Sigma;}}_{n=0}^{N}N& N=\left[\frac{t-t_c}{T_s}\right]& t_c<t\&le;2t_c\end{array}\right.---\left(14\right)$

由式(14)计算可知：P(t_c)/P(t_2c)≈1/6。因此可推出加加速段所需脉冲P(t_c)与总的输出脉冲P之间的关系为：P(t_c)/P≈1/12。

使用P_t计数器对输出脉冲计数，当P(t)＝P/12且加速度A(t)＜A_max时，为减加速起点α，j_a选择器将改变加速度导数j_a的符号，开始降低加速度的值。

Step2通过Pt比较器当P(t)＝P/2时，为加减速起点β，改变j_a的符号进入加减速。

Step3直至当P(t)＝11P/12时，为减减速起点γ，再次改变j_a的符号至速度为零。整段速度曲线为完全S曲线。

如果设置的定长脉冲数P能使速度到达最高驱动速度V_s，则S曲线分为7段，需实现6个变速点位置判断功能，(如图2)，分别为：匀加速起点a，减加速起点b，匀速起点c，加减速起点d，匀减速起点e和减减速起点f。具体判断步骤为：

Step1通过A_t比较器判断当加速度A(t)＝A_max时，为匀加速起点a，此时P_t计数器的值记为P_a，速度进入匀加速段。

Step2由公式(2)可知加加速段和匀加速段所需采样周期数(N_c+N_d)＝(V_s-V₀)/A_maxT_s，使用N_t计数器对采样周期模块中的触发脉冲T_A或T_B进行计数，计得值通过N_t比较器，当N＝N_c+N_d时，为减加速起点b，此时P_t计数器的值记为P_b，速度进入减加速段。

Step3通过f_t比较器判断当速度V(t)＝V_s即f(t)＝f_s时，为匀速起点c，此时P_t计数器的值记为P_c，速度进入匀速段。

Step4由P_t比较器判断当P(t)＝P-P_c时，为加减速起点d，速度进入加减速段。

Step5由P_t比较器判断当P(t)＝P-P_b时，为匀减速起点e，速度进入匀减速段。

Step6由P_t比较器判断当P(t)＝P-P_a时，为减减速起点f，速度进入减减速段。

本发明整个自动加减速控制功能是通过对信号EN1，EN1进行编码，并由j_a选择器进行译码从而对加速度导数j_a的状态控制得以实现的，其编码译码的情况如表1所示。

表1编码译码真值表

本发明实施例选用4台Panasonic公司Minas A4系列MCDDT3520伺服驱动器和4台适配MHMD082P1U伺服电机，其额定功率为750W，额定转速为3000rpm；人机界面选用Kinco公司MD304L文本显示器。

本发明实施例采用的现场可编程门阵列(FPGA)是ALTERA公司Cyclone IV系列EP4CE30F23C6芯片，该芯片共有28848个LE(逻辑单元)，328个可用引脚和4个锁相环IP核，资源丰富，足以满足实验要求。

本发明实施例在Quartus II 12.1设计环境下采用VHDL硬件描述语言编写程序及原理模块。

本发明实施例基于图1的硬件平台进行实验检测。实验过程中，系统时钟F_clk为50MHz，设置PLL倍频系数k为8。通过人机界面设置分频系数DT为5000可得采样周期T_s为0.1ms，设置加速度增量J为10，最大加速度A_max为1000(其单位等同于脉冲频率增量Δf的单位Hz)，初始速度V₀即初始频率为1kHz，最高驱动速度V_s即最高频率为20kHz。

实验一：设置定长脉冲数P为25。

如图5可以看出编码器反馈波形与驱动脉冲频率一致，脉冲总数相同，反馈波形延时一个采样周期。

对反馈脉冲频率进行分析，同时对比相同条件下对频率曲线进行拟合(如图6)。可以看出反馈脉冲频率曲线为完全S曲线，加、减速所用时间分别为2.63ms和2.84ms，加速到最大频率为8.34kHz。图7为编码器反馈脉冲的位置曲线，电机的走位与输入的定长脉冲数P一致。

由此可知当设置的定长脉冲数不足以使速度达到最高驱动速度，则运动控制器按完全S曲线的变化规律进行自动加减速控制；反之，则按部分S曲线的变化规律进行加减速控制。

实验二：通过人机界面设置其他参数不变，将定长脉冲数P改为100。

此时编码器反馈波形的速度曲线如图8，图中反馈脉冲频率曲线为7段部分S曲线，加、减速所用时间分别为4.12ms和4.18ms，匀速时间为1.2ms，加速到设定的最高频率20kHz。图9为定长脉冲数P设成100时反馈脉冲的位置曲线，可知电机的走位与输入的定长脉冲数P一致。

由此，该运动控制器频率曲线连续、平滑，加减速时间短，可使CNC系统更具柔性，提高机床的运行效率和平稳性。

总结：本发明实现了对电机完全S曲线和部分S曲线的加减速控制，验证了设计的正确性。本发明的主要优势在于高速采样频率S曲线加减速的模块化设计和纯硬件实现，减少了外部元器件，提高了电机运行效率和系统的可靠性，方便系统维护及功能重构复用。

以上所述为本发明的较佳实施例，并非对本发明的技术范围作任何限制，故凡依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种离散采样的S曲线加减速控制方法及装置，其特征在于：通过人机交互界面将运动参数写入该基于现场可编程门阵列的加减速控制装置；该装置完成加减速运算配置脉冲频率后，产生相应脉冲用以驱动电机；当输出脉冲数等于预设脉冲数时，控制器停止输出，电机完成走位；同时装置还接收编码器的反馈信号，以反映当前电机的速度和实际的位移；本装置利用可调分频器来产生预设频率的脉冲，在已知的高频系统时钟下，根据给定的离散算法来修改脉冲的频率值，从而产生一连串预期频率的脉冲，这些脉冲即可通过差分芯片直接控制伺服电机驱动器。

2.如权利要求1中所述的运动控制装置是基于现场可编程门阵列为核心控制器，根据运动规划所需实现的功能，采用硬件描述语言将现场可编程门阵列片内逻辑设计分为四个子功能模块：采样周期模块、速度控制模块、计数比较模块、脉冲发生模块。

3.如权利要求1中所述的预期频率脉冲，是通过对电机位置的实时反馈和加速度、速度的实时比较，实现对S曲线各变速点的判断以改变加加速的状态，从而通过加速度累加器和速度累加器实现对输出脉冲的S曲线控制。

4.如权利要求1中所述的离散算法的基于离散采样，系统设置采样周期T_s、最高驱动速度V_s和初始速度V₀；限定加加速段、减加速段、加减速段和减减速段所用的时间相等，设为t_c，则有t_c＝N_c·T_s(N_c表示t_c时间内的采样周期数)；匀速段所用时间为t_u，匀加速段和匀减速段所用的时间相等且设为t_d，则有t_d＝N_d·T_s(N_d表示t_d时间内的采样周期数)；最大加速度和加速度导数分别为A_max和j_a，则由线性变化的加速度规律可得t_c＝A_max/j_a。

5.如权利要求2中所述的采样周期模块主要由一个分频器和一个计数器组成；对该分频器系统设置一个可更改的分频系数D_T，用于对系统时钟F_clk的分频；计数器可产生两个频率相同(均为采样频率f_T)但不同步的触发脉冲T_A，T_B，分别用于触发j_a乘法器和A_t乘法器的运作，可实现对速度控制模块中的两个累加器进行同频异步控制。

6.如权利要求2中所述的速度控制模块设计了j_a选择器、A_t累加器、f_t累加器以及2个乘法器；系统设置一个可调加速度导数j_a，则j_a选择器将对外部控制信号EN1，EN2进行译码进而选择使用j_a，0及-j_a三个参数进入j_a乘法器，与采样周期值T_s相乘后，j_a乘法器输出加速度增量J进入A_t累加器；A_t累加器输出的是当前加速度值A(t)；A_t乘法器是将当前加速度值A(t)、采样周期T_s和脉冲当量σ的倒数进行相乘，输出脉冲频率增量Δf进入f_t累加器；最后f_t累加器输出预期脉冲的频率值f(t)；速度控制模块本质上是改变预期脉冲的频率值来控制速度。

7.如权利要求2中所述的脉冲发生模块设计有锁相环PLL、除法器、寄存器和分频器；系统时钟F_clk首先进入PLL倍频；在寄存器中设置32位的整型数G(其值为系统时钟F_clk倍频后的频率值)，作为除法器的被除数；由速度控制模块产生的当前预期脉冲频率值f(t)作为除法器的除数，其值用作可调分频器的分频系数；分频器输出实际驱动脉冲的频率f_a(t)；经鉴相、滤波即可发送给伺服驱动器驱动电机。

8.如权利要求2中所述的计数比较模块，采用了多个计数器及比较器实现对信号EN1，EN2的编码输出，并由j_a选择器进行译码从而对加速度导数j_a的状态控制得以实现的。

9.如权利要求2中所述的计数比较模块是用于对S曲线的各个变加速度点的判断，分为完全S曲线和部分S曲线：

在定长脉冲驱动输出模式下，若设置的定长脉冲数P不足以使S曲线加速到所设定的最高驱动速度V_s，将形成一个三角形的加速度曲线；经推导可知加加速段所需脉冲P(t_c)与总的输出脉冲P之间的关系为P(t_c)/P≈1/12；使用P_t计数器对输出脉冲计数，当P(t)＝P/12且加速度A(t)＜A_max时，j_a选择器将改变加速度导数j_a的符号，开始降低加速度的值；当P(t)＝P/2时，改变j_a的符号进入加减速，直至当P(t)＝11P/12时，再次改变j_a的符号至速度为零，整段速度曲线为完全S曲线；

若设置的定长脉冲数P能使速度到达最高驱动速度V_s，则S曲线分为7段，需实现6个变速点位置判断功能，分别为：匀加速起点a，减加速起点b，匀速起点c，加减速起点d，匀减速起点e和减减速起点f；通过A_t比较器判断当加速度A(t)＝A_max时，为匀加速起点a，此时P_t计数器的值记为P_a，速度进入匀加速段；使用N_t计数器对采样周期模块中的触发脉冲T_A或T_B进行计数，计得值通过N_t比较器，当N＝N_c+N_d时，为减加速起点b，此时P_t计数器的值记为P_b，速度进入减加速段；通过f_t比较器判断当速度V(t)＝V_s即f(t)＝f_s时，为匀速起点c，此时P_t计数器的值记为P_c，速度进入匀速段；同样由P_t比较器判断当P(t)＝P-P_c，P(t)＝P-P_b及P(t)＝P-P_a时，可分别判断出加减速起点d，匀减速起点e和减减速起点f。