CN104465564A - 晶圆级芯片tsv封装结构及其封装方法 - Google Patents
晶圆级芯片tsv封装结构及其封装方法 Download PDFInfo
- Publication number
- CN104465564A CN104465564A CN201410003908.8A CN201410003908A CN104465564A CN 104465564 A CN104465564 A CN 104465564A CN 201410003908 A CN201410003908 A CN 201410003908A CN 104465564 A CN104465564 A CN 104465564A
- Authority
- CN
- China
- Prior art keywords
- tsv
- metallic circuit
- deep hole
- layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种晶圆级芯片的TSV封装结构及其封装方法，该TSV封装结构包括若干个芯片单元，每个芯片单元包括硅层，硅层上形成有若干个TSV深孔，每个TSV深孔的底部下方形成有金属焊垫，且TSV深孔的最大直径小于金属焊垫的最小边长，硅层、TSV深孔的底部和侧壁上都覆盖有一层绝缘层，TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，绝缘层和窗口上覆盖形成一金属层，金属层腐蚀形成设计的金属线路，金属焊垫通过金属线路与外界进行电性联通。本发明能够减少成本，提高TSV深孔部位金属的覆盖性，从而提高高深宽比TSV深孔的封装良率。
Description
技术领域
本发明涉及一种半导体芯片的晶圆级封装结构及封装方法，尤其涉及一种利用铜金属做联通线路和焊盘的晶圆级芯片TSV封装结构及其封装方法。
背景技术
晶圆级封装（Wafer Level Packaging；WLP）是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装，完成之后才切割制成单颗IC。
目前，在半导体芯片的晶圆级封装过程中，通常采用铝作为金属线路和焊盘的材料，但需要形成一定厚度的铝金属层才能保证线路顺利导通。在一些高深宽比TSV深孔的封装中，由于铝金属的覆盖性不佳，在溅镀铝金属后，TSV深底部的金属焊垫上仍无铝金属覆盖，导致金属焊垫电路无法与外界进行电性联通。
发明内容
为了解决上述技术问题，本发明提出一种晶圆级芯片TSV封装结构及其封装方法，能够减少成本，提高TSV深孔部位金属的覆盖性，从而提高高深宽比TSV深孔的封装良率。
本发明的技术方案是这样实现的：
一种晶圆级芯片的TSV封装结构，包括若干个芯片单元，每个芯片单元包括硅层，所述硅层上形成有若干个TSV深孔，每个TSV深孔的底部下方形成有金属焊垫，且所述TSV深孔的最大直径小于所述金属焊垫的最小边长，所述硅层、所述TSV深孔的底部和侧壁上都覆盖有一层绝缘层，所述TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，所述绝缘层和所述窗口上覆盖形成一金属层，所述金属层腐蚀形成设计的金属线路，所述金属焊垫通过所述金属线路与外界进行电性联通。
作为本发明的进一步改进，所述TSV深孔贯穿所述硅层，所述TSV深孔为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种，且所述TSV深孔的深度不大于所述硅层的厚度。
作为本发明的进一步改进，所述窗口的直径不大于所述TSV深孔的底部的直径；所述窗口的深度不小于所述绝缘层的厚度。
作为本发明的进一步改进，所述金属层包括一层阻挡层和一层铜金属层，所述铜金属层位于所述阻挡层背向所述绝缘层的一侧。
作为本发明的进一步改进，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。
作为本发明的进一步改进，所述阻挡层为钛金属层和钛铜合金层中的一种。
一种晶圆级芯片的TSV封装结构的封装方法，包括如下步骤：
1）提供包含若干个所述芯片单元的晶圆，每个芯片单元包括硅层，所述硅层的表面上形成有若干个TSV深孔，且每个TSV深孔的底部下方形成有金属焊垫，所述金属焊垫的最小边长大于所述TSV深孔的最大直径；
2）通过物理和化学方法中一种，在所述硅层接触到外界空气的表面上覆盖一层绝缘层，且所述绝缘层覆盖住所述TSV深孔的底部和侧壁；
3）通过物理和化学方法中的至少一种，在所述TSV深孔的底部上覆盖的绝缘层上开设一个窗口，使所述金属焊垫与外界可以接触；
4）通过物理和化学方法中的至少一种，在步骤3形成的绝缘层的表面和所述窗口上沉积形成金属层，所述金属层包括先沉积形成的一层阻挡层和在所述阻挡层上沉积形成的一层铜金属层；
5）将步骤4所形成的金属层腐蚀成设计的金属线路，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通；
作为本发明的进一步改进，所述阻挡层为钛金属层和钛铜合金层中的一种。
作为本发明的进一步改进，通过光刻显影、药液腐蚀和干法刻蚀金属方式中的至少一种将步骤4所形成的金属层腐蚀成设计的金属线路。
本发明的有益效果是：本发明提供一种晶圆级芯片TSV封装结构及其封装方法，首先，在晶圆芯片单元的硅层、TSV深孔的底部和侧壁上都覆盖有一层绝缘层；接着，在TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，在绝缘层和窗口上覆盖形成一金属层，金属层包括阻挡层和和铜金属层，阻挡层可为钛金属层和钛铜合金层中的一种；最后，将金属层腐蚀形成设计好的金属线路，从而使金属焊垫通过金属线路与外界进行电性联通。上述结构中，由于铜的导电性比铝优良，导通电路所需要的铜金属层厚度要远小于铝金属层，因此使用铜金属的综合成本要小于铝金属。此外，对于深度较大的TSV深孔的溅镀，铜金属的覆盖性要比铝金属优良，从而也提高了高深宽比TSV深孔的封装良率。
附图说明
图1为本发明结构示意图；
图2为图1中A处放大结构示意图；
图3为图2中B-B向剖面结构示意图；
图4为图3中C处放大结构示意图。
结合附图，作以下说明：
1——芯片单元 2——TSV深孔
3——金属焊垫 4——绝缘层
5——窗口 6——阻挡层
7——铜金属层 8——金属线路
9——接触点 10——硅层
具体实施方式
如图1、图2、图3和图4所示，一种晶圆级芯片的TSV封装结构，包括若干个芯片单元1，每个芯片单元包括硅层10，所述硅层上形成有若干个TSV深孔2，每个TSV深孔的底部下方形成有金属焊垫3，且所述TSV深孔的最大直径小于所述金属焊垫的最小边长，所述硅层、所述TSV深孔的底部和侧壁上都覆盖有一层绝缘层4，所述TSV深孔的底部上覆盖的绝缘层上开设有一个窗口5，所述绝缘层和所述窗口上覆盖形成一金属层，所述金属层腐蚀形成设计的金属线路8，所述金属焊垫通过所述金属线路与外界进行电性联通。
优选的，所述TSV深孔贯穿所述硅层，所述TSV深孔为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种，且所述TSV深孔的深度不大于所述硅层的厚度。
优选的，所述窗口的直径不大于所述TSV深孔的底部的直径；所述窗口的深度不小于所述绝缘层的厚度。
优选的，所述金属层包括一层阻挡层6和一层铜金属层7，所述铜金属层位于所述阻挡层背向所述绝缘层的一侧。
优选的，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点9，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。
优选的，所述阻挡层为钛金属层和钛铜合金层中的一种。
一种晶圆级芯片的TSV封装结构的封装方法，包括如下步骤：
1）提供包含若干个所述芯片单元的晶圆，每个芯片单元包括硅层，所述硅层的表面上形成有若干个TSV深孔，且每个TSV深孔的底部下方形成有金属焊垫，所述金属焊垫的最小边长大于所述TSV深孔的最大直径；
2）通过物理和化学方法中一种，在所述硅层接触到外界空气的表面上覆盖一层绝缘层，且所述绝缘层覆盖住所述TSV深孔的底部和侧壁；
3）通过物理和化学方法中的至少一种，在所述TSV深孔的底部上覆盖的绝缘层上开设一个窗口，使所述金属焊垫与外界可以接触；
4）通过物理和化学方法中的至少一种，在步骤3形成的绝缘层的表面和所述窗口上沉积形成金属层，所述金属层包括先沉积形成的一层阻挡层和在所述阻挡层上沉积形成的一层铜金属层；
5）将步骤4所形成的金属层腐蚀成设计的金属线路，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通；
优选的，所述阻挡层为钛金属层和钛铜合金层中的一种。
优选的，通过光刻显影、药液腐蚀和干法刻蚀金属方式中的至少一种将步骤4所形成的金属层腐蚀成设计的金属线路。
综上，本发明晶圆级芯片的TSV封装结构及其封装方法，首先，在晶圆芯片单元的硅层、TSV深孔的底部和侧壁上都覆盖有一层绝缘层；接着，在TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，在绝缘层和窗口上覆盖形成一金属层，金属层包括阻挡层和和铜金属层，阻挡层可为钛金属层和钛铜合金层中的一种；最后，将金属层腐蚀形成设计好的金属线路，从而使金属焊垫通过金属线路与外界进行电性联通。上述结构中，由于铜的导电性比铝优良，导通电路所需要的铜金属层厚度要远小于铝金属层，因此使用铜金属的综合成本要小于铝金属。此外，对于深度较大的TSV深孔的溅镀，铜金属的覆盖性要比铝金属优良，从而也提高了高深宽比TSV深孔的封装良率。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
Claims (9)
1.一种晶圆级芯片的TSV封装结构，包括若干个芯片单元（1），每个芯片单元包括硅层（10），所述硅层上形成有若干个TSV深孔（2），每个TSV深孔的底部下方形成有金属焊垫（3），且所述TSV深孔的最大直径小于所述金属焊垫的最小边长，所述硅层、所述TSV深孔的底部和侧壁上都覆盖有一层绝缘层（4），其特征在于：所述TSV深孔的底部上覆盖的绝缘层上开设有一个窗口（5），所述绝缘层和所述窗口上覆盖形成一金属层，所述金属层腐蚀形成设计的金属线路（8），所述金属焊垫通过所述金属线路与外界进行电性联通。
2.根据权利要求1所述的晶圆级芯片TSV封装结构，其特征在于：所述TSV深孔贯穿所述硅层，所述TSV深孔为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种，且所述TSV深孔的深度不大于所述硅层的厚度。
3.根据权利要求2所述的晶圆级芯片TSV封装结构，其特征在于：所述窗口的直径不大于所述TSV深孔的底部的直径；所述窗口的深度不小于所述绝缘层的厚度。
4.根据权利要求3所述的晶圆级芯片TSV封装结构，其特征在于：所述金属层包括一层阻挡层（6）和一层铜金属层（7），所述铜金属层位于所述阻挡层背向所述绝缘层的一侧。
5.根据权利要求4所述的晶圆级芯片TSV封装结构，其 特征在于：所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点（9），所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。
6.根据权利要求4所述的晶圆级芯片TSV封装结构，其特征在于：所述阻挡层为钛金属层和钛铜合金层中的一种。
7.一种如权利要求5所述的晶圆级芯片的TSV封装结构的封装方法，其特征在于，包括如下步骤：
1）提供包含若干个所述芯片单元的晶圆，每个芯片单元包括硅层，所述硅层的表面上形成有若干个TSV深孔，且每个TSV深孔的底部下方形成有金属焊垫，所述金属焊垫的最小边长大于所述TSV深孔的最大直径；
2）通过物理和化学方法中一种，在所述硅层接触到外界空气的表面上覆盖一层绝缘层，且所述绝缘层覆盖住所述TSV深孔的底部和侧壁；
3）通过物理和化学方法中的至少一种，在所述TSV深孔的底部上覆盖的绝缘层上开设一个窗口，使所述金属焊垫与外界可以接触；
4）通过物理和化学方法中的至少一种，在步骤3形成的绝缘层的表面和所述窗口上沉积形成金属层，所述金属层包括 先沉积形成的一层阻挡层和在所述阻挡层上沉积形成的一层铜金属层；
5）将步骤4所形成的金属层腐蚀成设计的金属线路，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。
8.根据权利要求6所述的晶圆级芯片的TSV封装结构的封装方法，其特征在于：所述阻挡层为钛金属层和钛铜合金层中的一种。
9.根据权利要求6所述的晶圆级芯片的TSV封装结构的封装方法，其特征在于：通过光刻显影、药液腐蚀和干法刻蚀金属方式中的至少一种将步骤4所形成的金属层腐蚀成设计的金属线路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410003908.8A CN104465564B (zh) | 2014-01-06 | 2014-01-06 | 晶圆级芯片tsv封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410003908.8A CN104465564B (zh) | 2014-01-06 | 2014-01-06 | 晶圆级芯片tsv封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465564A true CN104465564A (zh) | 2015-03-25 |
| CN104465564B CN104465564B (zh) | 2017-09-15 |
Family
ID=52911386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410003908.8A Active CN104465564B (zh) | 2014-01-06 | 2014-01-06 | 晶圆级芯片tsv封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465564B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023071013A1 (zh) * | 2021-10-29 | 2023-05-04 | 苏州晶方半导体科技股份有限公司 | 晶圆级硅通孔封装结构制作方法及硅通孔封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030077897A1 (en) * | 2001-05-24 | 2003-04-24 | Taiwan Semiconductor Manufacturing Company | Method to solve via poisoning for porous low-k dielectric |
| CN1547778A (zh) * | 2001-08-24 | 2004-11-17 | Ф�ء�����˹��˾ | 用于形成触点的方法及封装的集成电路组件 |
| CN101165936A (zh) * | 2006-10-17 | 2008-04-23 | 国际商业机器公司 | 存储单元及其形成方法 |
| TW200921815A (en) * | 2007-11-15 | 2009-05-16 | Powertech Technology Inc | Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method |
| CN101937894A (zh) * | 2009-06-29 | 2011-01-05 | 株式会社东芝 | 具有贯通电极的半导体器件及其制造方法 |
| CN102318041A (zh) * | 2009-02-17 | 2012-01-11 | 埃托特克德国有限公司 | 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连 |
| US20120007154A1 (en) * | 2010-07-12 | 2012-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV Formation Processes Using TSV-Last Approach |
| CN103219304A (zh) * | 2013-04-19 | 2013-07-24 | 昆山西钛微电子科技有限公司 | 半导体晶圆级封装结构及其制备方法 |
-
2014
- 2014-01-06 CN CN201410003908.8A patent/CN104465564B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030077897A1 (en) * | 2001-05-24 | 2003-04-24 | Taiwan Semiconductor Manufacturing Company | Method to solve via poisoning for porous low-k dielectric |
| CN1547778A (zh) * | 2001-08-24 | 2004-11-17 | Ф�ء�����˹��˾ | 用于形成触点的方法及封装的集成电路组件 |
| CN101165936A (zh) * | 2006-10-17 | 2008-04-23 | 国际商业机器公司 | 存储单元及其形成方法 |
| TW200921815A (en) * | 2007-11-15 | 2009-05-16 | Powertech Technology Inc | Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method |
| CN102318041A (zh) * | 2009-02-17 | 2012-01-11 | 埃托特克德国有限公司 | 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连 |
| CN101937894A (zh) * | 2009-06-29 | 2011-01-05 | 株式会社东芝 | 具有贯通电极的半导体器件及其制造方法 |
| US20120007154A1 (en) * | 2010-07-12 | 2012-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV Formation Processes Using TSV-Last Approach |
| CN103219304A (zh) * | 2013-04-19 | 2013-07-24 | 昆山西钛微电子科技有限公司 | 半导体晶圆级封装结构及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023071013A1 (zh) * | 2021-10-29 | 2023-05-04 | 苏州晶方半导体科技股份有限公司 | 晶圆级硅通孔封装结构制作方法及硅通孔封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465564B (zh) | 2017-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034796B (zh) | 晶片封装体及其制造方法 | |
| US9305865B2 (en) | Devices, systems and methods for manufacturing through-substrate vias and front-side structures | |
| US8274133B2 (en) | Semiconductor package and method for making the same | |
| CN104617036A (zh) | 晶圆级芯片尺寸封装中通孔互连的制作方法 | |
| US9437524B2 (en) | Through-silicon via with sidewall air gap | |
| WO2012177585A3 (en) | Optimized annular copper tsv | |
| CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
| CN104900607A (zh) | 晶片封装体及其制造方法 | |
| CN104409422A (zh) | 一种含腔体的低厚度低成本芯片尺寸封装 | |
| CN103633013A (zh) | 硅通孔封装结构的形成方法 | |
| CN204130517U (zh) | 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 | |
| US9922950B2 (en) | Method and structure for wafer-level packaging | |
| CN105304585A (zh) | 侧壁及背面带有绝缘保护的芯片封装结构及方法 | |
| CN102931158A (zh) | 芯片封装结构 | |
| CN103887276B (zh) | 防止凸点侧向刻蚀的凸点结构及成型方法 | |
| CN203787413U (zh) | 晶圆级芯片tsv封装结构 | |
| CN104465564A (zh) | 晶圆级芯片tsv封装结构及其封装方法 | |
| CN207250486U (zh) | 晶圆级芯片封装结构 | |
| CN105895572A (zh) | 晶片封装体及其制造方法 | |
| US9786521B2 (en) | Chip package method for reducing chip leakage current | |
| CN105006458A (zh) | 一种带包封的芯片封装结构与实现工艺 | |
| CN104091793B (zh) | 提高可靠性的微凸点结构及制作方法 | |
| CN107611094A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN207250485U (zh) | 晶圆级芯片封装结构 | |
| CN207250487U (zh) | 晶圆级芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215300 No. 112, Longteng Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee after: Alex Hua Tian Technology (Kunshan) Electronics Co., Ltd. Address before: 215300 No. 112, Longteng Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee before: Kunshan Xitai Microelectronics Technology Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder |