CN104465374B - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN104465374B
CN104465374B CN201310418179.8A CN201310418179A CN104465374B CN 104465374 B CN104465374 B CN 104465374B CN 201310418179 A CN201310418179 A CN 201310418179A CN 104465374 B CN104465374 B CN 104465374B
Authority
CN
China
Prior art keywords
layer
material layer
opening
grid
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310418179.8A
Other languages
English (en)
Other versions
CN104465374A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310418179.8A priority Critical patent/CN104465374B/zh
Priority to US14/406,735 priority patent/US9704715B2/en
Priority to PCT/CN2013/086119 priority patent/WO2015035690A1/zh
Publication of CN104465374A publication Critical patent/CN104465374A/zh
Application granted granted Critical
Publication of CN104465374B publication Critical patent/CN104465374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种制造半导体器件的方法。一示例方法可以包括：在衬底上形成第一材料层和第二材料层；在第二材料层上形成辅助层；在辅助层中形成与将要形成的栅结构相对应的开口；形成第三材料层，以覆盖辅助层；在第三材料层上形成与栅结构中至少之一相对应的掩模层；在存在掩模层的情况下，对第三材料层进行构图，去除其横向延伸部分；去除辅助层；以构图后的第三材料层为掩模，对第二材料层进行构图，以形成可定义不同栅长的栅结构。

Description

半导体器件制造方法
技术领域
本公开一般地涉及半导体制造领域，更具体地，涉及一种半导体器件制造方法，能够改善LER并可以调节栅长。
背景技术
随着器件的不断小型化，器件的制造面临多种挑战。例如，当栅长较小例如小于20nm时，栅非常难以形成。而且，在这种情况下，极难控制栅的线边缘粗糙度(LER)。
已经知道利用侧墙转移图形(Spacer Transfer Image，STI)技术，可以改善LER。但是，STI技术难以同时生成不同栅长的栅结构，以至于限制了其应用的范围或增加了生产成本。
发明内容
本公开的目的至少部分地在于提供一种制造半导体器件的方法。
根据本公开的一个方面，提供了一种制造半导体器件的方法。一示例方法可以包括：在衬底上形成第一材料层和第二材料层；在第二材料层上形成辅助层；在辅助层中形成与将要形成的栅结构相对应的开口；形成第三材料层，以覆盖辅助层；在第三材料层上形成与栅结构中至少之一相对应的掩模层；在存在掩模层的情况下，对第三材料层进行构图，去除其横向延伸部分；去除辅助层；以构图后的第三材料层为掩模，对第二材料层进行构图，以形成可定义不同栅长的栅结构。
根据本公开的实施例，按照STI技术来形成栅结构，并利用光刻技术对STI技术进行补充。从而，一方面可以获得STI技术带来的LER的改善和光刻技术难以获得的小栅长，另一方面可以实现栅长的便利调节。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-10是示出了根据本公开实施例的制造半导体器件的流程中一些阶段的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种制造半导体器件的方法。该方法可以包括按照STI技术来形成栅结构。例如，可以在衬底上形成第一材料层和第二材料层的叠层。第一材料层可以包括栅介质层或牺牲栅介质层，第二材料层可以包括栅导体层或牺牲栅导体层。为了进行图案转移，可以在该叠层上形成辅助层，并在其中形成与栅结构相对应的开口。这里，所谓“栅结构”可以是指最终形成的栅堆叠中的一层或多层，或者栅堆叠本身；所谓“与栅结构相对应”可以包括多种对应关系。例如，开口本身的位置可以对应于栅结构的位置，或者开口的一个或多个侧壁可以大致对应于栅结构的横向界限，这将在以下的描述中变得更加清楚。
然后，可以形成第三材料层，以覆盖辅助层。例如，第三材料层可以大致共形地淀积。该第三材料层可以包括在开口的侧壁上延伸的竖直延伸部以及在叠层的顶面上延伸的横向延伸部。于是，可以通过第三对材料层进行构图，去除其横向延伸部。这种构图例如可以通过侧墙(spacer)形成工艺来进行。
这样，在去除辅助层之后，构图后的第三材料层可以形成栅结构的掩模。由于这种掩模的侧壁由辅助层的开口限定，而不是通过刻蚀形成，从而可以相对平滑。于是，利用这种掩模对叠层进行构图，可以得到LER改善的栅结构。
根据本公开的实施例，为了有效调节栅结构的长度(或者，“栅长”)，在对第三材料层进行构图之前，可以在第三材料层上形成与栅结构中至少之一相对应的掩模层。掩模层可以至少覆盖第三材料层的一部分横向延伸部。这样，被掩模层覆盖的该部分横向延伸部可以避免在对第三材料层构图时被去除，从而得以保留(并因此充当栅结构的掩模)。
为了仍然获得STI的优点，保留的该部分横向延伸部至少在其一端终止于竖直延伸部。例如，掩模层可以覆盖相应开口的底壁上的横向延伸部，且其一端或两端可以不超过该开口的横向界限，例如相对于开口的相应侧壁向着开口内缩回。这样，在对第三材料层进行构图之后，在该开口内留下的第三材料层部分(构成相应栅结构的掩模)的横向延伸尺寸对应于该开口的横向尺寸，并因此限定相应栅结构的栅长。而且，该掩模在其一端或两端处的侧壁是由开口限定的，从而可以获得改善的LER，如上所述。
本公开可以各种形式呈现，以下将描述其中一些示例。
如图1所示，提供衬底1000。衬底1000可以是各种形式的合适衬底，例如体半导体衬底如Si、Ge等，化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI)等。在此，以体硅衬底及硅系材料为例进行描述。但是需要指出的是，本公开不限于此。在衬底1000上，可以形成浅沟槽隔离1002，以限定有源区。浅沟槽隔离1002例如可以包括氧化物(例如，氧化硅)。
如图2所示，在衬底1000上，例如通过淀积，可以依次形成栅介质层1004和栅导体层1006。栅介质层1004可以包括氧化物(例如，SiO2)，厚度为约1-5nm；栅导体层1006可以包括多晶硅，厚度为约50-150nm。在栅介质侧层1004和栅导体层1006的叠层上方，例如通过淀积，可以形成辅助层1010。辅助层1010可以包括非晶硅，厚度为约100-150nm。为了改善刻蚀选择性并保护栅导体层，可以在栅导体层顶面上形成停止层1008，辅助层1010形成于该停止层1008上。停止层1008可以包括氧化物，厚度为约1-10nm。
然后，如图3所示，可以通过光刻，对辅助层1010进行构图，以在其中形成开口。这些开口与随后将要形成的栅结构相对应。在图3中，分别在三个有源区(通过两侧的浅沟槽隔离限定)中限定了三个开口(对应于三个栅结构)。这里需要指出的是，在图3的示例中，对于最左侧的开口，仅示出了其一个侧壁。这可能是由于该开口位于外围边缘处，从而仅具有一个侧壁；或者可能是在图中最左侧的浅沟槽隔离1002之外的部分(图中未示出，对应于另一有源区)具有另一侧壁。
随后，如图4所示，例如通过淀积，在图3所示的结构上形成一材料层1012。材料层1012可以大致共形地淀积。在此，所谓“大致共形”是指共形度(在竖直表面上生长的厚度与在水平表面上生长的厚度之比)基本为1，并可以在可接受的范围(例如约1.0-0.7)内变化。该材料层1012可以包括氮化物(例如，氮化硅)，淀积厚度(在此，尤指在开口侧壁上的厚度；在共形度为1时，可以是指材料层1012的淀积膜厚)可以定义将要形成的栅结构的最小栅长Lmin，例如为约5-25nm。
材料层1012可以包括在竖直表面(在此，开口的侧壁)上延伸的竖直延伸部以及在水平表面(在此，停止层的顶面)上延伸的水平延伸部。在图4的示例中，中间的开口(在相应有源区中)具有两个侧壁且这两个侧壁限定的横向尺寸(图中水平方向的尺寸，以下也可以称作“宽度”)小于材料层厚度的两倍，从而在相对侧面上生长的材料层1012可以彼此汇合，以基本上填满该开口。最右侧的开口(在相应有源区中)具有两个侧壁且这两个侧壁限定的宽度可以大于材料层厚度的两倍，从而材料层1012可以在该开口的底壁和相对的侧壁上延伸。而对于最左侧的开口，如上所述，其可以是位于边缘处从而仅具有单个侧壁并因此可以认为其宽度不受限，或者其可以具有与所示侧壁相距较远(例如，大于材料层厚度的两倍)的另一侧壁(例如，在另一有源区中)。因此，材料层1012可以在该开口的侧壁和底壁上延伸。
接下来，如图5所示，可以在材料层上形成与栅结构中至少之一相对应的掩模层1014。掩模层1014可以包括光刻胶。在该示例中，在最右侧的开口处形成掩模层1014。该掩模层1014可以至少覆盖该开口中材料层(在该开口底壁上)的横向延伸部，并可以延伸到该开口中材料层(在该开口侧壁上)的竖直延伸部上。如上所述，掩模层1014的至少一端(在该示例中，两端)可以相对于开口的相应侧壁向开口内缩回。
然后，如图6所示，可以对材料层进行构图，以去除其横向延伸部。这种构图例如可以按照侧墙(spacer)形成工艺来进行。具体地，例如可以基本上竖直的角度，对材料层1012进行反应离子刻蚀(RIE)。于是，竖直表面(开口的侧壁)上的竖直延伸部可以保留(得到“侧墙”)。由于掩模层1014的存在，在最右侧的开口中，不仅得到侧墙，而且横向延伸部也得以保留。本领域技术人员知道多种方式来进行这利侧墙形成工艺，在此不再赘述。
于是，构图后的材料层1012形成了栅结构的掩模MS、MM和ML。在最左侧的开口中，掩模MS的宽度大致对应于材料层1012的淀积厚度；在中间的开口中，掩模MM的宽度大致对应于该开口的宽度；在最右侧的开口中，掩模ML的宽度大致对应于该开口的宽度。
根据图6(结合图8)还可以看出：对于较小的栅结构(例如，栅长为最小栅长Lmin)，可以形成较大的开口，使得(在相应的有源区中)形成单个侧壁(无另外的侧壁，例如在边缘处；或者另一侧壁在另外的有源区中)，该侧壁基本上限定了栅结构的一个横向界限；对于中等大小的栅结构(例如，栅长在Lmin与2Lmin之间)以及较大的栅结构(例如，栅长大于2Lmin)，可以(在相应的有源区中)形成与该栅结构相对应的开口，该开口的侧壁基本上限定了栅结构的横向界限。另外，可以针对较大的栅结构(例如，栅长大于2Lmin)形成掩模层。因此，可以通过改变开口的宽度，来调节栅结构的尺寸。
之后，如图7所述，可以相对于停止层1008，通过选择性刻蚀，去除辅助层1010。可以看到，由于掩模MS、MM和ML的侧壁基本没有经受刻蚀，所以可以较为平滑，从而导致改善的LER。
然后，如图8所示，可以利用掩模MS、MM和ML，依次对停止层1008、栅导体层1006进行选择性刻蚀如RIE，得到相应的栅结构GS、GM和GL。在此，可选地可以进一步对栅介质层1004进行选择性刻蚀如RIE。
之后，如图9所示，可以选择性去除掩模MS、MM和ML。在结合图8所述的操作中没有对栅介质层1004进行刻蚀的情况下，可以对停止层1008和栅介质层1004(在该示例中，均为氧化物)进行选择性刻蚀如RIE。由于栅结构GS、GM和GL的存在，栅介质层1004可以留于栅结构GS、GM和GL下方(在此，将构图后的栅介质层和栅导体的叠层称作栅堆叠)。
在形成栅堆叠之后，可以有多种方式来进行器件的制造。例如，可以栅堆叠为掩模，进行晕圈(halo)和延伸区(extension)注入。然后，可以在栅堆叠两侧，形成侧墙1016。例如，侧墙1016可以通过在衬底上共形淀积一层氮化物，并对该氮化物层进行选择性刻蚀如RIE来形成。随后，可以栅堆叠和侧墙1016为掩模，进行源/漏注入。还可以进行退火处理，以激活注入的离子，并形成源/漏区(如图中虚线所示)。
在以上描述了先栅工艺，但是本公开不限于此。本公开也可以应用于后栅工艺。例如，以上形成的栅介质层和栅导体层可以是牺牲栅介质层和牺牲栅导体层(且构图后得到牺牲栅堆叠)。在这种情况下，可以在图10的结构上形成层间介质层(未示出)，并对其平坦化。平坦化可以侧墙1016为终点，从而露出牺牲栅堆叠。可以通过选择性刻蚀如湿法腐蚀，去除牺牲栅堆叠(具体地，牺牲栅导体层1006和牺牲栅介质层1004)。这样，就在层间电介质层中在侧墙1016内侧留下了栅槽。随后，可以在栅槽内形成真正的栅堆叠。例如通过淀积，可以依次形成高K栅介质层和金属功函数层(未示出)。例如，高K栅介质层可以包括HfO2等；金属功函数层1010可以包括TiAl、TiN等。金属功函数层可以包括单层结构或叠层结构。
在上述实施例中，描述了形成三个栅结构或栅堆叠的情况。但是，本公开不限于此。例如，可以形成更多或更少的栅结构或栅堆叠。
另外，在上述实施例中，在由浅沟槽隔离限定的各单独有源区中，分别形成单个栅结构或栅堆叠。但是，本公开不限于此。例如，可以在单独有源区中形成更多栅结构或栅堆叠。例如，可以在某一有源区上形成与上述示例中最右侧开口类似的开口，在形成材料层之后并不在其之上形成掩模层。这样，经构图之后，可以在该开口的相对侧壁上留有两个侧墙。以这两个侧墙为掩模，可以在该有源区中获得两个栅结构或栅堆叠。
另外，在上述实施例中，描述了平面型器件。但是，本公开不限于此。本公开也可以应用于立体型器件如FinFET。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (12)

1.一种制造半导体器件的方法，包括：
在衬底上形成第一材料层和第二材料层；
在第二材料层上形成辅助层；
在辅助层中形成与将要形成的栅结构相对应的开口；
形成第三材料层，以覆盖辅助层；
在第三材料层上形成与栅结构中至少之一相对应的掩模层；
在存在掩模层的情况下，对第三材料层进行构图，去除其横向延伸部分；
去除辅助层；
以构图后的第三材料层为掩模，对第二材料层进行构图，以形成可定义不同栅长的栅结构。
2.根据权利要求1所述的方法，其中，所述第三材料层的淀积厚度定义最小栅长。
3.根据权利要求2所述的方法，其中，所述最小栅长为5nm-25nm。
4.根据权利要求1所述的方法，其中，所述第一材料层是栅介质层，且所述第二材料层是栅导体层。
5.根据权利要求1所述的方法，其中，所述第一材料层是栅介质牺牲层，且所述第二材料层是栅导体牺牲层。
6.根据权利要求1所述的方法，其中，所述开口包括第一开口，所述第一开口的横向尺寸大于所述第三材料层厚度的两倍，使得在对第三材料层构图之后所述第三材料层在所述第一开口的侧壁上形成侧墙，所述侧墙限定栅结构之一。
7.根据权利要求1所述的方法，其中，所述开口包括第二开口，所述第二开口的横向尺寸小于所述第三材料层厚度的两倍且对应于栅结构之一的栅长，使得所述第三材料层填满所述开口。
8.根据权利要求1所述的方法，其中，所述开口包括第三开口，所述第三开口的横向尺寸大于所第三述材料层厚度的两倍且对应于栅结构之一的栅长，所述掩模层至少覆盖第三材料层在第三开口中的横向延伸部分但不超出该开口的横向界限。
9.根据权利要求1所述的方法，其中，所述第三材料层是共形地淀积的。
10.根据权利要求1所述的方法，其中，对第三材料层进行构图包括：按侧墙形成工艺进行构图。
11.根据权利要求1所述的方法，还包括：在栅导体层上形成停止层，其中辅助层形成于该停止层上。
12.根据权利要求11所述的方法，其中，栅介质层包括氧化物，栅导体层包括多晶硅，停止层包括氧化物，辅助层包括非晶硅，材料层包括氮化物。
CN201310418179.8A 2013-09-13 2013-09-13 半导体器件制造方法 Active CN104465374B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310418179.8A CN104465374B (zh) 2013-09-13 2013-09-13 半导体器件制造方法
US14/406,735 US9704715B2 (en) 2013-09-13 2013-10-29 Method for manufacturing semiconductor device
PCT/CN2013/086119 WO2015035690A1 (zh) 2013-09-13 2013-10-29 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310418179.8A CN104465374B (zh) 2013-09-13 2013-09-13 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN104465374A CN104465374A (zh) 2015-03-25
CN104465374B true CN104465374B (zh) 2017-03-29

Family

ID=52664979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310418179.8A Active CN104465374B (zh) 2013-09-13 2013-09-13 半导体器件制造方法

Country Status (3)

Country Link
US (1) US9704715B2 (zh)
CN (1) CN104465374B (zh)
WO (1) WO2015035690A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524295B (zh) * 2017-09-20 2023-12-08 长鑫存储技术有限公司 半导体器件及其形成方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241818A (zh) * 1998-06-24 2000-01-19 西门子公司 半导体器件和制造方法
CN101950735A (zh) * 2009-07-10 2011-01-19 新加坡格罗方德半导体制造私人有限公司 高压器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874328A (en) * 1997-06-30 1999-02-23 Advanced Micro Devices, Inc. Reverse CMOS method for dual isolation semiconductor device
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070090417A1 (en) * 2005-10-26 2007-04-26 Chiaki Kudo Semiconductor device and method for fabricating the same
US7547947B2 (en) * 2005-11-15 2009-06-16 International Business Machines Corporation SRAM cell
US8007985B2 (en) * 2006-01-30 2011-08-30 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US7592265B2 (en) * 2007-01-04 2009-09-22 United Microelectronics Corp. Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
KR100953050B1 (ko) * 2007-10-10 2010-04-14 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그의 제조 방법
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
US8222130B2 (en) * 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
US8099686B2 (en) * 2009-03-27 2012-01-17 Globalfoundries Inc. CAD flow for 15nm/22nm multiple fine grained wimpy gate lengths in SIT gate flow
US8247278B2 (en) * 2010-12-31 2012-08-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor device
US8890230B2 (en) * 2012-07-15 2014-11-18 United Microelectronics Corp. Semiconductor device
US9177986B2 (en) * 2012-08-29 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation for semiconductor devices
US8999791B2 (en) * 2013-05-03 2015-04-07 International Business Machines Corporation Formation of semiconductor structures with variable gate lengths
US9460969B1 (en) * 2015-03-26 2016-10-04 International Business Machines Corporation Macro to monitor n-p bump
JP6450624B2 (ja) * 2015-03-30 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241818A (zh) * 1998-06-24 2000-01-19 西门子公司 半导体器件和制造方法
CN101950735A (zh) * 2009-07-10 2011-01-19 新加坡格罗方德半导体制造私人有限公司 高压器件

Also Published As

Publication number Publication date
WO2015035690A1 (zh) 2015-03-19
CN104465374A (zh) 2015-03-25
US20160268138A1 (en) 2016-09-15
US9704715B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
US9324795B2 (en) Gate-all-around nanowire MOSFET and method of formation
US10411120B2 (en) Self-aligned inner-spacer replacement process using implantation
US8563370B2 (en) Method for fabricating surrounding-gate silicon nanowire transistor with air sidewalls
CN105609421B (zh) 具有自对准栅结构的半导体器件及其制造方法
CN103855009B (zh) 鳍结构制造方法
CN103854989B (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
US9343325B2 (en) Trilayer SIT process with transfer layer for FINFET patterning
US8617961B1 (en) Post-gate isolation area formation for fin field effect transistor device
US20170054027A1 (en) Wimpy finfet devices and methods for fabricating the same
US9859434B2 (en) Semiconductor devices and methods for manufacturing the same
CN104716171A (zh) 半导体设置及其制造方法
CN103854981A (zh) 鳍结构制造方法
US9620589B2 (en) Integrated circuits and methods of fabrication thereof
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN105514161B (zh) 半导体装置及其制造方法
CN104465374B (zh) 半导体器件制造方法
CN104392917B (zh) 一种全包围栅结构的形成方法
US10083987B2 (en) CMOS with middle of line processing of III-V material on mandrel
JP5532071B2 (ja) ナノワイヤチャネルを有する半導体装置の製造方法およびこの装置を用いた半導体装置の製造方法
CN103681342A (zh) 一种导电沟道制作方法
CN104103517B (zh) FinFET及其制造方法
CN105633158B (zh) 半导体器件制造方法
CN106409770B (zh) 半导体结构的形成方法
CN104658895B (zh) 剖面改善的牺牲栅主体形成方法及半导体器件制造方法
CN104795329B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant