CN104426541A - 一种扩展频谱控制的锁相环电路和方法 - Google Patents

一种扩展频谱控制的锁相环电路和方法 Download PDF

Info

Publication number
CN104426541A
CN104426541A CN201310381769.8A CN201310381769A CN104426541A CN 104426541 A CN104426541 A CN 104426541A CN 201310381769 A CN201310381769 A CN 201310381769A CN 104426541 A CN104426541 A CN 104426541A
Authority
CN
China
Prior art keywords
phase
spread
locked loop
spectrum
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310381769.8A
Other languages
English (en)
Other versions
CN104426541B (zh
Inventor
麦日锋
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN201310381769.8A priority Critical patent/CN104426541B/zh
Priority to US14/080,987 priority patent/US9106236B2/en
Publication of CN104426541A publication Critical patent/CN104426541A/zh
Application granted granted Critical
Publication of CN104426541B publication Critical patent/CN104426541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7087—Carrier synchronisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明披露了一种锁相环电路和方法。在实施例中，该锁相环电路包括：开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。与现有技术的扩频锁相环相比，本发明实施例的扩频锁相环结构简单，功率消耗低，硅开销低，并且在扩频比和调制频率两方面均具有灵活性。

Description

一种扩展频谱控制的锁相环电路和方法
技术领域
本发明涉及锁相环PLL电路，具体地说涉及扩展频谱控制的锁相环电路。
背景技术
近年来，随着SoC（系统级芯片）的高速化，大规模集成电路和数字家电产品的电磁干扰的问题日益严重。扩展频谱控制的锁相环（SS-PLL）是一种降低电磁干扰的有效手段，它通过对集成电路中的基准时钟信号的频率进行微调，从而将输出时钟信号的频谱扩展来降低电磁干扰。
图1是一种现有技术的扩频锁相环SS-PLL的框图。该扩频锁相环除包括相位频率检测器（Phase-frequency detector，简称PFD）、第一电流泵（chargepump，简称CP）、低通滤波器（low pass filter，简称LPF）和压控振荡器（Voltage Controlled Oscillator，简称VCO）外，还包括第二电流泵。该第二电流泵工作频率比第一电流泵的工作频率低。第二电流泵的充放电电流通过低通滤波器叠加到来自第一电流泵的充放电电流上，从而调制施加在VCO的输入端上的电压，进而调制输出时钟信号的频率。然而，该方案要求低通滤波器满足R1*C1=R2*C2。尤为重要的是，由于PFD的输入信号之一也包含了调制信号的成分，PLL在非扩频模式下的带宽必须足够小以滤除调制信号所产生的这一反馈分量。
图2示意了另一种现有技术的扩频锁相环的框图。该扩频锁相环（利用对其中的分频器进行调制。该方案虽然取得不错的效果，但是结构较为复杂。
发明内容
本发明实施例在第一方面提供一种锁相环电路。该锁相环电路包括：开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
优选地，锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源和第二电流源，扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，开关电容电路对选择出的信号作低通滤波，所述低通滤波后的信号为调制波形。
优选地，锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源、第二电流源和放大器，第二电流源、放大器和一个第三电容连接成积分器；扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，作为积分器的正负输入信号；积分器的输出信号为调制波形。
优选地，扩频时钟发生器包括第三电流源，扩频时钟发生器将调制波形与第三电流源的电流比较得到差信号，环路滤波器电路将该差信号调制到控制电压。进一步优选地，扩频时钟发生器包括晶体管，其栅极接收低通滤波后的信号，漏极接收第三电流源的电流。
优选地，调制波形是三角波。
优选地，扩频锁相环电路包括：电荷泵电路，根据所述锁相环电路的输出时钟信号的反馈时钟信号和基准时钟信号的相位差来切换充放电电流的释放和吸入；环路滤波器电路，具有滤波电容，该滤波电容由充放电电流进行充放电并生成控制电压；压控振荡器，以与所述控制电压相应的频率进行振荡。
本发明实施例在第二方面提供一种锁相环电路的扩频方法，该方法包括：开关电容电路产生调制波形；该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
与现有技术的扩频锁相环相比，本发明实施例的扩频锁相环结构简单，功率消耗低，硅开销低，并且在扩频比和调制频率两方面均具有灵活性。
附图说明
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1是一种现有技术的扩频锁相环SS-PLL的框图；
图2示意了另一种现有技术的扩频锁相环的框图；
图3示意了根据本发明实施例的扩频锁相环PLL电路；
图4示意了锁相环的各种电压、频率波形图；
图5是扩展频谱和开关电容调制的关系示意图；
图6示意了根据本发明另一实施例的扩频锁相环PLL电路。
具体实施方式
本发明实施例提供一种基于开关电容电路的扩频锁相环电路架构。该开关电容电路产生调制波形，比如三角波，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。因此，锁相环输出时钟的频谱得以扩展。
图3示意了根据本发明实施例的扩频锁相环PLL电路。如图3所示，锁相环作为闭环控制系统工作，它包括相位检波器30、电荷泵31、环路滤波器32和压控振荡器（VCO）33、环路分频器34和扩频时钟发生器（SSCG）35。在一个例子中，可以将相位检波器和电荷泵组合在一个功能块中。
在相位检波器30中，比较基准频率Fclk和反馈频率Ffb。在大多数系统中，这种相位检波器是一个相位和频率检波器。该相位-频率检波器生成一个与基准频率Fclk和反馈频率Ffb的相位差相应的信号up或dn。在一个例子中，环路分频器34对扩频锁相环的输出时钟信号Fout进行分频并生成反馈时钟信号Ffb。
电荷泵电路（CP）31根据PFD30的输出切换充电电流Icp的释放和吸入。当up有效时，释放充电电流；当dn有效时，吸入放电电流。
环路滤波器电路（LPF）32使充电电流平滑化并生成电压Vc。在图示的例子中，环路滤波器电路包括一个3次RC结构的低通滤波器，第1级包括电阻R2，电阻R2和电容C1；第2级包括电容C2；第3级包括电阻R3和电容C3。其中，R3和C3可以进一步消除由基准时钟带来的尖峰（spike）问题。该低通滤波器对来自电荷泵电路12的电流进行平滑。当然，本领域的技术人员将会意识到，也可采用其它形式的低通滤波器，比如2次RC结构的低通滤波器，而不偏离本发明的范围。
环路滤波器电路还可以包括由R1、R2构成的分压电路，该分压电路将来自扩频时钟发生器35的电流叠加到来自电荷泵电路12的电流上。
压控振荡器（VCO）33以与Vc相应的频率进行振荡，并输出具有频率Fout的时钟信号。
相位检波器30、电荷泵电路31、环路滤波器电路32和压控振荡器33构成非扩频模式下的锁相环，本领域的技术人员意识到，该锁相环也可以采用其它构形的电路构成，而不偏离本发明的范围。
扩频时钟发生器（SSCG）具有开关电容电路、第一电流源Iss1和第二电流源Iss2。扩频时钟发生器以低于反馈时钟信号Ffb的频率Fmod周期性交替通断开关φ1和φ1b，从而交替选择分别与第一电流源Iss1和第二电流源Iss2相应的信号Iss1*RM1，Iss2*RM2流入开关电容电路352。RM1、RM2分别是晶体管M1和M2所呈现的电阻。
开关电容电路352中的开关以高于流入电压信号频率的频率fc工作，开关电容电路等效于阻值为1/(fc*Css1)的电阻，其中Css1为开关电容的电容值。该电阻和电容Css2构成一个低通滤波器。由此，晶体管M3的栅极电压为频率为Fmod的类三角波40（图4），该类三角波的上升沿或下降沿的时间常数为
T=R*Css2=1/F*Css2/Css1。
由于F、Css1和Css2均与功率、电压和温度中的任何一个因素无关，因此该时间常数和功率、电压和温度均无关。因此，不易受上述因素干扰。
晶体管M3将低通滤波后的信号转换为电流信号，并且与第三电流源Iss3的电流比较得到差信号，该差信号具体为频率Fmod的充放电电流，即完整周期的一部分为充电电流，另一部分为放电电流。环路滤波器电路32将该差信号调制到控制电压Vc上。
在一个例子中，第三电流源Iss3的电流取值为I0，第一电流源Iss1和第二电流源Iss2的电流分别取值为2I0和0.5I0。由此，扩频时钟发生器产生并且输出周期为Fmod的类三角波充放电电流。当然，也可以通过配置晶体管M1、M2和M3，使得在M3的漏极产生等间隔的充电和放电电流。
在操作中，锁相环启动时，压控振荡器33的输出时钟信号还未达到预期的频率，反馈时钟信号和基准时钟信号存在相位差，因此会产生up或dn信号。在up或dn信号的作用下，电荷泵31产生相应的充放电电流。此时，对环路滤波器32进行充放电的电流主要来自电荷泵31。环路滤波器32充放电后产生电压Vc，施加到锁相环33的输入端，从而调整锁相环33的输出频率。
当反馈时钟信号和基准时钟信号不存在相位差或者接近相同相位时，up和dn信号变窄或者消失，因此Vcp接近或者等于0。此时，作用在环路滤波器电路32的充放电电流主要是扩频时钟发生器所产生的与Iss1、Iss2和Iss3相关的差电流，该差电流调制电压Vc，进而调制锁相环的输出时钟信号的频率。
图4示意了锁相环的各种电压、频率波形图。波形42对应于输入开关电容电路前的波形，基本呈方波；这是一个频率为Fmod的矩形波，高电平为Iss1*RM1，低电平为Iss2*RM2。波形40对应于开关电容电路处理之后的波形；标号44示意了调制后VCO的输出信号的频率的变化情况，这个频率呈现近似三角波的变化趋势。
在一个例子中，Ffb为10MHz；Fc可以等于Ffb，也可以是Ffb的分频，比如2MHz。Fmod则可设定为Fc的进一步分频，例如为100kHz。由此，可以形成Fmod/Ffb（在本例中，1%）的扩频效果。
与现有技术的扩频锁相环相比，本发明实施例的扩频锁相环结构简单。本发明实施例的扩频锁相环与非扩频锁相环的仅有区别在于开关电容电路，并且该开关电容电路控制电荷泵电流源的一小部分。这确保了硅开销极低以及较低的功率消耗。
本发明实施例的扩频锁相环在扩频比和调制频率两方面均具有灵活性。改变开关电容电路中的电容比将改变扩频比。调制频率也可以通过改变开关电容开关频率加以调节。因此，本发明实施例的扩频锁相环特别适用于SOC应用和其它嵌入式系统。
开关电容电路也可以实施不同类型的调制波形，比如梯形。在一个例子中，改变电容比来改变调制波形。图5是扩展频谱和开关电容调制的关系示意图。如图5所示，开关φ1和φ1b的波形互补。出现在Css2端的电压随着RC的变化而改变，其中，R是开关电容等效电阻，R=T/C，T是开关电容电路的开关频率，C=Css1。当RC较大的时候，Css2端的电压较接近于三角形；而RC较小的时候，Css2端的电压较接近于矩形。
图6示意了根据本发明另一实施例的扩频锁相环PLL电路。图6不同于图3的地方在于，以一个放大器Op替代了串联着的开关电容电路中的一个开关电容滤波器。具体地讲，放大器Op的负输入端连接有一个开关电容电路。开关电容滤波器在切换频率为fc的信号φ2的控制下交替接通和断开电容，起低通滤波器的作用，它等效于阻值为1/fcCss1的电阻R，其中Css1为开关电容的电容值。放大器Op的输出端和负输入端之间连接有电容Css3。因此，放大器Op起积分器的作用。积分器的积分功能如下式表示：
Vo ( t ) = - 1 RCss 3 ∫ t 0 t Vi ( t ) dt + Vo ( t 0 )
其中，Vo为积分器的输出，Vi为在开关电容电路一侧的积分器的输入电压；R为开关电容电路的电阻。
电流Iss1和Iss2分别经在彼此互补的频率脉冲φ1和φ1b控制下的开关，继而分别周期性地被交替选通连接到开关电容滤波器（继而连接到放大器Op的负输入端）和放大器Op的正输入端。具体地说，当φ1有效时，电流Iss1经开关电容电路耦合到放大器的负输入端，电流Iss2耦合到放大器的正输入端；当φ1b有效时，电流Iss2经开关电容电路耦合到放大器的负输入端，电流Iss1耦合到放大器的正输入端。因此，积分器在不同的时间段内分别对电压Iss1*RM1和Iss2*RM2的差与电压Iss2*RM2和Iss1*RM1的差进行积分。
晶体管M3将积分后的信号转换为电流信号，并且与第三电流源Iss3的电流比较得到差信号。环路滤波器32将该信号调制到控制电压Vc上。
图6的扩频锁相环PLL电路同样确保了硅开销极低以及较低的功率消耗。另外，通过改变开关电容电路中的电容比将改变扩频比。调制频率也可以通过改变开关电容开关频率加以调节。
在本实施例中，晶体管M3栅极的直流点由放大器的输出直流电平决定，因此，对晶体管M3的控制更为灵活。
此外，通过改变φ2的频率，可以改变电阻R，进而改变积分器的带宽，以便于更好地控制。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种锁相环电路，包括：
开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
2.如权利要求1所述的扩频锁相环电路，其中锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源和第二电流源，扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，开关电容电路对选择出的信号作低通滤波，所述低通滤波后的信号为调制波形。
3.如权利要求1所述的扩频锁相环电路，其中锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源、第二电流源和放大器，第二电流源、放大器和一个第三电容连接成积分器；扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，作为积分器的正负输入信号；积分器的输出信号为调制波形。
4.如权利要求1所述的扩频锁相环电路，其中扩频时钟发生器包括第三电流源，扩频时钟发生器将调制波形与第三电流源的电流比较得到差信号，环路滤波器电路将该差信号调制到控制电压。
5.如权利要求4所述的扩频锁相环电路，其中扩频时钟发生器包括晶体管，其栅极接收低通滤波后的信号，漏极接收第三电流源的电流。
6.如权利要求1所述的扩频锁相环电路，其中调制波形是三角波。
7.如权利要求1所述的扩频锁相环电路，其中包括：
电荷泵电路（CP），根据所述锁相环电路的输出时钟信号的反馈时钟信号和基准时钟信号的相位差来切换充放电电流的释放和吸入；
环路滤波器电路（LPF），具有滤波电容，该滤波电容由充放电电流进行充放电并生成控制电压；
压控振荡器（VCO），以与所述控制电压相应的频率进行振荡。
8.一种锁相环电路的扩频方法，包括：开关电容电路产生调制波形；该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
CN201310381769.8A 2013-08-28 2013-08-28 一种扩展频谱控制的锁相环电路和方法 Active CN104426541B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310381769.8A CN104426541B (zh) 2013-08-28 2013-08-28 一种扩展频谱控制的锁相环电路和方法
US14/080,987 US9106236B2 (en) 2013-08-28 2013-11-15 Spread-spectrum phase locked loop circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310381769.8A CN104426541B (zh) 2013-08-28 2013-08-28 一种扩展频谱控制的锁相环电路和方法

Publications (2)

Publication Number Publication Date
CN104426541A true CN104426541A (zh) 2015-03-18
CN104426541B CN104426541B (zh) 2018-03-30

Family

ID=52582345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310381769.8A Active CN104426541B (zh) 2013-08-28 2013-08-28 一种扩展频谱控制的锁相环电路和方法

Country Status (2)

Country Link
US (1) US9106236B2 (zh)
CN (1) CN104426541B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800410A (zh) * 2016-08-30 2018-03-13 意法半导体国际有限公司 扩展频谱时钟发生器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104426541B (zh) * 2013-08-28 2018-03-30 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路和方法
WO2015172372A1 (en) * 2014-05-16 2015-11-19 Lattice Semiconductor Corporation Fractional-n phase locked loop circuit
US9455721B2 (en) * 2014-10-09 2016-09-27 Texas Instruments Incorporated FLL oscillator/clock with an FLL control loop including a switched capacitor resistive divider
US10903792B1 (en) 2019-12-31 2021-01-26 Littelfuse, Inc. Self-oscillating spread spectrum frequency control loop
CN113452348A (zh) * 2020-03-25 2021-09-28 矽恩微电子(厦门)有限公司 展频时脉产生系统
US11405026B2 (en) 2020-08-12 2022-08-02 Infineon Technologies LLC Method and circuit for electromagnetic interference (EMI) reduction of analog blocks
CN112994682B (zh) * 2021-05-10 2021-08-03 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
US20050122145A1 (en) * 2003-12-04 2005-06-09 Fujitsu Limited Clock generator
KR100778374B1 (ko) * 2007-02-16 2007-11-22 인하대학교 산학협력단 확산비율 조절가능 대역 확산 클록 발생기
CN101842986A (zh) * 2007-11-02 2010-09-22 松下电器产业株式会社 扩频时钟产生装置
CN102111934A (zh) * 2009-12-24 2011-06-29 三星电机株式会社 发光二极管驱动器
CN203504532U (zh) * 2013-08-28 2014-03-26 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294936B1 (en) * 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US6549078B1 (en) * 2000-11-18 2003-04-15 Ashvattha Semiconductor Inc. Method and system for directly modulating a voltage controlled oscillator for use in frequency/phase modulated systems
US7587131B1 (en) * 2004-05-28 2009-09-08 Magnum Semiconductor, Inc. Audio clocking in video applications
TW200642287A (en) * 2005-05-25 2006-12-01 Sunplus Technology Co Ltd Controlling circuit and the controlling method of a spread-spectrum phase-locked loop
WO2009101486A1 (en) * 2008-02-13 2009-08-20 Freescale Semiconductor, Inc. Sigma-delta modulator apparatus and method of generating a modulated output signal
US7916054B2 (en) * 2008-11-07 2011-03-29 Baker R Jacob K-delta-1-sigma modulator
US8284816B1 (en) * 2009-06-01 2012-10-09 Integrated Device Technology, Inc. Push-pull spread spectrum clock signal generator
JP5619883B2 (ja) * 2009-06-26 2014-11-05 シントロピーシステムズSyntropy Systems サンプリング／量子化変換器
JP5326911B2 (ja) * 2009-07-30 2013-10-30 株式会社リコー スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
KR101079522B1 (ko) * 2009-09-14 2011-11-03 삼성전기주식회사 기준신호 발생기 및 ｌｃｄ 백라이트용 ｐｗｍ 제어회로
US8441384B2 (en) * 2011-02-18 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Switched-capacitor circuit with low signal degradation
JP5672092B2 (ja) * 2011-03-17 2015-02-18 株式会社リコー スペクトラム拡散クロック発生回路
US8471744B1 (en) * 2011-12-01 2013-06-25 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Reduced residual offset sigma delta analog-to-digital converter (ADC) with chopper timing at end of integrating phase before trailing edge
TWI416070B (zh) * 2011-12-26 2013-11-21 Ind Tech Res Inst 陀螺儀的讀取電路
KR101906226B1 (ko) * 2011-12-26 2018-10-11 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
CN104426541B (zh) * 2013-08-28 2018-03-30 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
US20050122145A1 (en) * 2003-12-04 2005-06-09 Fujitsu Limited Clock generator
KR100778374B1 (ko) * 2007-02-16 2007-11-22 인하대학교 산학협력단 확산비율 조절가능 대역 확산 클록 발생기
CN101842986A (zh) * 2007-11-02 2010-09-22 松下电器产业株式会社 扩频时钟产生装置
CN102111934A (zh) * 2009-12-24 2011-06-29 三星电机株式会社 发光二极管驱动器
CN203504532U (zh) * 2013-08-28 2014-03-26 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800410A (zh) * 2016-08-30 2018-03-13 意法半导体国际有限公司 扩展频谱时钟发生器

Also Published As

Publication number Publication date
US20150061736A1 (en) 2015-03-05
CN104426541B (zh) 2018-03-30
US9106236B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
CN104426541A (zh) 一种扩展频谱控制的锁相环电路和方法
Chang et al. A spread-spectrum clock generator with triangular modulation
US8085101B2 (en) Spread spectrum clock generation device
US7969249B2 (en) Phase locked loop circuit
CN203504532U (zh) 一种扩展频谱控制的锁相环电路
CN206211956U (zh) 扩频时钟发生器与开关模式电源
JP2006136000A (ja) スプレッドスペクトルクロック生成器及びスプレッドスペクトルクロック信号を生成する方法
CN107112998A (zh) 具有fll控制回路的fll振荡器/时钟
CN103138751B (zh) 锁相环
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
US8379787B2 (en) Spread spectrum clock generators
KR101159247B1 (ko) 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기
CN1969446B (zh) Dc-dc转换器以及电源装置
JP2002341959A (ja) クロック信号発生方法及び装置
US8644441B2 (en) Clock generators and clock generation methods thereof
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
TWI307221B (en) Apparatus and method for generating spread spectrum clock signal with constant spread ratio
KR101925042B1 (ko) 클록 발생기
GB2504509A (en) Phase locked loop with reduced susceptibility to VCO frequency pulling
CN104518784A (zh) 锁相环电路
JP3717897B2 (ja) 高速ｐｌｌ周波数シンセサイザー
TW200731676A (en) Phase-locked loop circuit and mixed mode loop filter
JP2005236431A (ja) 周波数シンセサイザー
CN1266550A (zh) 具有瞬态相差输出的相频检测器
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20180601

Granted publication date: 20180330

PP01 Preservation of patent right
PD01 Discharge of preservation of patent

Date of cancellation: 20210601

Granted publication date: 20180330

PD01 Discharge of preservation of patent