CN104425420A - 半导体芯片、包括其的半导体芯片封装体和半导体系统 - Google Patents

半导体芯片、包括其的半导体芯片封装体和半导体系统 Download PDF

Info

Publication number
CN104425420A
CN104425420A CN201410080821.0A CN201410080821A CN104425420A CN 104425420 A CN104425420 A CN 104425420A CN 201410080821 A CN201410080821 A CN 201410080821A CN 104425420 A CN104425420 A CN 104425420A
Authority
CN
China
Prior art keywords
data
pad
semiconductor chip
pads
data pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410080821.0A
Other languages
English (en)
Other versions
CN104425420B (zh
Inventor
高福林
金东均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104425420A publication Critical patent/CN104425420A/zh
Application granted granted Critical
Publication of CN104425420B publication Critical patent/CN104425420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了半导体芯片。半导体芯片包括从命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘。另外，半导体芯片包括从命令地址焊盘起沿着第二方向顺序排列的第三数据焊盘、第二数据选通焊盘和第四数据焊盘。数据通过第一数据焊盘和第四数据焊盘、或者通过第二数据焊盘和第三数据焊盘采用预定的位宽被输入和输出。还提供了相关的半导体芯片封装体和半导体系统。

Description

半导体芯片、包括其的半导体芯片封装体和半导体系统
相关申请的交叉引用
本申请要求于2013年9月3日向韩国知识产权局提交的申请号为10-2013-0105748的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。
技术领域
本发明的实施例涉及半导体芯片、包括半导体芯片的半导体芯片封装体和半导体系统。
背景技术
在电子工业中，随着半导体技术的发展以及用户的需求，越来越需要更小且更轻的半导体系统。响应于这样的需求，已经提出多芯片封装技术。根据多芯片封装技术，多个半导体芯片可以构成单个半导体封装体。因而，与利用多个单芯片封装体（或多个单裸片封装体）的半导体系统相比，利用多芯片封装体的半导体系统会在重量和尺寸上具有优势。
可以通过垂直地层叠多个半导体芯片或通过水平地排列多个半导体芯片来制造多芯片封装体。如果垂直层叠多个半导体芯片来制造多芯片封装体，则可以减小多个半导体芯片占用的平面面积。如果水平地排列多个半导体芯片来制造多芯片封装体，则可以简化用于制造多芯片封装体的封装工艺，并且可以减小多芯片封装体的厚度。近来，已经广泛地利用垂直地层叠多个半导体芯片的多芯片封装技术，以实现更小且更轻的半导体系统。包括垂直层叠并安装在引线框架上的半导体芯片对的多芯片封装体被称作为双裸片封装（double-die-package，DDP）型半导体封装体。
每个半导体芯片可以被设计为具有诸如“×8”、“×16”和“×32”等的各种位宽（bitorganization）中的一种。半导体芯片的数据访问时间或数据写入时间可以依赖于位宽。在半导体芯片具有“×8”位宽的情况下，可以同时输入或输出8比特的数据。在半导体芯片具有“×16”位宽的情况下，可以同时输入或输出16比特的数据。类似地，在半导体芯片具有“×32”位宽的情况下，可以同时输入或输出32比特的数据。
发明内容
各种实施例涉及半导体芯片、包括所述半导体芯片的半导体芯片封装体和半导体系统。
根据各种实施例，一种半导体芯片包括从命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘。另外，半导体芯片包括从命令地址焊盘起沿着第二方向顺序排列的第三数据焊盘、第二数据选通焊盘和第四数据焊盘。数据通过第一数据焊盘和第四数据焊盘、或者通过第二数据焊盘和第三数据焊盘以预定的位宽被输入和输出。
根据各种实施例，一种半导体芯片封装体包括从第一命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘；以及从第二命令地址焊盘起沿着第一方向顺序排列的第三数据焊盘、第二数据选通焊盘和第四数据焊盘。第一焊球与第一数据选通焊盘和第二数据选通焊盘耦接。
根据各种实施例，一种半导体系统包括控制器、第一半导体芯片和第二半导体芯片。控制器产生第一数据、第一数据选通信号、第二数据和命令地址信号。第一半导体芯片包括：第一命令地址焊盘、以及从第一命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘。第二半导体芯片包括第二命令地址焊盘以及从第二命令地址焊盘起沿着第一方向顺序排列的第五数据焊盘、第三数据选通焊盘和第六数据焊盘。第一数据选通信号被施加至第一数据选通焊盘和第三数据选通焊盘。
根据本发明的一个实施例，一种系统包括：处理器；控制器，适用于从处理器接收请求和数据；以及存储器单元，适用于从控制器接收请求和数据，其中，存储器单元包括：从命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘；以及从命令地址焊盘起沿着第二方向顺序排列的第三数据焊盘、第二数据选通焊盘和第四数据焊盘，其中，数据通过第一数据焊盘和第四数据焊盘或通过第二数据焊盘和第三数据焊盘以预定的位宽被输入和输出。
附图说明
结合附图和所附具体描述，本发明的实施例将变得更加清楚，其中：
图1是说明根据本发明的一个实施例的半导体芯片封装体的框图；
图2是说明根据本发明的一个实施例的半导体系统的框图；以及
图3说明使用根据本发明的一个实施例的存储器控制器电路的系统的框图。
具体实施方式
在下文中将参照附图来描述本发明的各种实施例。然而，本文描述的实施例仅出于说明的目的，并非意图限制本发明的范围。
参见图1，根据一个实施例的半导体芯片封装体100可以包括：第一焊球101、第二焊球102、第三焊球103、第四焊球104、第五焊球105、第六焊球106和第七焊球107，第一半导体芯片200和第二半导体芯片300。从外部设备供应的命令信号和地址信号可以通过第一焊球101施加至第一半导体芯片200和第二半导体芯片300。第二焊球102、第四焊球104、第五焊球105和第七焊球107可以用于接收或输出数据。第三焊球103和第六焊球106可以用于接收用于选通数据的数据选通信号。
第一半导体芯片200可以包括：第一命令地址焊盘201、第一数据焊盘202、第一数据选通焊盘203、第二数据焊盘204、第三数据焊盘205、第二数据选通焊盘206、第四数据焊盘207、第一输入电容器单元210和第二输入电容器单元211。第一命令地址焊盘201可以通过第一接合引线BW1与第一焊球101电耦接以接收命令信号和地址信号。第一数据焊盘202、第一数据选通焊盘203和第二数据焊盘204可以从第一命令地址焊盘201起沿着“A”方向顺序排列。第一数据选通焊盘203可以通过第三接合引线BW3与第三焊球103电耦接。第二数据焊盘204可以通过第五接合引线BW5与第四焊球104电耦接。第三数据焊盘205、第二数据选通焊盘206和第四数据焊盘207可以从第一命令地址焊盘201起沿着“B”方向顺序排列。“A”方向可以与“B”方向相反。第三数据焊盘205可以通过第七接合引线BW7与第五焊球105电耦接。第二数据选通焊盘206可以通过第八接合引线BW8与第六焊球106电耦接。第一输入电容器单元210可以包括NMOS晶体管N200和电容器C200。NMOS晶体管N200可以响应于具有逻辑“低”电平的控制信号XB而被关断，以采用预定的位宽将第一数据选通焊盘203与电容器C200电断开。即，第一输入电容器单元210可以采用预定的位宽电隔离电容器C200以减少第一数据选通焊盘203的输入电容值。第二输入电容器单元211可以包括NMOS晶体管N201和电容器C201。NMOS晶体管N201可以响应于具有逻辑“低”电平的控制信号XB而被关断，以采用预定的位宽将第二数据选通焊盘206与电容器C201电断开。即，第二输入电容器单元211可以采用预定的位宽电隔离电容器C201，以减少第二数据选通焊盘206的输入电容值。第二焊球102可以与第五数据焊盘302耦接。数据可以通过第一数据焊盘202和第四数据焊盘207、或者通过第二数据焊盘204和第三数据焊盘205以预定的位宽输入和输出。第一半导体芯片200可以适用于通过第二数据焊盘204和第三数据焊盘205以预定的位宽接收和输出数据。
第二半导体芯片300可以包括：第二命令地址焊盘301、第五数据焊盘302、第三数据选通焊盘303、第六数据焊盘304、第七数据焊盘305、第四数据选通焊盘306、第八数据焊盘307、第三输入电容器单元310和第四输入电容器单元311。第二命令地址焊盘301可以通过第六接合引线BW6与第一焊球101电耦接以接收命令信号和地址信号。第五数据焊盘302、第三数据选通焊盘303和第六数据焊盘304可以从第二命令地址焊盘301起沿着“A”方向顺序排列。第五数据选通焊盘302可以通过第二接合引线BW2与第二焊球102电耦接。第三数据选通焊盘303可以通过第四接合引线BW4与第三焊球103电耦接。第七数据焊盘305、第四数据选通焊盘306和第八数据焊盘307可以从第二命令地址焊盘301起沿着“B”方向顺序排列。“A”方向可以与“B”方向相反。第四数据选通焊盘306可以通过第九接合引线BW9与第六焊球106电耦接。第八数据焊盘307可以通过第十接合引线BW10与第七焊球107电耦接。第三输入电容器单元310可以包括NMOS晶体管N300和电容器C300。NMOS晶体管N300可以响应于具有逻辑“低”电平的控制信号XB而被关断，以采用预定的位宽将第三数据选通焊盘303与电容器C300电断开。即，第三输入电容器单元310可以采用预定的位宽电隔离电容器C300以减少第三数据选通焊盘303的输入电容值。第四输入电容器单元311可以包括NMOS晶体管N301和电容器C301。NMOS晶体管N301可以响应于具有逻辑“低”电平的控制信号XB而被关断，以采用预定的位宽将第四数据选通焊盘306与电容器C301电断开。即，第四输入电容器单元311可以采用预定的位宽电隔离电容器C301以减少第四数据选通焊盘306的输入电容值。第三焊球103与第一数据选通焊盘203和第三数据选通焊盘303连接。第一数据选通焊盘203和第三数据选通焊盘303通过第三焊球103接收数据选通信号DQS。
根据实施例，第一半导体芯片200中包括的第一数据焊盘202、第二数据焊盘204、第三数据焊盘205和第四数据焊盘207中的每个可以被实现为接收和输出单比特信号或多比特信号。类似地，根据实施例，第二半导体芯片300中包括的第五数据焊盘302、第六数据焊盘304、第七数据焊盘305和第八数据焊盘307中的每个可以被实现为接收和输出单比特信号或多比特信号。第二半导体芯片300可以适用于通过第五数据焊盘302和第八数据焊盘307以预定的位宽接收和输出数据。为了使根据实施例的半导体芯片封装体100具有“×16”的位宽，第二数据焊盘204、第三数据焊盘205、第五数据焊盘302和第八数据焊盘307中的每个必须适用于接收和输出4比特的数据。在这种情况下，由于第一数据选通焊盘203和第三数据选通焊盘303都与第三焊球103电耦接，并且第二数据选通焊盘206和第四数据选通焊盘306都与第六焊球106电耦接并通过第六焊球接收数据选通信号DQS，所以第一数据选通焊盘至第四数据选通焊盘203、206、303和306中的每个的输入电容值可以增大。因而，第一输入电容器单元至第四输入电容器单元210、211、310和311可以分别以“×16”的位宽接收具有逻辑“低”电平的控制信号XB，以减少第一数据选通焊盘至第四数据选通焊盘203、206、303和306的输入电容值。
参见图2，根据一个实施例的半导体系统可以包括控制器1、第一半导体芯片2和第二半导体芯片3。控制器1可以将第一数据DQ1<1:4>、第一数据选通信号DQS1、第二数据DQ2<1:4>、命令地址信号CA<1:10>、第三数据DQ3<1:4>、第二数据选通信号DQS2和第四数据DQ4<1:4>施加至第一半导体芯片2和第二半导体芯片3中的每个。第一半导体芯片2可以包括：第一命令地址焊盘部分21、第一数据焊盘部分22、第一数据选通焊盘部分23、第二数据焊盘部分24、第三数据焊盘部分25、第二数据选通焊盘部分26、第四数据焊盘部分27、第一内部数据发生器28和第二内部数据发生器29。第二半导体芯片3可以包括：第二命令地址焊盘部分31、第五数据焊盘部分32、第三数据选通焊盘部分33、第六数据焊盘部分34、第七数据焊盘部分35、第四数据选通焊盘部分36、第八数据焊盘部分37、第三内部数据发生器38和第四内部数据发生器39。
第一数据焊盘部分22、第一数据选通焊盘部分23和第二数据焊盘部分24可以从第一命令地址焊盘部分21起沿着“C”方向顺序排列。第三数据焊盘部分25、第二数据选通焊盘部分26和第四数据焊盘部分27可以从第一命令地址焊盘部分21起沿着“D”方向顺序排列。第五数据焊盘部分32、第三数据选通焊盘部分33和第六数据焊盘部分34可以从第二命令地址焊盘部分31起沿着“C”方向顺序排列。第七数据焊盘部分35、第四数据选通焊盘部分36和第八数据焊盘部分37可以从第二命令地址焊盘部分31起沿着“D”方向顺序排列。“C”方向可以与“D”方向相反。
第一内部数据发生器28可以响应于具有逻辑“低”电平的控制信号XB而通过第二数据焊盘部分24以“×16”位宽接收包括4比特的第一数据DQ1<1:4>。第一内部数据发生器28可以与通过第一数据选通焊盘部分23输入的第一数据选通信号DQS1同步地从第一数据DQ1<1:4>产生包括四个比特的第一内部数据DIN1<1:4>。此外，第一内部数据发生器28可以适用于与第一数据选通信号DQS1同步地缓冲通过第二数据焊盘部分24输入的第一数据DQ1<1:4>，以采用预定的位宽产生第一内部数据DIN1<1:4>。
第二内部数据发生器29可以响应于控制信号XB而通过第三数据焊盘部分25接收包括4比特的第三数据DQ3<1:4>。第二内部数据发生器29可以与通过第二数据选通焊盘部分26输入的第二数据选通信号DQS2同步地从第三数据DQ3<1:4>产生包括4比特的第二内部数据DIN2<1:4>。第二内部数据发生器29可以适用于与第二数据选通信号DQS2同步地缓冲通过第三数据焊盘部分25输入的第三数据DQ3<1:4>，以采用预定的位宽产生第二内部数据DIN2<1:4>。
第三内部数据发生器38可以响应于控制信号XB而通过第五数据焊盘部分32接收包括4比特的第二数据DQ2<1:4>。第三内部数据发生器38可以与通过第三数据选通焊盘部分33输入的第一数据选通信号DQS1同步地从第二数据DQ2<1:4>中产生包括4比特的第三内部数据DIN3<1:4>。第三内部数据发生器38可以适用于与第一数据选通信号DQS1同步地缓冲通过第五数据焊盘部分32输入的第二数据DQ2<1:4>，以采用预定的位宽产生第三内部数据DIN3<1:4>。
第四内部数据发生器39可以响应于控制信号XB而通过第八数据焊盘部分37接收包括4比特的第四数据DQ4<1:4>。第四内部数据发生器39可以与通过第四数据选通焊盘部分36输入的第二数据选通信号DQS2同步地从第四数据DQ4<1:4>中产生包括4比特的第四内部数据DIN4<1:4>。第四内部数据发生器39可以适用于与第二数据选通信号DQS2同步地缓冲通过第八数据焊盘部分37输入的第四数据DQ4<1:4>，以采用预定的位宽产生第四内部数据DIN4<1:4>。
参见图3，系统1000可以包括一个或更多个处理器1100。芯片组1150可以可操作地与处理器1100耦接。芯片组1150是CPU1100和系统1000的其它部件之间的信号的通信路径，系统1000的其它部件可以包括存储器控制器1200、输入/输出（“I/O”）总线1250以及磁盘驱动器控制器1300。根据系统1000的配置，多个不同信号中的任何一个可以通过芯片组1150传输。
存储器控制器1200可以可操作地与芯片组1150耦接。存储器控制器1200可以包括至少一个存储器控制器。存储器控制器1200可以通过芯片组1150接收由处理器提供的请求。存储器控制器1200可以可操作地与一个或更多个存储器件1350耦接。存储器件1350可以包括上述半导体芯片封装体100。
芯片组1150还可以与I/O总线1250耦接。I/O总线1250可以用作从芯片组1150至I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用多种通信协议中的任意一种与I/O设备1410、1420和1430通信。
磁盘驱动器控制器1300也可以可操作地与芯片组1150耦接。磁盘驱动器控制器1300可以用作芯片组1150和一个或更多个内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过存储指令和数据来有助于外部数据存储设备的断开。磁盘驱动器控制器1300和内部磁盘驱动器1450可以使用几乎任何类型的通信协议彼此通信或与芯片组1150通信，通信协议包括以上关于I/O总线1250提及的所有通信协议。
根据实施例，在将多个半导体芯片封装在单个封装体中时，多个半导体芯片中包括的数据选通焊盘可以与单个焊球耦接，并且多个半导体芯片中包括的相应的数据焊盘可以与不同的焊球耦接。因而，焊盘与焊球之间的电连接可以被容易地实现以获得期望的位宽。
通过以上实施例可以看出，本申请提供了一下的技术方案。
技术方案1.一种半导体芯片，包括：
第一数据焊盘、第一数据选通焊盘和第二数据焊盘，从命令地址焊盘起沿着第一方向顺序排列；以及
第三数据焊盘、第二数据选通焊盘和第四数据焊盘，从所述命令地址焊盘起沿着第二方向顺序排列，
其中，数据通过所述第一数据焊盘和所述第四数据焊盘、或者通过所述第二数据焊盘和所述第三数据焊盘以预定的位宽被输入和输出。
技术方案2.根据技术方案1所述的半导体芯片，其中，所述第一方向和所述第二方向彼此相反。
技术方案3.根据技术方案1所述的半导体芯片，还包括第一输入电容器单元，所述第一输入电容器单元包括第一电容器，
其中，所述第一输入电容器单元适用于以预定的位宽将所述第一数据选通焊盘与所述第一电容器电断开。
技术方案4.根据技术方案1所述的半导体芯片，还包括第二输入电容器单元，所述第二输入电容器单元包括第二电容器，
其中，所述第二输入电容器单元适用于以预定的位宽将所述第二数据选通焊盘与所述第二电容器电断开。
技术方案5.一种半导体芯片封装体，包括：
第一数据焊盘、第一数据选通焊盘和第二数据焊盘，从第一命令地址焊盘起沿着第一方向顺序排列；以及
第三数据焊盘、第二数据选通焊盘和第四数据焊盘，从第二命令地址焊盘起沿着所述第一方向顺序排列；以及
第一焊球，与所述第一数据选通焊盘和所述第二数据选通焊盘耦接。
技术方案6.根据技术方案5所述的半导体芯片封装体，其中，所述第一数据选通焊盘和所述第二数据选通焊盘中的每个通过所述第一焊球接收数据选通信号。
技术方案7.根据技术方案6所述的半导体芯片封装体，还包括：
第二焊球，与所述第二数据焊盘耦接；以及
第三焊球，与所述第三数据焊盘耦接。
技术方案8.根据技术方案7所述的半导体芯片封装体，
其中，第一半导体芯片适用于以预定的位宽通过所述第二数据焊盘接收和输出数据；以及
其中，第二半导体芯片适用于以所述预定的位宽通过所述第三数据焊盘接收和输出所述数据。
技术方案9.根据技术方案5所述的半导体芯片封装体，
其中，第一半导体芯片还包括第一输入电容器单元，所述第一输入电容器单元包括第一电容器；以及
其中，所述第一输入电容器单元适用于以预定的位宽将所述第一数据选通焊盘与所述第一电容器电断开。
技术方案10.根据技术方案9所述的半导体芯片封装体，
其中，第二半导体芯片还包括第二输入电容器单元，所述第二输入电容器单元包括第二电容器；以及
其中，所述第二输入电容器单元适用于以所述预定的位宽将所述第二数据选通焊盘与所述第二电容器电断开。
技术方案11.根据技术方案5所述的半导体芯片封装体，
其中，第一半导体芯片还包括从所述第一命令地址焊盘起沿着第二方向顺序排列的第五数据焊盘、第三数据选通焊盘和第六数据焊盘；以及
其中，第二半导体芯片还包括从所述第二命令地址焊盘起沿着所述第二方向顺序排列的第七数据焊盘、第四数据选通焊盘和第八数据焊盘。
技术方案12.根据技术方案11所述的半导体芯片封装体，其中，所述第一方向和所述第二方向彼此相反。
技术方案13.根据技术方案11所述的半导体芯片封装体，还包括第二焊球，所述第二焊球与所述第三数据选通焊盘和所述第四数据选通焊盘耦接，
其中，所述第三数据选通焊盘和所述第四数据选通焊盘中的每个通过所述第二焊球接收数据选通信号。
技术方案14.根据技术方案13所述的半导体芯片封装体，还包括：
第三焊球，与所述第五数据焊盘耦接；以及
第四焊球，与所述第八数据焊盘耦接。
技术方案15.根据技术方案14所述的半导体芯片封装体，
其中，所述第一半导体芯片适用于以预定的位宽通过所述第五数据焊盘接收和输出数据，以及
其中，所述第二半导体芯片适用于以所述预定的位宽通过所述第八数据焊盘接收和输出所述数据。
技术方案16.一种半导体系统，包括：
控制器，适用于产生第一数据、第一数据选通信号、第二数据和命令地址信号;
第一半导体芯片，适用于包括第一命令地址焊盘以及从所述第一命令地址焊盘起沿着第一方向顺序排列的第一数据焊盘、第一数据选通焊盘和第二数据焊盘；以及
第二半导体芯片，适用于包括第二命令地址焊盘以及从所述第二命令地址焊盘起沿着所述第一方向顺序排列的第三数据焊盘、第二数据选通焊盘和第四数据焊盘，
其中，所述第一数据选通信号被施加至所述第一数据选通焊盘和所述第二数据选通焊盘。
技术方案17.根据技术方案16所述的半导体系统，其中，所述第一半导体芯片还包括第一内部数据发生器，所述第一内部数据发生器适用于与所述第一数据选通信号同步地缓冲通过所述第二数据焊盘输入的所述第一数据，以采用预定的位宽产生第一内部数据。
技术方案18.根据技术方案17所述的半导体系统，其中，所述第二半导体芯片还包括第二内部数据发生器，所述第二内部数据发生器适用于与所述第一数据选通信号同步地缓冲通过所述第三数据焊盘输入的所述第二数据，以采用所述预定的位宽产生第二内部数据。
技术方案19.根据技术方案16所述的半导体系统，其中，所述控制器还产生第三数据、第二数据选通信号和第四数据。
技术方案20.根据技术方案19所述的半导体系统，其中，所述第一半导体芯片适用于还包括从所述第一命令地址焊盘起沿着第二方向顺序排列的第五数据焊盘、第三数据选通焊盘和第六数据焊盘。
技术方案21.根据技术方案20所述的半导体系统，
其中，所述第二半导体芯片适用于还包括从所述第二命令地址焊盘起沿着所述第二方向顺序排列的第七数据焊盘、第四数据选通焊盘和第八数据焊盘；以及
其中，所述第二数据选通信号被施加至所述第三数据选通焊盘和所述第四数据选通焊盘。
技术方案22.根据技术方案21所述的半导体系统，其中，所述第一方向和所述第二方向彼此相反。
技术方案23.根据技术方案21所述的半导体系统，其中，所述第一半导体芯片还包括第三内部数据发生器，所述第三内部数据发生器适用于与所述第二数据选通信号同步地缓冲通过所述第五数据焊盘输入的第三数据，以采用预定的位宽产生第三内部数据。
技术方案24.根据技术方案23所述的半导体系统，其中，所述第二半导体芯片还包括第四内部数据发生器，所述第四内部数据发生器适用于与所述第二数据选通信号同步地缓冲通过所述第八数据焊盘输入的第四数据，以采用所述预定的位宽产生第四内部数据。
技术方案25.一种系统，包括：
处理器；
控制器，适用于从所述处理器接收请求和数据；以及
存储器单元，适用于从所述控制器接收所述请求和所述数据，
其中，所述存储器单元包括：
第一数据焊盘、第一数据选通焊盘和第二数据焊盘，从命令地址焊盘起沿着第一方向顺序排列；以及
第三数据焊盘、第二数据选通焊盘和第四数据焊盘，从所述命令地址焊盘起沿着第二方向顺序排列，
其中，数据通过所述第一数据焊盘和所述第四数据焊盘、或者通过所述第二数据焊盘和所述第三数据焊盘以预定的位宽被输入和输出。

Claims (10)

1.一种半导体芯片，包括：
第一数据焊盘、第一数据选通焊盘和第二数据焊盘，从命令地址焊盘起沿着第一方向顺序排列；以及
第三数据焊盘、第二数据选通焊盘和第四数据焊盘，从所述命令地址焊盘起沿着第二方向顺序排列，
其中，数据通过所述第一数据焊盘和所述第四数据焊盘、或者通过所述第二数据焊盘和所述第三数据焊盘以预定的位宽被输入和输出。
2.根据权利要求1所述的半导体芯片，其中，所述第一方向和所述第二方向彼此相反。
3.根据权利要求1所述的半导体芯片，还包括第一输入电容器单元，所述第一输入电容器单元包括第一电容器，
其中，所述第一输入电容器单元适用于以预定的位宽将所述第一数据选通焊盘与所述第一电容器电断开。
4.根据权利要求1所述的半导体芯片，还包括第二输入电容器单元，所述第二输入电容器单元包括第二电容器，
其中，所述第二输入电容器单元适用于以预定的位宽将所述第二数据选通焊盘与所述第二电容器电断开。
5.一种半导体芯片封装体，包括：
第一数据焊盘、第一数据选通焊盘和第二数据焊盘，从第一命令地址焊盘起沿着第一方向顺序排列；以及
第三数据焊盘、第二数据选通焊盘和第四数据焊盘，从第二命令地址焊盘起沿着所述第一方向顺序排列；以及
第一焊球，与所述第一数据选通焊盘和所述第二数据选通焊盘耦接。
6.根据权利要求5所述的半导体芯片封装体，其中，所述第一数据选通焊盘和所述第二数据选通焊盘中的每个通过所述第一焊球接收数据选通信号。
7.根据权利要求6所述的半导体芯片封装体，还包括：
第二焊球，与所述第二数据焊盘耦接；以及
第三焊球，与所述第三数据焊盘耦接。
8.根据权利要求7所述的半导体芯片封装体，
其中，第一半导体芯片适用于以预定的位宽通过所述第二数据焊盘接收和输出数据；以及
其中，第二半导体芯片适用于以所述预定的位宽通过所述第三数据焊盘接收和输出所述数据。
9.根据权利要求5所述的半导体芯片封装体，
其中，第一半导体芯片还包括第一输入电容器单元，所述第一输入电容器单元包括第一电容器；以及
其中，所述第一输入电容器单元适用于以预定的位宽将所述第一数据选通焊盘与所述第一电容器电断开。
10.根据权利要求9所述的半导体芯片封装体，
其中，第二半导体芯片还包括第二输入电容器单元，所述第二输入电容器单元包括第二电容器；以及
其中，所述第二输入电容器单元适用于以所述预定的位宽将所述第二数据选通焊盘与所述第二电容器电断开。
CN201410080821.0A 2013-09-03 2014-03-06 半导体芯片、包括其的半导体芯片封装体和半导体系统 Active CN104425420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0105748 2013-09-03
KR20130105748A KR20150026644A (ko) 2013-09-03 2013-09-03 반도체칩, 반도체칩 패키지 및 이를 포함하는 반도체시스템

Publications (2)

Publication Number Publication Date
CN104425420A true CN104425420A (zh) 2015-03-18
CN104425420B CN104425420B (zh) 2019-06-28

Family

ID=52584866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410080821.0A Active CN104425420B (zh) 2013-09-03 2014-03-06 半导体芯片、包括其的半导体芯片封装体和半导体系统

Country Status (3)

Country Link
US (1) US9600424B2 (zh)
KR (1) KR20150026644A (zh)
CN (1) CN104425420B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293528A (zh) * 2016-04-11 2017-10-24 爱思开海力士有限公司 包括芯片启动焊盘的半导体封装
CN108962856A (zh) * 2017-05-18 2018-12-07 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102639707B1 (ko) 2018-07-31 2024-02-26 에스케이하이닉스 주식회사 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416131A (zh) * 2001-10-29 2003-05-07 三菱电机株式会社 能适应多种封装形式的半导体存储装置
US6819134B2 (en) * 2002-06-29 2004-11-16 Hynix Semiconductor Inc. Decoding circuit for wafer burn-in test
US20060060959A1 (en) * 2004-09-21 2006-03-23 Yoshinari Hayashi Semiconductor device
CN102089974A (zh) * 2008-07-13 2011-06-08 阿尔特拉公司 用于优化电路中的频率性能的输入/输出模块的装置和方法
CN102820283A (zh) * 2011-06-08 2012-12-12 尔必达存储器株式会社 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529675B1 (ko) 2008-12-26 2015-06-29 삼성전자주식회사 멀티 칩 패키지 메모리 장치
KR101163037B1 (ko) 2010-03-31 2012-07-05 에스케이하이닉스 주식회사 3차원 적층 반도체 집적회로 및 그 제어 방법
KR102110984B1 (ko) * 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416131A (zh) * 2001-10-29 2003-05-07 三菱电机株式会社 能适应多种封装形式的半导体存储装置
US6819134B2 (en) * 2002-06-29 2004-11-16 Hynix Semiconductor Inc. Decoding circuit for wafer burn-in test
US20060060959A1 (en) * 2004-09-21 2006-03-23 Yoshinari Hayashi Semiconductor device
CN102089974A (zh) * 2008-07-13 2011-06-08 阿尔特拉公司 用于优化电路中的频率性能的输入/输出模块的装置和方法
CN102820283A (zh) * 2011-06-08 2012-12-12 尔必达存储器株式会社 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293528A (zh) * 2016-04-11 2017-10-24 爱思开海力士有限公司 包括芯片启动焊盘的半导体封装
CN107293528B (zh) * 2016-04-11 2019-11-08 爱思开海力士有限公司 包括芯片启动焊盘的半导体封装
CN108962856A (zh) * 2017-05-18 2018-12-07 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统
CN108962856B (zh) * 2017-05-18 2023-06-06 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统

Also Published As

Publication number Publication date
KR20150026644A (ko) 2015-03-11
US20150067193A1 (en) 2015-03-05
CN104425420B (zh) 2019-06-28
US9600424B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
US11211105B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US7872936B2 (en) System and method for packaged memory
CN107257998A (zh) 具有裸片以执行刷新操作的设备
US20150113356A1 (en) System-in-package module with memory
US8111534B2 (en) Rank select using a global select pin
US9613678B2 (en) Semiconductor apparatus including multichip package
US20120284480A1 (en) Memory systems, memory controllers, memory modules and methods for interfacing with memory modules
KR101598829B1 (ko) 개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템
CN104425420A (zh) 半导体芯片、包括其的半导体芯片封装体和半导体系统
US10651156B2 (en) Memory package and memory device utilizing an intermediate chip
KR20110099384A (ko) 와이드 입출력 반도체 메모리 장치 및 이를 포함하는 반도체 패키지
US10403331B2 (en) Semiconductor device having a floating option pad, and a method for manufacturing the same
US11621031B2 (en) Apparatuses and systems for providing power to a memory
US10355001B2 (en) Memories and methods to provide configuration information to controllers
US10186487B2 (en) Semiconductor device
WO2024086092A1 (en) Stacked dynamic random access memory (dram) device with multiple master die
US8238133B2 (en) Semiconductor device with a selection circuit selecting a specific pad
WO2014132835A1 (ja) 半導体装置
US20130043601A1 (en) Universal printed circuit board and memory card including the same
KR20130072044A (ko) 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant