CN104425226B - 浮栅及其形成方法、闪存单元及其形成方法 - Google Patents
浮栅及其形成方法、闪存单元及其形成方法 Download PDFInfo
- Publication number
- CN104425226B CN104425226B CN201310365627.2A CN201310365627A CN104425226B CN 104425226 B CN104425226 B CN 104425226B CN 201310365627 A CN201310365627 A CN 201310365627A CN 104425226 B CN104425226 B CN 104425226B
- Authority
- CN
- China
- Prior art keywords
- gate layer
- floating gate
- ion
- forming method
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 66
- 238000000137 annealing Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims description 62
- 238000011065 in-situ storage Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- -1 phosphonium ion Chemical class 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052710 silicon Inorganic materials 0.000 abstract description 29
- 230000014759 maintenance of location Effects 0.000 abstract description 18
- 238000002156 mixing Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 15
- 238000010348 incorporation Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008284 Si—F Inorganic materials 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种浮栅及其形成方法、闪存单元及其形成方法，所述浮栅的形成方法包括提供半导体衬底；在所述半导体衬底上形成栅介质层；在所述栅介质层上形成浮栅层；在所述浮栅层掺入氟离子；进行退火处理。本发明提供的浮栅的形成方法通过在所述浮栅层掺入氟离子，并进行退火处理激活所述氟离子，使所述氟离子与位于多晶硅晶界处的活跃硅原子发生反应，达到钝化晶界处硅原子的效果，从而提高后续利用所述浮栅形成的闪存单元的数据保存性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及浮栅及其形成方法、闪存单元及其形成方法。
背景技术
在半导体产业中，集成电路的产品主要分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中一个重要组成。存储器件中的非易失存储器包括电可编程只读存储器(EPROM)、电可擦除编程只读存储器(EEPROM)和闪存(flash memory)。与其它的非易失性存储器相比，闪存具有存储数据的非易失性、低功耗、集成度高、较快的存取速度、易于擦除和重写以及低成本等特性，因此，闪存被广泛地应用于各个领域，如嵌入式系统、计算机、电信交换机和蜂窝电话等。
闪存的标准物理结构称为闪存单元(bit)，闪存单元的结构具有控制栅(controlgate，CG)和导电沟道，控制栅与导电沟道间具有浮栅(floating gate，FG)。由于浮栅的存在，使闪存可以完成三种基本操作模式：读、写和擦除，并且由于浮栅的存在，即便在没有电源供给的情况下，闪存单元仍然可以保持存储数据的完整性。
闪存单元的一个重要的性能是数据保存性能(data retention)，数据保存性能是指闪存单元对数据持久完整保存的能力。现已发现，现有闪存单元在使用不久后就会出现数据流失的现象，并且温度越高，数据流失的现象越明显。请参考图1，图1显示了现有闪存单元接受烘烤测试前后的阈值电压变化，在未进行测试时，一个闪存产品中，全部闪存单元的阈值电压呈正态分布曲线1所示，但是在烘烤测试之后，全部闪存单元的阈值电压呈正态分布曲线2所示，可见在烘烤测试期间，闪存单元的阈值电压发生了偏移，从图1中还可以看到阈值电压偏移量ΔV，阈值电压偏移是因为发生了数据流失。由此可知，现有闪存单元的数据保存性能有待提高。
为此，需要一种新的闪存单元及其形成方法，以提高闪存单元的数据保存性能。
发明内容
本发明解决的问题是提供一种浮栅及其形成方法、闪存单元及其形成方法，以提高闪存单元的数据保存性能。
为解决上述问题，本发明提供一种浮栅的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成栅介质层；
在所述栅介质层上形成浮栅层；
在所述浮栅层掺入氟离子；
进行退火处理。
可选的，采用原位掺杂方式在所述浮栅层掺入所述氟离子，所述氟离子的掺杂浓度范围包括1E17atom/cm3～1E20atom/cm3。
可选的，采用离子注入方式在所述浮栅层掺入所述氟离子，所述氟离子的注入浓度范围包括1E13atom/cm2～1E16atom/cm2，注入能量范围包括1KeV～100KeV。
可选的，所述退火处理的温度范围包括500℃～1000℃，时间范围包括10s～100s。
可选的，所述浮栅层的材料包括多晶硅，其厚度范围包括200埃～2000埃。
可选的，所述形成方法还包括：在所述浮栅层掺入导电离子。
可选的，采用原位掺杂方式在所述浮栅层掺入所述导电离子，所述导电离子的掺杂浓度为1E17atom/cm3～1E20atom/cm3。
可选的，采用离子注入方式在所述浮栅层掺入所述导电离子，所述导电离子的注入浓度范围包括1E13atom/cm2～1E16atom/cm2，注入能量范围包括1KeV～100KeV。
可选的，所述导电离子包括磷离子或者砷离子。
为解决上述问题，本发明还提供了一种闪存单元的形成方法，包括如上所述的浮栅的形成方法。
为解决上述问题，本发明还提供了一种浮栅，包括：
半导体衬底；
栅介质层，位于所述半导体衬底上；
浮栅层，位于所述栅介质层和所述隔离结构上；
所述浮栅层中掺有氟离子。
可选的，所述氟离子的浓度范围包括1E17atom/cm3～1E20atom/cm3。
为解决上述问题，本发明还提供了一种闪存单元，包括如上所述的浮栅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明所提供的浮栅的形成方法中，在所提供半导体衬底上形成栅介质层，然后在所述栅介质层上形成浮栅层，并在所述浮栅层掺入氟离子，并进行退火处理。本发明提供的浮栅的形成方法通过在所述浮栅层掺入氟离子，并进行退火处理激活所述氟离子，使所述氟离子与位于多晶硅晶界处的活跃硅原子发生反应，形成硅氟共价键，从而可以达到钝化晶界处硅原子的效果，防止晶界处硅原子与氢原子发生反应，从而防止最终所形成的闪存单元在使用中产生带正电的硅原子，进而防止因存储在浮栅层中的电子与带正电的硅原子结合而引起的数据流失，即保证了闪存单元的数据不发生流失，提高闪存单元的数据保存性能。
进一步，采用原位掺杂在所述浮栅层掺入氟离子，节省工艺步骤，节约成本。
附图说明
图1为现有闪存单元接收烘烤测试前后的阈值电压变化示意图；
图2至图3为本发明实施例一浮栅的形成方法的示意图；
图4至图7为本发明实施例二浮栅的形成方法的示意图；
图8为本发明实施例所提供的闪存单元样本与现有闪存单元样本在烘烤测试过程中时间-电阻变化率的比较图。
具体实施方式
在闪存单元形成过程中，由于工艺的原因会带入氢原子（H），例如沉积形成多晶硅时，需要使用硅烷（SiH4），硅烷中即含有氢原子。氢原子会与浮栅层中位于多晶硅晶界处的硅原子形成硅氢共价键（Si-H）。硅氢共价键不稳定，易发生断裂，一旦硅氢共价键发生断裂，两个氢原子组成一个氢分子逸出，但此时，原来硅氢共价键中的硅原子就会会缺少一个电子，此硅原子带正电，不稳定，因此，此带正电的硅原子会吸引存储在浮栅层中的电子与之结合，从而形成稳定的硅原子结构。但是，存储在浮栅层中的电子即存储在浮栅层中的数据，一旦存储在浮栅层中的电子与带正电的硅原子结合，就会导致闪存单元的数据流失，从而使闪存单元的数据保存性能下降。
为此，本发明提供一种浮栅的形成方法，所述方法在形成浮栅层的过程中或者在形成浮栅层之后，在所述浮栅层掺入氟离子，并进行退火处理，使所述氟离子与位于多晶硅晶界处的高能量硅原子反应，形成硅氟共价键（Si-F），氟的电负性极强，因此硅氟共价键键能大，十分稳定，不易发生断裂，防止带正电的硅原子的产生，从而防止后续存储在浮栅层中的电子与带正电的硅原子结合，保证闪存单元的数据不发生流失，提高闪存单元的数据保存性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例一首先提供一种浮栅的形成方法。
请参考图2，提供半导体衬底10。
本实施例半导体衬底10中可以形成有隔离结构11，隔离结构11可以隔开相邻闪存单元的有源区（未示出），从而可使得多个闪存单元共用一个浮栅层。隔离结构11可以为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构，本实施例以浅沟槽隔离结构为例。
形成隔离结构11的过程可以包括以下步骤：在半导体衬底10上依次形成垫氧化层（未示出）和腐蚀阻挡层（未示出），并依次蚀刻腐蚀阻挡层、垫氧化层和半导体衬底10，直至在半导体衬底10内形成沟槽（未示出），在沟槽内表面形成衬氧化层（未示出），采用化学气相沉积法在沟槽内部、垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层，再形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层，平坦化隔离绝缘层至暴露出腐蚀阻挡层，依次去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构，即隔离结构11，此时隔离结构11的上表面通常高于半导体衬底10。
请继续参考图2，在半导体衬底10上形成栅介质层12。
本实施例可以采用化学气相沉积法形成栅介质层12，并且栅介质层12可以同时位于隔离结构11上（未示出）。
本实施例中，栅介质层12的材料可以是二氧化硅，其厚度范围可以包括50埃～200埃。
请参考图3，在栅介质层12上形成浮栅层13。
本实施例中，浮栅层13的材料可以是多晶硅，可以采用化学气相沉积法形成浮栅层13。
本实施例在形成浮栅层13的过程中，采用原位（in-situ）掺杂的方法在浮栅层13掺入导电离子和氟离子，即在化学气相沉积工艺过程中，在沉积气体中加入导电离子和氟离子，这些导电离子和氟离子与用于生成多晶硅的硅烷等气体一同沉积形成浮栅层13。
本实施例中，导电离子的类型可以是N型离子，具体可以是磷离子或者是砷离子等。
在浮栅层13掺入导电离子可以使浮栅层13具有导电和存储电荷的性能。如果导电离子的原位掺杂浓度小于1E17atom/cm3，则所掺杂的导电离子不足以改变浮栅层13的功函数，导致浮栅层13的导电性能不良，阈值电压不满足要求；而如果导电离子的原位掺杂浓度大于1E20atom/cm3，则浮栅层13中的导电离子会达到饱和，并且有多余的导电离子，多余的导电离子不仅造成浪费，而且还可能发生团聚，对浮栅层13的电学性能产生不良影响。因此，本实施例中，导电离子的原位掺杂浓度范围可以选择为1E17atom/cm3～1E20atom/cm3。
在浮栅层13掺入氟离子可以钝化浮栅层13。如果氟离子的原位掺杂浓度小于1E17atom/cm3，则所掺杂的氟离子不足以钝化浮栅层13中所有多晶硅的晶界，即不足以钝化浮栅层13；而如果氟离子的原位掺杂浓度大于1E20atom/cm3，则浮栅层13中的氟离子会达到饱和并且有多余的氟离子，多余的氟离子不仅造成浪费，而且还可能发生团聚，团聚的氟离子会对浮栅层13造成损害。因此，本实施例中，氟离子的原位掺杂浓度范围可以选择为1E17atom/cm3～1E20atom/cm3。
请继续参考图3，对掺入有导电离子和氟离子的浮栅层13进行退火处理。
本实施例退火处理可以激活导电离子和氟离子。在退火处理过程中，所掺入的部分氟离子会与位于多晶硅晶界处的活跃硅原子反应生成硅氟共价键。需要说明的是，除了与硅原子形成硅氟共价键以外，在浮栅层13中还包括有游离的氟离子，这些氟离子同样起到钝化浮栅层13的作用，例如这些游离的氟离子能够捕捉后续工艺中带入的氢原子，从而防止浮栅层13中的多晶硅结构受到影响，因此保证浮栅层13的性质稳定。而浮栅层13的性质稳定就可以提高后续利用浮栅层13形成的闪存结构的数据保存性能。
本实施例退火处理的温度范围可以包括500℃～1000℃，时间范围可以包括10s～100s，适当的提高温度可以减少相应的退火时间，但是如果退火处理的温度低于500℃并且退火处理时间小于10s，则不足以激活导电离子和氟离子，从而可能导致浮栅层13阈值电压不满足要求，并且导致无法达到钝化浮栅层13的效果，而如果退火处理的温度在1000℃以上并且退火处理时间大于100s，则可能对各半导体结构造成破坏，甚至造成所形成的硅氟共价键断裂。
本实施例所提供浮栅的形成方法在形成浮栅层13的过程中，在浮栅层13掺入氟离子，并进行退火处理，在退火条件下，所述氟离子会与位于多晶硅晶界处的高能量硅原子发生反应，形成硅氟共价键（Si-F），硅氟共价键的形成可以防止硅氢共价键的形成。并且氟的电负性极强，因此硅氟共价键键能大，十分稳定，即使温度很高，也不易发生断裂，防止带正电的硅原子的产生，从而防止后续存储在浮栅层中的电子与带正电的硅原子结合，保证闪存单元的数据不发生流失，提高闪存单元的数据保存性能。同时，本实施例所提供的浮栅的形成方法采用原位掺杂的方式掺入导电离子和氟离子，不仅工艺简单，而且工艺成本低。
本发明实施例二提供另外一种浮栅的形成方法。
请参考图4，提供半导体衬底20。
半导体衬底20中形成有隔离结构21，本实施例中隔离结构21为浅沟槽隔离结构，可参考实施例一相应内容。
请继续参考图4，在半导体衬底20上形成栅介质层22。
本实施例同样可以采用化学气相沉积法形成栅介质层22，并且栅介质层22同时位于隔离结构21上（未示出），可参考实施例一相应内容。
请参考图5，在栅介质层22上形成浮栅层23。
本实施例中，浮栅层23的材料可以是多晶硅，可以采用化学气相沉积法形成浮栅层23。
请参考图6，本实施例在形成浮栅层23后，采用离子注入（ion implantation）的方法在浮栅层23掺入导电离子24，其中，导电离子24具体可以是磷离子或者是砷离子等。
在浮栅层23掺入导电离子24可以使浮栅层23具有导电和存储电荷的性能。本实施例中，导电离子24的离子注入浓度范围可以选择为1E13atom/cm2～1E16atom/cm2，其原因可参考实施例一相应内容。
本实施例中采用离子注入方式掺入导电离子24时，采用的能量范围可以包括1KeV～100KeV，如果能量小于1KeV，则可能导致导电离子24打入浮栅层23较浅的位置，而如果能量大于100KeV，则可能导致导电离子24穿过浮栅层23。
请参考图7，本实施例在浮栅层23掺入导电离子24后，再次采用离子注入方式在掺入有导电离子24的浮栅层23掺入氟离子25。
在浮栅层23掺入氟离子25可以钝化浮栅层23。本实施例中，氟离子25的离子注入浓度范围可以选择为1E13atom/cm2～1E16atom/cm2，其原因可参考实施例一相应内容。
本实施例中采用离子注入掺入氟离子25时，采用的能量范围可以包括1KeV～100KeV，如果能量小于1KeV，则可能导致氟离子25打入浮栅层23较浅的位置，而如果能量大于100KeV，则可能导致氟离子25穿过浮栅层23。
请继续参考图7，对掺入有导电离子24和氟离子25的浮栅层23进行退火处理。
本实施例退火处理的作用和原理可参考实施例一，本实施例退火处理的温度范围可以包括500℃～1000℃，时间范围可以包括10s～100s，所述温度范围和时间范围的选取原因可参考实施例一相应内容。
本实施例所提供浮栅的形成方法在形成浮栅层23之后，首先在浮栅层23中注入导电离子24，然后在具有导电离子24的浮栅层23注入氟离子25，并进行退火处理，在退火条件下，所述氟离子25会与位于多晶硅晶界处的高能量硅原子发生反应，形成硅氟共价键（Si-F），从而防止硅氢共价键的形成。由于氟的电负性极强，因此硅氟共价键键能大，十分稳定，即使温度较高，也不易发生断裂，防止带正电的硅原子的产生，从而防止后续存储在浮栅层中的电子与带正电的硅原子结合，保证闪存单元的数据不发生流失，提高闪存单元的数据保存性能。
需要说明的是，本实施例在浮栅层23注入导电离子24后，并且在浮栅层23注入氟离子25之前，可先进行一次退火处理，从而先激活导电离子24，所述退火处理的条件可以与后续退火处理的条件相同。
在本发明的其它实施例中，也可以先在浮栅层注入氟离子，然后在浮栅层注入导电离子。此时，同样可以在每次离子注入之后都进行一次退火处理，也可以在两次离子注入后一同进行一次退火处理。
在本发明的其它实施例中，也可以采用原位掺杂方式在浮栅层掺入导电离子，然后通过离子注入方式在浮栅层掺入氟离子，或者反过来，采用原位掺杂方式在浮栅层掺入氟离子，然后通过离子注入方式在浮栅层掺入导电离子。上述两种方式都可以在一次掺入之后即进行一次退火处理，也可以在两次掺入之后一同进行一次退火处理。
本发明所提供的浮栅的形成方法可以采用多种方案，因此具有工艺灵活的优点，同时，所采用的工艺为原位掺杂或者离子注入，技术成熟，工艺简单，并且工艺成本低。
本发明实施例三提供一种闪存单元的形成方法，所述闪存单元的形成方法可以采用实施例一或者实施例二中的任意一种浮栅的形成方法形成浮栅层，然后在浮栅层上形成氧化物-氮化物-氧化物（oxide-nitride-oxide，ONO）层，并在ONO层上形成控制栅。
本实施例所提供的闪存单元的形成方法采用了实施例一或者实施例二中的任意一种浮栅的形成方法形成浮栅层，因此，所述浮栅层掺入有氟离子，并且进行了退火处理，即所述浮栅层被所述氟离子钝化，从而使得浮栅层的电性能稳定，从而防止后续存储在浮栅层的电荷流失，提高了闪存单元的数据保存性能。并且本实施例所提供的闪存单元的形成方法可以采用多种方式形成所述浮栅，因此具有工艺灵活的优点，同时，所采用的工艺为原位掺杂或者离子注入，技术成熟，工艺简单，并且工艺成本低。
本发明实施例四提供一种浮栅，所述浮栅具有半导体衬底，所述半导体衬底中具有用于隔离有源区的隔离结构，所述隔离结构的表面高于所述半导体衬底，所述半导体衬底上具有栅介质层，浮栅层位于所述栅介质层上和所述隔离结构上，其中所述浮栅层中掺有氟离子。本实施例中，所述浮栅层的材料包括多晶硅，部分所述氟离子与位于多晶硅晶界处的活跃硅原子形成硅氟键，从而使浮栅层被钝化。
本实施例所提供的浮栅可以由实施例一或者实施例二中的任意一种浮栅的形成方法形成，并且，所述浮栅层中所述氟离子的浓度范围包括1E17atom/cm3～1E20atom/cm3，可参考实施例一或者实施例二相应内容。
本实施例所提供的浮栅中，由于所述浮栅层中掺入有氟离子，因此浮栅层被钝化，从而使得浮栅层的电性能稳定，从而防止后续存储在浮栅层的电荷流失，提高了具有此浮栅的闪存单元的数据保存性能。
本发明实施例五还提供一种闪存单元，所述闪存单元包括有本发明实施例四所提供的浮栅。
由于本发明实施例所提供的浮栅中，所述浮栅层中所述氟离子的浓度范围包括1E17atom/cm3～1E20atom/cm3，因此本发明所提供的闪存单元中，所述浮栅层中所述氟离子的浓度范围亦包括1E17atom/cm3～1E20atom/cm3。
本实施例所提供的闪存单元中，由于所述浮栅层中掺入有氟离子，因此浮栅层被钝化，从而使得浮栅层的电性能稳定，从而防止后续存储在浮栅层的电荷流失，提高了闪存单元的数据保存性能。
请参考图8，图8为本发明实施例所提供的闪存单元样本与现有闪存单元样本在烘烤测试过程中时间-电阻变化率的比较图。
图8显示了在两个不同烘烤测试温度条件下两组闪存单元样本的时间-电阻变化率曲线，其中虚线（…）所代表的是在100℃条件下进行烘烤测试的一组闪存单元样本的时间-电阻变化率曲线，而实线（—）所代表的是在150℃条件下进行烘烤测试的一组闪存单元样本的时间-电阻变化率曲线。
本实施例中，两组闪存单元样本均包括一个现有闪存单元样本和三个本实施例所提供的闪存单元样本。每组闪存单元样本中，现有闪存单元样本所测得的时间-电阻变化率坐标用“O”表示，现有闪存单元的浮栅层未掺入有氟离子；第一个样本所测得的时间-电阻变化率坐标点用“+”表示，第一个样本的浮栅层掺入的氟离子浓度为1.9E19atom/cm3；第二个样本所测得的时间-电阻变化率坐标点用“X”表示，第二个样本的浮栅层掺入的氟离子浓度为5.7E19atom/cm3；第三个样本所测得的时间-电阻变化率坐标点用“Δ”表示，第三个样本的浮栅层掺入的氟离子浓度为9.4E19atom/cm3。
从图8中可以看出，两组闪存单元样本均表现出同样的规律，即：在经过相同的测试时间后，本实施例所提供的三个闪存单元样本的电阻变化率均小于现有闪存单元样本的电阻变化率，并且本实施例所提供的三个闪存单元样本中，掺入的氟离子浓度越高，则电阻变化率随时间的变化越小。并且在100℃的烘烤测试条件下，浮栅层掺入氟离子浓度为5.7E19atom/cm3或9.4E19atom/cm3的闪存单元在经过800小时之后，电阻变化率仍然不会超过0.005。有此可知，本实施例所提供的三个闪存单元样本的数据保存性能比现有闪存单元样本的数据保存性能好，并且，在浮栅层掺入的氟离子浓度范围在0～9.4E19atom/cm3时，浮栅层掺入的氟离子浓度越高，则对应的闪存单元样本的数据保存性能越好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种浮栅的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成栅介质层；
在所述栅介质层上形成浮栅层；
直接在所述浮栅层掺入氟离子；
进行退火处理；
所述浮栅层的材料为多晶硅；
采用原位掺杂的方法在所述浮栅层掺入所述氟离子；
所述氟离子的原位掺杂浓度范围为1E17atom/cm3～1E20atom/cm3；
在所述退火处理后，所述浮栅层中还包括有游离的氟离子。
2.如权利要求1所述的浮栅的形成方法，其特征在于，所述退火处理的温度范围包括500℃～1000℃，时间范围包括10s～100s。
3.如权利要求1所述的浮栅的形成方法，其特征在于，所述浮栅层的厚度范围包括200埃～2000埃。
4.如权利要求1所述的浮栅的形成方法，其特征在于，所述形成方法还包括：在所述浮栅层掺入导电离子。
5.如权利要求4所述的浮栅的形成方法，其特征在于，采用原位掺杂方式在所述浮栅层掺入所述导电离子，所述导电离子的掺杂浓度为1E17atom/cm3～1E20atom/cm3。
6.如权利要求4所述的浮栅的形成方法，其特征在于，采用离子注入方式在所述浮栅层掺入所述导电离子，所述导电离子的注入浓度范围包括1E13atom/cm2～1E16atom/cm2，注入能量范围包括1KeV～100KeV。
7.如权利要求4所述的浮栅的形成方法，其特征在于，所述导电离子包括磷离子或者砷离子。
8.一种闪存单元的形成方法，其特征在于，包括如权利要求1至7任一项所述的浮栅的形成方法。
9.一种浮栅，其特征在于，包括：
半导体衬底；
栅介质层，位于所述半导体衬底上；
浮栅层，位于所述栅介质层上；
所述浮栅层的材料为多晶硅；
所述浮栅层中掺有氟离子；
所述氟离子的浓度范围包括1E17atom/cm3～1E20atom/cm3；
所述浮栅层中还包括有游离的氟离子。
10.一种闪存单元，其特征在于，包括如权利要求9所述的浮栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365627.2A CN104425226B (zh) | 2013-08-20 | 2013-08-20 | 浮栅及其形成方法、闪存单元及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365627.2A CN104425226B (zh) | 2013-08-20 | 2013-08-20 | 浮栅及其形成方法、闪存单元及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425226A CN104425226A (zh) | 2015-03-18 |
| CN104425226B true CN104425226B (zh) | 2017-12-29 |
Family
ID=52973912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365627.2A Active CN104425226B (zh) | 2013-08-20 | 2013-08-20 | 浮栅及其形成方法、闪存单元及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425226B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876401B (zh) * | 2017-03-07 | 2018-10-30 | 长江存储科技有限责任公司 | 存储器件的形成方法 |
| EP3693995A4 (en) * | 2017-10-03 | 2020-10-14 | Asahi Kasei Microdevices Corporation | NON-VOLATILE MEMORY ELEMENT AND ANALOG CIRCUIT PROVIDED WITH IT |
| CN108550525A (zh) | 2018-05-28 | 2018-09-18 | 武汉新芯集成电路制造有限公司 | 浮栅制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534785A (zh) * | 2003-04-01 | 2004-10-06 | 力晶半导体股份有限公司 | 快闪存储单元、快闪存储单元的制造方法及其操作方法 |
| CN101593683A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 栅极及其形成方法 |
| CN102468342A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种半导体存储单元、器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100688A (ja) * | 2000-09-22 | 2002-04-05 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリの製造方法 |
| CN102543703B (zh) * | 2010-12-29 | 2014-11-26 | 中芯国际集成电路制造(北京)有限公司 | 纳米晶快闪存储器栅极的制造方法 |
-
2013
- 2013-08-20 CN CN201310365627.2A patent/CN104425226B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534785A (zh) * | 2003-04-01 | 2004-10-06 | 力晶半导体股份有限公司 | 快闪存储单元、快闪存储单元的制造方法及其操作方法 |
| CN101593683A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 栅极及其形成方法 |
| CN102468342A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种半导体存储单元、器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425226A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104916641B (zh) | 通过原位蒸汽氧化形成嵌入式闪存的共源极氧化物 | |
| US10229922B2 (en) | Methods of forming memory devices with isolation structures | |
| US7915138B2 (en) | Methods of manufacturing non-volatile memory devices | |
| CN101548385A (zh) | 非易失性电荷俘获存储器件的单晶硅制造工艺 | |
| CN102034831A (zh) | 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法 | |
| US20070042548A1 (en) | Methods of forming floating gates in non-volatile memory devices including alternating layers of amorphous silicon and ALD dopant layers and floating gates so formed | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| CN104425226B (zh) | 浮栅及其形成方法、闪存单元及其形成方法 | |
| CN103681675A (zh) | 半导体器件及其制造方法 | |
| CN104900594A (zh) | 非易失性存储器件的形成方法 | |
| US8598649B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| CN106158755A (zh) | 半导体结构及其形成方法 | |
| CN102117814A (zh) | 分栅闪存单元及其制作方法 | |
| CN102044497B (zh) | 分立栅存储器件的形成方法 | |
| CN104617048B (zh) | 快闪存储器及其形成方法 | |
| CN106024889A (zh) | 半导体器件及其制造方法 | |
| TW200308059A (en) | Fabrication method for memory cell | |
| CN101388416B (zh) | 非易失性半导体存储装置及其制造方法 | |
| CN103855098B (zh) | 闪存的存储单元的形成方法 | |
| US8330207B2 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| US6649514B1 (en) | EEPROM device having improved data retention and process for fabricating the device | |
| CN101114653A (zh) | 非易失性存储器件及其制造方法 | |
| CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
| CN109285840B (zh) | 3d-nand闪存及其工作方法 | |
| CN109300904B (zh) | 3d-nand闪存的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190809 Address after: No. 18 Wenchang Avenue, Beijing Economic and Technological Development Zone, Daxing District, Beijing Co-patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Zhongxin North Integrated Circuit Manufacturing (Beijing) Co., Ltd. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| TR01 | Transfer of patent right |