CN104418294B - 一种控制原位掺杂非晶硅应力的方法 - Google Patents

一种控制原位掺杂非晶硅应力的方法 Download PDF

Info

Publication number
CN104418294B
CN104418294B CN201310368157.5A CN201310368157A CN104418294B CN 104418294 B CN104418294 B CN 104418294B CN 201310368157 A CN201310368157 A CN 201310368157A CN 104418294 B CN104418294 B CN 104418294B
Authority
CN
China
Prior art keywords
stress
annealing
time
original position
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310368157.5A
Other languages
English (en)
Other versions
CN104418294A (zh
Inventor
苏佳乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310368157.5A priority Critical patent/CN104418294B/zh
Publication of CN104418294A publication Critical patent/CN104418294A/zh
Application granted granted Critical
Publication of CN104418294B publication Critical patent/CN104418294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种控制原位掺杂非晶硅应力的方法,其特征在于,包括如下步骤:1)进行非晶硅生长工艺;在非晶硅生长完成后,进行退火温度为T的第一次退火;测量应力,得到第一次退火后应力值S3;应力的变化值控制范围为S1~S2,则调整第二次退火实际所需温度上限为T1=(S3-S1-24)/8*10+T,调整第二次退火实际所需温度下限为T2=(S3-S2-24)/8*10+T。本发明根据多次试验,得出如何调整退火温度进而控制应力值变化的技术方案,该方案操作简单,易于实施,对于改进生产质量具有非常优异的效果,从而提高了整体效益。

Description

一种控制原位掺杂非晶硅应力的方法
技术领域
本发明涉及半导体技术领域,尤其涉及如何控制非晶硅的应力。
背景技术
MEMS(微型机电系统)已经得到了广泛应用,例如MEMS麦克风是基于MEMS技术制造的麦克风,简单的说就是一个电容器集成在微硅晶片上,可以采用表贴工艺进行制造,能够承受很高的回流焊温度,容易与CMOS工艺及其它音频电路相集成,并具有改进的噪声消除性能。MEMS麦克风的全部潜能还有待挖掘,但是采用这种技术的产品已经在多种应用中体现出了诸多优势,特别是中高端手机应用中。
在MEMS的产品制造过程中,比如麦克风,非晶硅的应力需要控制在10MPa-30MPa以内。由于非晶硅通常是通过炉管生长的,且应力需要做退火后才能测出来。如果炉管有波动,应力值会偏出规定值以外,这将会导致产品的性能受到影响。
因此,有必要提出改进的方案来克服或改进上述缺点。
发明内容
针对现有技术中存在的问题,本发明提出了一种控制原位掺杂非晶硅应力的方法,其能够较好的控制非晶硅的应力变化,从而提高产品的品质。
为解决上述技术问题,本发明提供了如下技术方案:一种控制原位掺杂非晶硅应力的方法,包括如下步骤:
1)进行非晶硅生长工艺;在非晶硅生长完成后,利用低温进行第一次退火,第一次退火温度为T;
2)测量应力,得到第一次退火后应力值S3;
3)应力的变化值控制范围为S1~S2,则调整第二次退火实际所需温度上限为T1=(S3-S1-24)/8*10+T,调整第二次退火实际所需温度下限为T2=(S3-S2-24)/8*10+T。
作为本发明所述的控制原位掺杂非晶硅应力的方法的一种优选方案:所述步骤2)中第一次退火的温度T为950℃~1000℃。
作为本发明所述的控制原位掺杂非晶硅应力的方法的一种优选方案:所述步骤2)中第一次退火的温度T为980℃。
作为本发明所述的控制原位掺杂非晶硅应力的方法的一种优选方案:所述应力的变化值控制范围S1~S2的具体数值为10Mpa~30Mpa。
作为本发明所述的控制原位掺杂非晶硅应力的方法的一种优选方案:所述步骤3)中,进行所述测量应力时,还包括先去掉背面的非晶硅。
作为本发明所述的控制原位掺杂非晶硅应力的方法的一种优选方案:所述非晶硅是用于制造微型机电系统的麦克风芯片,该非晶硅是通过炉管生长的。
采用本发明所述技术方案的有益效果是,在MEMS的产品制造过程中,比如麦克风,非晶硅的应力需要控制在一定范围之内。由于非晶硅通常是通过炉管生长的,且应力需要做退火后才能测出来。如果炉管有波动,应力值会偏出规定值以外。而本发明根据多次试验,提出了一种如何控制非晶硅的应力的方法,该方法第一次退火时采用低温,然后根据第一次退火后的应力值计算第二次退火温度的范围,根据该第二次退火温度范围设定第二次退火温度,从而有效将应力值控制在目标范围。本技术方案操作简单,易于实施,对于改进生产质量具有非常优异的效果,能够降低成本,从而提高了整体效益。
具体实施方式
下面结合实施例对本发明做详细说明。
实施例一
MEMS的产品制造过程中,比如MEMS麦克风的制造过程中非晶硅的品质对于最终产品的性能至关重要。通常非晶硅生长完后,由于晶格方向杂乱,所以应力值测不出来,一般需要退火后方可测应力值。但是,退火的温度对应力有直接的影响,通常温度越高应力越小。由于非晶硅为原位非晶硅,所以在一个PM周期内,每次长出来的膜的应力会有一定的变化。所述PM周期可以理解为是炉管的一个生产周期,由于多晶淀积在硅片上,同时也会淀积在炉管上,当厚度达到一定时,需要更换炉管,这样一个周期称为PM周期。为了确保应力的变化值在S1=10Mpa~S3=30Mpa以内,我们通常先用低温,比如T=980℃退火,然后去掉背面的非晶硅,测量应力S3。然后根据应力值计算第二次退火温度范围的上限T1与下限T2。
T1和T2的计算公式为:
T1=(S3-S1-24)/8*10+T;
T2=(S3-S2-24)/8*10+T;
其中,以上两个公式为经过多次试验后,总结得到的计算公式;T1表示第二次退火实际所需温度上限;T2表示第二次退火实际所需温度下限;S1表示应力目标值10Mpa;S2表示应力目标值30Mpa;S3表示第一次退火后应力值;T表示第一次退火温度;*表示相乘。
借助以上公式,在第一次退火后,我们可以通过所测得的应力值S3去算出第二次退火实际所需的温度,从而得到所需的应力值,将应力值控制在目标范围内。
本实施例中,取T=980℃;S1=10Mpa;S2=30Mpa;测得S3=81Mpa;具体数据请参见如下表格。
实施例二
为了确保应力的变化值在S1=10Mpa~S3=30Mpa以内,本实施例中,取T=1010℃退火,然后去掉背面的非晶硅,测量应力S3。利用以下公式,根据应力值计算第二次退火的温度的上限T1与下限T2:
T1=(S3-S1-24)/8*10+T;
T2=(S3-S2-24)/8*10+T;
其中:T1表示第二次退火实际所需温度上限;T2表示第二次退火实际所需温度下限;S1表示应力目标值10Mpa;S2表示应力目标值30Mpa;S3:第一次退火后应力值;T表示第一次退火温度;*表示相乘。
借助以上公式,在第一次退火后,我们可以通过所测得的应力值S3去算出第二次退火实际所需的温度,从而得到所需的应力值,将应力值控制在目标范围内。
本实施例中,取T=1010℃;S1=10Mpa;S2=30Mpa;S3=54Mpa;具体数据请参见如下表格。
实施例三
为了确保应力的变化值在S1=10Mpa~S3=30Mpa以内,本实施例中,取T=980℃退火,然后去掉背面的非晶硅,测量应力S3。利用以下公式,根据应力
值计算第二次退火的温度的上限T1与下限T2:
T1=(S3-S1-24)/8*10+T;
T2=(S3-S2-24)/8*10+T;
其中:T1表示第二次退火实际所需温度上限;T2表示第二次退火实际所需温度下限;S1表示应力目标值10Mpa;S2表示应力目标值30Mpa;S3表示第一次退火后应力值;T表示第一次退火温度;*表示相乘。
通过以上公式,在第一次退火后,我们可以通过所测得应力值S3去算出第二次退火实际所需的温度,从而得到所需的应力值,将应力值控制在目标范围内。
本实施例中,取T=980℃;S1=10Mpa;S2=30Mpa;S3=78Mpa;具体数据请参见如下表格。
实施例 T(℃) S1(Mpa) S2(Mpa) S3(Mpa) T1(计算值)(℃) T2(计算值)(℃)
实施例一 980 10 30 81 1036 1011
实施例二 1010 10 30 54 1033 1008
实施例三 980 10 30 78 1033 1008
分析上述表格可知,采用本发明所述技术方案,根据计算值,通过调节第二次退火的温度,能够较好的控制非晶硅的应力变化范围,从而提高产品品质。上述仅仅是部分代表数据,我们通过试验证明了上述公式可行。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种控制原位掺杂非晶硅应力的方法,其特征在于,包括如下步骤:
1)进行非晶硅生长工艺;
2)在非晶硅生长完成后,进行退火温度为T的第一次退火;
3)测量应力,得到第一次退火后应力值S3;
4)应力的变化值控制范围为S1~S2,则调整第二次退火实际所需温度上限为T1=(S3-S1-24)/8*10+T,调整第二次退火实际所需温度下限为T2=(S3-S2-24)/8*10+T。
2.根据权利要求1所述的控制原位掺杂非晶硅应力的方法,其特征在于:所述步骤2)中第一次退火的温度T为950℃~1000℃。
3.根据权利要求1所述的控制原位掺杂非晶硅应力的方法,其特征在于:所述步骤2)中第一次退火的温度T为980℃。
4.根据权利要求1至3中任一权利要求所述的控制原位掺杂非晶硅应力的方法,其特征在于:所述应力的变化值控制范围S1~S2的具体数值为10Mpa~30Mpa。
5.根据权利要求1所述的控制原位掺杂非晶硅应力的方法,其特征在于:所述步骤3)中进行所述测量应力时,还包括先去掉背面的非晶硅。
6.根据权利要求1所述的控制原位掺杂非晶硅应力的方法,其特征在于:所述非晶硅是用于制造微型机电系统的麦克风芯片,该非晶硅是通过炉管生长的。
CN201310368157.5A 2013-08-22 2013-08-22 一种控制原位掺杂非晶硅应力的方法 Active CN104418294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310368157.5A CN104418294B (zh) 2013-08-22 2013-08-22 一种控制原位掺杂非晶硅应力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310368157.5A CN104418294B (zh) 2013-08-22 2013-08-22 一种控制原位掺杂非晶硅应力的方法

Publications (2)

Publication Number Publication Date
CN104418294A CN104418294A (zh) 2015-03-18
CN104418294B true CN104418294B (zh) 2016-07-06

Family

ID=52968536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310368157.5A Active CN104418294B (zh) 2013-08-22 2013-08-22 一种控制原位掺杂非晶硅应力的方法

Country Status (1)

Country Link
CN (1) CN104418294B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112269277B (zh) * 2020-10-09 2024-03-22 厦门兴华鼎自动化技术有限公司 一种基于应力硅的电光调制器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328794B1 (en) * 1993-06-26 2001-12-11 International Business Machines Corporation Method of controlling stress in a film
CN1624884A (zh) * 2003-12-05 2005-06-08 中芯国际集成电路制造(上海)有限公司 使用离子注入过的晶片监测低温急速热退火工艺
CN1942022A (zh) * 2005-09-26 2007-04-04 雅马哈株式会社 电容器传声器、隔膜及它们的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097946A (ja) * 1995-06-26 1997-01-10 Toyota Motor Corp 多結晶シリコン膜の製造方法
US7799376B2 (en) * 2007-07-27 2010-09-21 Dalsa Semiconductor Inc. Method of controlling film stress in MEMS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328794B1 (en) * 1993-06-26 2001-12-11 International Business Machines Corporation Method of controlling stress in a film
CN1624884A (zh) * 2003-12-05 2005-06-08 中芯国际集成电路制造(上海)有限公司 使用离子注入过的晶片监测低温急速热退火工艺
CN1942022A (zh) * 2005-09-26 2007-04-04 雅马哈株式会社 电容器传声器、隔膜及它们的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"In situ boron-doped LPCVD polysilicon with low tensile stress for MEMS applications";Mari Ylonen, et al.;《Sensors and Actuators A》;20031201;第109卷;pp79-87,正文2-5部分 *

Also Published As

Publication number Publication date
CN104418294A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN103871837A (zh) 改善晶圆翘曲度的方法
TW201720974A (zh) 含貫通孔之玻璃基板之製造方法、具備貫通電極之玻璃基板之製造方法及中介物之製造方法
TW200951672A (en) System and method for modifying a data set of a photomask
MY184311A (en) Etching processes for solar cell fabrication
JP2015079945A5 (zh)
GB2541146A (en) Method of manufacturing a germanium-on-insulator substrate
EP4317273A3 (en) Method for manufacturing polyimide-based film
CN104418294B (zh) 一种控制原位掺杂非晶硅应力的方法
SG11201803914QA (en) Method for Epitaxially Coating Semiconductor Wafers, and Semiconductor Wafer
WO2013068125A8 (de) Herstellung einer halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen halbleiterelement
TW201612961A (en) Substrate processing apparatus, method of manufacturing semiconductor device, program
KR102364105B9 (ko) 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
WO2016060455A3 (ko) 박막 트랜지스터 제조 방법 및 박막 트랜지스터
EP2889907A3 (en) Integrated circuits and fabrication methods thereof
FR3051968B1 (fr) Procede de fabrication d'un substrat semi-conducteur a haute resistivite
WO2018084448A8 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
JP2012023350A5 (zh)
SG158828A1 (en) Method and apparatus to reduce thermal variations within an integrated circuit die using thermal proximity correction
CN107275208B (zh) 晶圆退火的热量补偿方法
CN105140118A (zh) 一种提高器件性能均一性的方法
US20170164128A1 (en) Method for manufacturing microphone chip
WO2010099998A3 (de) Verfahren zur herstellung von halbleiterbauelementen unter nutzung von dotierungstechniken
SG10201810200QA (en) Manufacture of optical elements by replication and corresponding replication tools and optical devices
CN102427038A (zh) 一种先进的自动调整刻蚀均匀性的方法
TW201612952A (en) Method of forming polysilicon thin film and method of manufacturing thin-film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171116

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.