CN104393873B - 用于改进电子电路中的信号通信的装置及相关方法 - Google Patents

Abstract

用于改进电子电路中的信号通信的装置及相关方法。一种装置包括微控制器单元(MCU)。该MCU包括耦合到MCU输入端的缓冲器和模拟比较器。该MCU适于选择性地确定从缓冲器的输出信号或从模拟比较器的输出信号施加到MCU输入端的数字信号的逻辑值。

Description

用于改进电子电路中的信号通信的装置及相关方法

相关申请的交叉引用

该专利申请是2012年12月30日提交的美国专利申请13/731,080的部分继续申请(CIP)，其要求2012年6月30日提交的美国临时专利申请61/666,837的优先权。前述申请通过引用整体合并于此以用于所有目的。

技术领域

本发明总体涉及电子电路中的信息(如信号)通信，并且更具体地涉及用于改进具有不同水平和/或存在噪声的信号通信的装置及相关方法。

背景技术

数字电子产品已经扩散到了以前使用模拟信号通信的应用领域。例如，不是传送来自换能器的模拟信号，设计者有时将该信号数字化，并将得到的数字信号传送到另一电路，例如处理器、微控制器单元(MCU)等。类似地，不是用模拟信号驱动换能器，人们可以在某些情况下使用数字信号。根据需要，换能器中的电子电路处理和使用数字信号。

数字信号通信的激增也引起了一些考虑因素。在单个系统或子系统中的电路或有时甚至在同一系统或子系统中的电路可以使用不同的电源电压。类似地，电路可以使用不同的数字逻辑系列或不同的电压水平。此外，噪声和干扰有时会使得更难以正确地进行数字信号通信。例如，在存在噪声的情况下，数字逻辑1信号可能会受到损坏，从而导致接收电路把它解释为逻辑0信号，或者甚至是不确定的信号。

发明内容

本申请描述了用于接收数字信号、传输数字信号和调节这些信号的各种电路和相关方法。根据一个示例性实施例，一种装置包括微控制器单元(MCU)。该MCU包括被耦合到MCU输入端的缓冲器和模拟比较器。该MCU适于选择性地确定从缓冲器的输出信号或从模拟比较器的输出信号施加到MCU输入端的数字信号的逻辑值。

在一个优选示例中，缓冲器包括施密特触发器。

在一个优选示例中，模拟比较器具有耦合到参考电压的输入端。

在一个优选示例中，参考电压具有对应于数字逻辑电平的值。

在一个优选示例中，缓冲器的输出端被耦合到多路复用器的第一输入端，模拟比较器的输出端被耦合到多路复用器的第二输入端。

在一个优选示例中，多路复用器的输出端适于选择性地提供调制的数字信号。

在一个优选示例中，该装置还包括适于提供数字信号到MCU的发射电路，其中发射电路和MCU位于不同的电源域中。

根据另一个示例性实施例，一种装置包括MCU。该MCU包括耦合到MCU的输出端的缓冲器和数模转换器(DAC)。该MCU适于选择性地使用缓冲器的输出信号或DAC的输出信号来提供具有规定逻辑值的数字信号到MCU的输出端。

在一个优选示例中，DAC的输入端被选择性地耦合到第一寄存器的输出端和第二寄存器的输出端。

在一个优选示例中，第一寄存器包括对应于数字逻辑0值的一组比特值。

在一个优选示例中，第二寄存器包括对应于数字逻辑1值的一组比特值。

在一个优选示例中，DAC的输入端基于数字信号的逻辑值被选择性地耦合到第一寄存器的输出端和第二寄存器的输出端。

在一个优选示例中，该装置还包括多路复用器(MUX)，该MUX具有被耦合以分别接收第一和第二寄存器的输出的第一和第二输入端，该MUX还具有被耦合以从MCU中的电路接收数字信号的选择输入端。

在一个优选示例中，该装置还包括适于从MCU接收数字信号的接收电路，其中接收电路和MCU位于不同的电源域中。

根据又一示例性实施例，一种使用集成电路(IC)进行数字信号通信的方法包括在IC的输入端接收数字信号。该方法还包括用缓冲器处理数字信号，并用模拟比较器或模数转换器(ADC)处理数字信号。该方法进一步包括从缓冲器的输出信号或从模拟比较器或ADC的输出信号选择性地确定数字信号的逻辑值。

在一个优选示例中，用缓冲器处理第一数字信号还包括使用施密特触发器。

在一个优选示例中，用模拟比较器处理第一数字信号还包括使用具有对应于逻辑值的电平的参考电压。

在一个优选示例中，用ADC处理第一数字信号还包括使用幅值比较功能。

在一个优选示例中，该方法还包括：使用数模转换器从分别对应于逻辑值0和1的一组输入信号选择性地产生输出信号，第二数字信号具有规定电平；以及将DAC的输出信号作为第二数字信号提供给IC外部的电路。

在一个优选示例中，从具有与IC的电源域不同的电源域的电路接收第一数字信号。

附图说明

附图仅示出了示例性实施例，因此不应被认为是限制其范围。本领域普通技术人员应当理解，公开的概念适合于其他等效的实施例。在附图中，多于一个附图中使用的相同附图标记指代相同、相似或等同的功能、组件或块。

图1示出了根据一个示例性实施例用于在集成电路(IC)中接收数字信号的电路结构的框图。

图2示出了根据另一示例性实施例用于在IC中接收数字信号的电路结构的框图。

图3示出了根据另一示例性实施例用于在IC中通过使用模数转换器(ADC)接收数字信号的电路结构的框图。

图4示出了根据一个示例性实施例用于通过IC发送数字信号的电路结构的框图。

图5示出了根据另一示例性实施例用于通过IC发送数字信号的电路结构的框图。

具体实施方式

所公开的概念整体上涉及电子电路中和/或电子电路之间的改进的信号通信，所述电子电路包括系统、组装件、子系统、系统、模块、集成电路(IC)等。更具体地，本发明提供了一种用于非理想信号如具有不同的电压电平和/或供电水平的数字信号的通信、存在噪声或干扰的数字信号的通信等的装置和技术。

例如，与板外组件进行通信的MCU经常会不得不适应不良形成的数字信号。按钮、轴编码器以及一些其它电路在从一个逻辑电平转换到另一个逻辑电平时可能会产生若干脉冲。在工业环境中使用的MCU往往承受相当大量的电气噪声，尤其是在输入线上，其中大的去耦电容是不切实际的。

MCU的数字输入端可以使用期望的协议或设备(例如，12C、UART等)或数字换能器或传感器输出通过路由经过电敌对环境的相对长导体而被耦合到发射设备。这些接口也可能受到发送单元和接收单元之间的地面(例如，共模)差异的困扰。

此外，远程设备可能从不同于MCU的电源电压操作，其导致逻辑电平的不匹配。通常，使用电平转换器来调节这些信号。

存在用于噪声抑制的一些常规技术。示例包括使用滞后作用、外部或内部模拟低通滤波、硬件数字滤波和软件数字滤波。如在下面详细描述，所公开的概念提供了优于常规方法的优势。

使用滞后作用往往需要使用施密特(Schmitt)触发器。例如，通用输入/输出(GPIO)的输入缓冲器可以包含施密特触发器以提供滞后作用，这有助于防止信号上的电压噪声产生多个边沿。但是，利用滞后作用对具有超过滞后窗口的电压偏移的信号没有什么清理作用。

一些噪声管理方案使用模拟或数字低通滤波。滤波可以防止高频电压噪声导致产生多个输出脉冲作为穿过逻辑开关点的缓慢转变输入信号，而且还可以去除窄的大幅值噪声尖峰(其可以被认为是时域噪声)。

低通滤波的隐含假设是感兴趣信号与MCU时钟速率和数字延迟相比相对较慢。这种假设对一些质量最差的MCU输入信号是真实的20，因为它们使用较慢的传统硬件(如12C、RS-232、人的手指按钮)，而芯片上的数字信号已经变得更快。

一些IC在数字输入引脚上具有可选的电阻器电容器(RC)低通滤波。在一些应用如去抖动中，约100毫秒的典型期望时间常数是相对大的，这可能使得芯片上的实施方式由于电阻器和电容器的大物理尺寸而变得昂贵。

对于数字硬件滤波，存在若干方法来对数字输入信号进行滤波，例如组合来自移位寄存器的多个级的输出，以确保在输出被切换前输入在若干内部时钟周期内保持在一个逻辑电平。使用此类滤波器将引入额外的延迟，并且也可能使用相对大量的资源。

最后，对于软件滤波，软件环(或定时器/软件的组合)可以被用来对输入信号进行滤波。此类技术的使用引入了软件(和硬件，如果使用的话)的开销。此外，一个模块中的软件错误可能导致输入程序不能正常运行(如“挂起”)。

虽然该说明书可能涉及MCU或其它特定的设备，但所公开的概念可以应用于各种电子电路或器件。一般来说，这些概念可以应用于由一个部件、电路、系统、子系统、模块、组件等发送信号并由另一个部件、电路、系统、子系统、模块、组件等接收信号的情况。

本发明的一个方面涉及接收数字信号。可以使用各种电路接收和调制数字信号以提供上述功能，如各种逻辑电平与系列、不同的电源域等的调适。

图1示出了用于在IC10中接收数字信号的电路结构的框图。在示例性实施例中，IC10(无论是在图1中还是在其它附图及其描述中)可以构成MCU，或者包括MCU电路。然而，如本领域技术人员所理解，所公开的概念可以根据需要通过作出适当的修改(如果有的话)而被应用到各种IC中。

参考图1，发射电路(TX)13经由链路13A提供数字信号至IC10。IC10包括接收电路(RX)16。接收电路16包括比较器22，用于处理经由链路13A接收的数字信号。

比较器22被用于调节数字信号，例如量化或确定其电平，适应不同的电源电压，提供电平转换等。数字信号被施加到比较器22的一个输入端。参考电压Vref被施加到比较器22的另一输入端。在示例性实施例中，比较器22可以是模拟比较器(而不是数字幅值比较器)。

通过调整、设定、编程、选择或优化施加到比较器22的基准电压(Vref)，可以调整在比较器22将输入信号识别或限定为数字逻辑0或数字逻辑1信号时的输入信号电平。基准信号电平的选择依赖于许多因素。这些因素包括：(a)为给定数字逻辑协议或系列指定的相应逻辑0和逻辑1信号电平；(b)链路13A上的噪声的预期水平；和/或(c)发射电路13和IC10(更具体地，接收电路16)各自的电源电压，即在两个或更多个不同电源域中使用的电压。

图1中电路结构的各种替代实施例是可能的和可预期的。例如，在一些实施例中，比较器22可以具有滞后作用。在一些实施例中，滞后作用可以是例如通过使用可编程施密特触发器可编程的。

作为另一个示例，在一些实施例中，比较器22可以具有可编程的速度或转换速率。在一些实施例中，比较器22可以是能够接收单端信号，而在其它实施例中，它可以是能够接收差分信号。作为又一实例，在一些实施例中，比较器22可以是能够接收单端和差分信号。

IC10可以任选地包括寄存器19。寄存器19被耦合以便从接收电路16的输出端16A(比较器22的输出端)接收数字信号。这种结构在来自发射电路13的数字信号使用串行通信协议的情况下可能是有利的。

通过将连续接收位施加到寄存器19，该信号可以被转换成模拟信号。该模拟信号可以被提供到寄存器19的输出端19A以便被IC10中的其他电路(未示出)使用。IC10可以包括定时或同步或解码电路(未示出)以适应来自发射电路13的串行数字信息，这针对给定的实施方式而定。

作为又一种替代示例，可以使用多于一个比较器以适应若干数字信号。换句话说，通过将每个数字输入信号并行施加到各自的比较器，可以同时处理若干数字信号。在一些实施例中，寄存器19可以与多个比较器一起使用，以接收数字输入信号的各个位，并通过输出端19A产生模拟信号。

一些IC可能包括灵活的混合信号接口模块(MSIB)或电路。示例包括2012年12月30日提交的名为“Apparatus for Mixed Signal Interface Circuitry and AssociatedMethods”的共同待决的美国专利申请US13/731,080中描述的IC和电路结构，该申请通过引用合并于此以用于所有目的。图2示出根据另一示例性实施例的用于在IC中接收数字信号的电路结构的框图。

具体地，图2中的电路结构可以有利地与一个或多个MSIB一起使用(虽然根据需要它可以与其它的电路或电路结构一起使用)。通过使用MSIB中已经可用(或以其他方式在IC中可用或包括在IC中)的电路，该电路结构可以提供用于接收数字信号的灵活机制。

如在美国专利申请US13/731,080中所述，MSIB可以包括施密特触发缓冲器30、多路复用器(MUX36)和比较器22。如下所述，通过使用开关33和MUX36，可以适用两种操作模式。

具体地，在一种操作模式中，MSIB可以提供正常GPIB或输入/输出功能。在这种模式下，开关33是打开的。因此，通过IC10的引脚42接收到的输入信号被施加到施密特触发缓冲器30的输入端。缓冲器30的输出端驱动MUX36的一个输入端。模式控制信号39可以被用来将缓冲器30的输出送到MUX36的输出端。

比较器22在该模式下不影响MUX36的输出。相反，在引脚42处接收的信号被送到MUX36的输出端。MUX36的输出可以被读取以获得提供给引脚42的信号。

在另一种操作模式下，提供给引脚42的数字信号可以如上面结合图1所描述的那样被处理。参照图2，在这种操作模式，开关33是关闭的。因此，在引脚42处接收的数字信号被提供给比较器22的一个输入端。

比较器22的另一个输入端被耦合到参考电压Vref。如上所述，比较器22可以限定或分解施加至引脚42的数字信号(例如，无论其具有逻辑0或逻辑1值)。如上所述，通过使用合适的电源电压，比较器22也可以提供期望的电平转换。

比较器22的输出端驱动MUX36的一个输入端。通过使用模式控制信号39，比较器22的输出信号可以被选择作为MUX36的输出信号。各种替代方案都是可以预期和可能的，例如，如上所述(例如滞后作用、速度和回转控制等)。

MUX36的输出可以被提供给可选的交叉开关或路由电路45，其提供一种将信号输送到IC10中的各种电路的机制。MUX36的输出也可以被提供给寄存器48。寄存器48可以保持被IC10内部的(或外部的，通过使用一个或多个引脚)任何电路使用的输入信号的值，并且还将使得能够通过处理器读取信号。

可以使用ADC来调节提供给IC10的数字信号，而不是使用比较器，例如比较器22。具体地，具有幅值比较器特征的ADC可以被用于调节数字信号。幅值比较器提供单个数字输出，其指示ADC输出信号是高于还是低于预定数字阈值。例如，ADC可以确定输入数字信号的值，即输入数字信号是否具有逻辑0值或逻辑1值，类似于上面关于比较器22所述的功能。

图3示出用于使用ADC接收数字信号的电路结构的框图。类似于图1，发射电路13通过链路13A向IC10提供数字信号。IC10包括接收电路16。接收电路16包括用于处理通过链路13A接收的数字信号的ADC50。

数字信号被施加到ADC50的输入端。如上所述，ADC50包括幅值比较器功能。因此，ADC50的幅值比较器功能为ADC50提供了确定来输入信号是否高于或低于预定阈值的机制。

通过调整、设置、编程、选择或优化比较器的电平，可以调节当ADC50识别或限定输入信号为数字逻辑0或数字逻辑1信号时的输入信号电平。电平的选择依赖于许多因素。这些因素包括：(i)为给定数字逻辑协议或系列指定的相应逻辑0和逻辑1信号电平；(ii)链路13A上的噪声的预期水平；和/或(iii)发射电路13和IC10(更具体地，接收电路16)各自的电源电压，即在两个或更多个不同电源域中使用的电压。

ADC50可以通过输出端50A提供中断信号。中断信号可以表示或指示输入信号高于或低于由如上所述的预定或规定的数字电平所定义的阈值。IC10内的其他电路53可以接收中断信号并基于中断信号行事，例如根据需要读取和/或使用输入数字信号。

图3中的电路结构的各种替代示例都是可能的和可预期的，如以上结合图1所描述。此外，在一些实施例中，可以向ADC的数字包封件添加特征以延长ADC50的硬件数据滤波能力。

例如，ADC50中的累加器(未显示)可以在每次累加后执行右移位。此操作将实现简单的移动平均算法，即ACC(n)＝ADC(n)/2+ADC(n-1)/4+ADC(n-2)/8+...，其中ACC(n)表示累加器中的第n个值，ADC(n)表示第n个ADC输出，依此类推。

通过这种性质，移动平均值倾向于排除或降低(或“抵消”)噪声。因此，如上所述，通过使用移动平均技术，可以实现滤波以便帮助接收和调节输入数字信号。不同于使用移动平均值，其他滤波方案也是可能的，并且可以用在其他实施例中，这取决于各种因素，例如本领域技术人员所理解的可用的硬件、设计和性能规格等。

本发明的另一个方面涉及发送数字信号。可以使用各种电路来调节和发送数字信号以提供上述功能，如适应各种逻辑电平及系列、不同的电源域等。

例如，在某些情况下，来自IC的输出数字信号可能不匹配接收装置的规格。该不匹配可能由逻辑电平的差异造成。例如，通过将由3.3V电源供能的MCU接到5V的12C总线，这种情况可能出现。该特定情况可以通过使用5V容限的GPIO焊盘和外部电阻器来解决。但是可能出现其他情况，其中不匹配可能需要使用额外的电路。

本发明考虑的电路和技术将允许IC适应接收装置如换能器或其他电路或外围设备的规格。因此，在示例性实施例中，IC将具有产生任意逻辑电平的数字输出信号的能力。

图4示出根据一个示例性实施例用于通过IC发送数字信号的电路结构的框图。IC10通过集成或包含在IC10中的发射电路65提供数字信号。接收电路(RX)62通过链路65A从IC10接收数字信号。

IC10中的发射电路65包括DAC71、MUX74和一对寄存器77和80。IC10还包括源68(如电路、电路块、子系统等)，其提供或包括旨在传送给接收电路62的数字信息。

源68提供数字信号给发射电路65作为MUX控制信号68A。如在下面详细描述，依赖于数字信号的值，MUX74提供适当的数字字(digital word)或一组比特给DAC71。

DAC71通过链路65A提供数字信号给接收电路62。虽然DAC通常用于将数字信号转换为模拟信号，但DAC71接受数字信号并提供适当水平的输出信号，其构成被发送到接收电路62的数字信号。

寄存器77和80分别包含关于逻辑0(如逻辑低)和逻辑1(如逻辑高)电平的信息。更具体地，寄存器77包括代表逻辑0值的数字字或一组数字比特。换句话说，当被DAC71转换时，寄存器77中的比特组导致对应于逻辑0电平的电压出现在DAC71的输出端处。

类似地，寄存器80包括代表逻辑1值的数字字或一组数字比特。当被DAC71转换时，寄存器80中的比特组导致对应于逻辑1电平的电压出现在DAC71的输出端处。

MUX74选择性地向DAC71提供存在于寄存器77的输出端的数值或存在于寄存器80的输出端的数值。更具体地，响应于MUX控制或选择信号68A，MUX74选择由寄存器77提供的比特组或由寄存器80提供的比特组作为其输出信号。

通过调整、设定、编程、选择或优化由寄存器77和80存储或提供的比特组，可以调节DAC71提供给接收电路62的数字信号。存储在寄存器77和80中或者由寄存器77和80提供的数值的选择依赖于许多因素。这些因素包括：(a)为给定数字逻辑协议或系列指定的相应逻辑0和逻辑1信号电平；(b)链路56A上的噪声的预期水平；和/或(c)接收电路62和IC10(更具体地，发射电路65)各自的电源电压，即在两个或更多个不同电源域中使用的电压。

图4中的电路结构的各种替代示例是可能的和可预期的。例如，在一些实施例中，DAC71可以是能够提供单端和差分信号。

作为另一种替代方案，可以使用多于一个DAC71以适应于若干数字信号。换句话说，通过将每个数字输入信号并行地施加到各个DAC，可以在同一时间处理若干数字信号。

如上所述，某些IC可以包括灵活的混合信号接口模块(MSIB)或电路。示例包括在上文引用的共同待决的美国专利申请US13/731,080中描述的IC和电路结构。上述的一般概念可以被应用于此类IC。

图5示出了根据另一示例性实施例用于在IC中发送数字信号的电路结构的框图。具体地说，图5中的电路结构可以有利地与一个或多个MSIB一起使用(虽然根据需要它可以与其它电路或电路结构一起使用)。通过使用MSIB中已经可用的电路(或以其他方式可用或包括在IC中)，该电路结构可以提供用于发送数字信号的灵活机制。

如在美国专利申请US13/731,080中所述，MSIB可以包括ADC和DAC。此外，一个或多个MSIB可以包括在ADC和电压比较器中使用的窗口比较寄存器(或者可以被修改以添加此类寄存器)。该寄存器可以被用在电路中以调节并发送数字信号，即实现发射电路。

具体地说，参照图5，MSIB25包括开关99、DAC71、MUX74、寄存器77和80以及MUX90。如下所述，可以适用两种操作模式。

在一种操作模式中，MSIB25可以提供正常GPIB或输入/输出功能。在这种模式中，开关99断开并且开关98闭合。数字信号可以通过路由电路45来提供，它提供了传送信号去到/来自IC10中的各种电路等的信号的机制。路由电路45驱动MUX90的一个输入端。

寄存器48驱动MUX90的另一个输入端。寄存器48可以保持要由MSIB25最终发送的数字信号的值。响应于选择信号93，MUX90在其输出端90A提供来自寄存器48或路由电路45的信号之一。

MUX90的输出端90A驱动缓冲器96。缓冲器96的输出端驱动IC10的引脚42。如前所述，在正常GPIO操作模式下，开关99是断开的。因此，DAC71不驱动引脚42。

在另一种操作模式中，MSIB25调节或处理MUX90的输出信号，之后将所得到的数字信号提供给引脚42。在这种操作模式下，开关98断开并且开关99闭合。

类似于图4的布置，寄存器77和80驱动MUX74的相应输入端。寄存器77和80执行类似于如上所述它们在图4的电路中执行的功能。

MUX90的输出信号驱动MUX74的选择输入端。如果选择信号具有逻辑0值，则MUX74将寄存器77的输出送到DAC71的输入端。在另一方面，如果选择信号具有逻辑1值，则MUX74将寄存器80的输出送到DAC71的输入端。因此，DAC71的输入具有和MUX90的输出相同的逻辑值，即期望经由IC10的引脚42发送的信号。

DAC71经由开关99提供要发送到引脚42的数字信号。如上所述，虽然DAC通常用于将数字信号转换为模拟信号，DAC71接收数字信号并提供具有合适电平的输出信号，该输出信号构成经由引脚42发送的数字信号。

在一些实施例中，寄存器77和80(参见图4-5)有14位。但是，如本领域技术人员所理解，根据需要也可以使用其他位数，这取决于诸如针对给定实施方式的设计和性能规范等因素。

在一些实施例中，上述用于发送和接收数字信号的电路可以用来实施通用异步收发器(UART)。例如，使用图1-3中的电路，可以在IC10中实施用于接收数字信号的电路结构。类似地，使用图4-5中的电路，可以在IC10中实施用于发送信号的电路结构。

以这种方式实现的UART电路提供很少或没有处理器和/或固件开销的优点。信号发送和/或接收可以在没有处理器干预的情况下发生，从而减少或消除任何处理器瓶颈。此外，IC10中的其他电路可以处理UART中的发射和接收电路，一旦建立起来，像任何其他电路那样，需要很少或没有固件开销。

参照附图，本领域的普通技术人员将会注意到，示出的各种模块可以主要描绘概念性的功能和信号流。实际电路实施方式可能包含或可能不包含各种功能模块的独立可识别硬件，并且可能会或可能不会使用所示的特定电路10。例如，可以根据需要将各种模块的功能集成到一个电路模块中。此外，可以根据需要在若干模块中实现单块的功能。电路实施方式的选择取决于各种因素，如针对给定实施方式的特定设计和性能规范。除了在此描述的那些实施例外，其它修改和替代实施例对于本技术领域的普通技术人员来说将是显而易见的。因此，本说明书教导了本领域技术人员实施所公开的概念的方式，并且应该解释为仅是说明性的。

示出和描述的形式和实施例应被视为说明性的实施例。本领域技术人员可以在不脱离本文件中所公开的概念的范围内对部件的形状、尺寸和布置做出各种变化。例如，本领域技术人员可以使用等同的元件取代此处说明和描述的元件。此外，本领域技术人员可以独立于使用其它特征而使用所公开的概念的某些特征，而不脱离所公开的概念的范围。

Claims (21)

1.一种用于改进电子电路中的信号通信的装置，包括：

微控制器单元即MCU，所述MCU包括耦合到所述MCU的输入端的第一缓冲器和模拟比较器，其中所述MCU适于选择性地从所述第一缓冲器的输出信号或从所述模拟比较器的输出信号确定施加到所述MCU的输入端的数字信号的逻辑值，

其中所述微控制器单元即MCU还包括耦合到所述MCU的输出端的第二缓冲器和数模转换器即DAC，其中所述MCU适于选择性地使用所述第二缓冲器的输出信号或所述DAC的输出信号来提供具有规定逻辑值的数字信号给所述MCU的所述输出端。

2.根据权利要求1所述的装置，其中所述第一缓冲器包括施密特触发器。

3.根据权利要求1所述的装置，其中所述模拟比较器具有耦合到参考电压的输入端。

4.根据权利要求3所述的装置，其中所述参考电压具有对应于数字逻辑电平的值。

5.根据权利要求1所述的装置，其中所述第一缓冲器的输出端耦合到多路复用器的第一输入端，并且所述模拟比较器的输出端耦合到所述多路复用器的第二输入端。

6.根据权利要求5所述的装置，其中所述多路复用器的输出端适于选择性地提供调制的数字信号。

7.根据权利要求1所述的装置，还包括适于向所述MCU提供所述数字信号的发射电路，其中所述发射电路和所述MCU位于不同的电源域中。

8.一种用于改进电子电路中的信号通信的装置，包括：

微控制器单元即MCU，所述MCU包括耦合到所述MCU的输出端的缓冲器和数模转换器即DAC，其中所述MCU适于选择性地使用所述缓冲器的输出信号或所述DAC的输出信号来提供具有规定逻辑值的数字信号给所述MCU的所述输出端。

9.根据权利要求8所述的装置，其中所述DAC的输入端选择性地耦合到第一寄存器的输出端和第二寄存器的输出端。

10.根据权利要求9所述的装置，其中所述第一寄存器包括与数字逻辑0值对应的一组比特值。

11.根据权利要求10所述的装置，其中所述第二寄存器包括与数字逻辑1值对应的一组比特值。

12.根据权利要求9所述的装置，其中所述DAC的所述输入端基于所述数字信号的逻辑值被选择性地耦合到所述第一寄存器的所述输出端和第二寄存器的所述输出端。

13.根据权利要求9所述的装置，其进一步包括多路复用器即MUX，所述MUX具有被耦合以分别接收所述第一和第二寄存器的输出的第一和第二输入端，所述MUX还具有被耦合以从所述MCU中的电路接收所述数字信号的选择输入端。

14.根据权利要求8所述的装置，其进一步包括适于从所述MCU接收所述数字信号的接收电路，其中所述接收电路和所述MCU位于不同的电源域中。

15.一种使用集成电路即IC进行数字信号通信的方法，所述方法包括：

在所述IC的输入端接收第一数字信号；

用缓冲器或模拟比较器或模数转换器即ADC选择性地处理所述第一数字信号；

根据所述缓冲器或所述模拟比较器或所述ADC是否被用于处理所述第一数字信号，从所述缓冲器的输出信号或从所述模拟比较器或ADC的输出信号确定所述第一数字信号的逻辑值；

使用数模转换器即DAC从分别对应于逻辑值0和1的一组输入信号选择性地产生输出信号；以及

将所述DAC的所述输出信号作为第二数字信号提供给所述IC外部的电路。

16.根据权利要求15所述的方法，其中用所述缓冲器处理所述第一数字信号进一步包括使用施密特触发器。

17.根据权利要求15所述的方法，其中用所述模拟比较器处理所述第一数字信号进一步包括使用具有对应于逻辑值的电平的参考电压。

18.根据权利要求15所述的方法，其中用所述ADC处理所述第一数字信号进一步包括使用幅值比较功能。

19.根据权利要求15所述的方法，其中所述第一数字信号被从具有与所述IC的电源域不同的电源域的电路接收。

20.根据权利要求15所述的方法，其中用所述缓冲器选择性地处理所述第一数字信号包括使用施密特触发器作为所述缓冲器。

21.根据权利要求15所述的方法，其中所述模拟比较器具有耦合到参考电压的输入端，所述参考电压具有对应于数字逻辑电平的值。