CN104378121A - 一种译码方法及译码装置 - Google Patents

Abstract

本发明提供了一种译码方法及译码装置，以解决译码消耗时间长的问题。一种译码方法，包括：将接收到的码字输入到伴随式计算门阵列计算伴随式；当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；将所述错误位置输入到纠错门阵列进行纠错。只需要级联的逻辑门就可以实现，电路简单，因此所需的时间非常短，从而解决了译码消耗时间长的问题。

Description

一种译码方法及译码装置

技术领域

本发明涉及通信技术领域，特别是涉及一种译码方法及译码装置。

背景技术

BCH码取自Bose、Ray-Chaudhuri与Hocquenghem的缩写，是编码理论尤其是纠错码中研究得比较多的一种编码方法。BCH码是用于校正多个随机错误模式的多级、循环、错误校正、变长数字编码。BCH码也可以用于质数级或者质数的幂级的多级相移键控。

目前BCH译码的方法计算伴随式采用移位寄存器计算，需要时钟；错误位置多项式基于牛顿恒等式进行迭代计算，也需要寄存器进行迭代存储；寻找错误位置采用的是简化并行度的方法，所以总体看来，目前BCH译码的方法采用的电路和控制较为复杂，需要多次迭代，计算时间比较长，无法满足高速系统的需要。

发明内容

本发明提供一种译码方法及译码装置，以解决译码消耗时间长的问题。

为了解决上述问题，本发明公开了一种译码方法，包括：

将接收到的码字输入到伴随式计算门阵列计算伴随式；

当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

将所述错误位置输入到纠错门阵列进行纠错。

可选地，所述将接收到的码字输入到伴随式计算门阵列计算伴随式，包括：

将接收到的码字输入异或门阵列；

通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

可选地，所述将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数，包括：

将所述伴随式输入错误位置多项式系数计算门阵列；

通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

可选地，所述将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置，包括：

将所述错误位置多项式系数输入到寻找错误位置门阵列中；

将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；

通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；当所述加法运算的结果为零时，将对应的位置作为错误位置。

可选地，所述将所述错误位置输入到纠错门阵列进行纠错，包括：

将所述错误位置输入到非门中；

在非门中对所述错误位置上的数据取反进行纠错。

本发明还公开了一种译码装置，包括：

伴随式计算模块，用于将接收到的码字输入到伴随式计算门阵列计算伴随式；

系数计算模块，用于在所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

错误位置计算模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

纠错模块，用于将所述错误位置输入到纠错门阵列进行纠错。

可选地，所述伴随式计算模块包括：

码字输入子模块，用于将接收到的码字输入异或门阵列；

伴随式计算子模块，用于通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

可选地，所述系数计算模块包括：

伴随式输入子模块，用于将所述伴随式输入错误位置多项式系数计算门阵列；

矩阵子模块，用于通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

系数计算子模块，用于通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

可选地，所述错误位置计算模块包括：

系数输入子模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列中；

相乘子模块，用于将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；

错误位置计算子模块，用于通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；在所述加法运算的结果为零时，将对应的位置作为错误位置。

可选地，所述纠错模块包括：

错误位置输入子模块，用于将所述错误位置输入到非门中；

纠错子模块，用于在非门中对所述错误位置上的数据取反进行纠错。

与现有技术相比，本发明包括以下优点：

本发明首先将接收到的码字输入到伴随式计算门阵列中计算伴随式；其次当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列中计算错误位置多项式系数；然后将所述错误位置多项式系数输入到寻找错误位置门阵列中计算错误位置；最后将所述错误位置输入到纠错门阵列中进行纠错。由于本实施例上述步骤都是通过组合逻辑门阵列来实现的，不需要时钟，也不需要迭代，只需要级联的逻辑门就可以实现，电路简单，因此所需的时间非常短，从而解决了译码消耗时间长的问题。

附图说明

图1是本发明实施例一种译码方法的流程图；

图2是本发明实施例一种译码方法的示意图；

图3是本发明实施例另一种译码方法的流程图；

图4是本发明实施例代入法门阵列计算实例图；

图5是本发明实施例高速译码方法的流程图；

图6是本发明实施例一种译码装置的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例提出了一种译码方法，旨在通过级联的逻辑门在非常短的时间内快速实现BCH译码的伴随式计算、计算错误位置多项式系数、查找错误位置以及纠错四个步骤，从而解决了译码消耗时间较长的问题，适应于高速读取的系统。

实施例一：

参照图1，示出了本发明一种译码方法的流程图，本实施例具体可以包括以下步骤：

步骤100，将接收到的码字输入到伴随式计算门阵列计算伴随式。

本实施例中首先将接收到的码字输入到伴随式计算门阵列中，需要说明的是，门阵列是由异或门、与非门等逻辑门组成的阵列，本实施例中伴随式计算门阵列是由异或门组成的门阵列，可以实现二进制乘法运算。接收到的码字可以用C=[C_n,C_n-1,C_n-2…C₂,C₁,C₀]表示，由于本发明实施例涉及到伽罗瓦域BCH编译码的计算，所以将C(x)表示为C(x)=C₀+C₁x¹+C₂x²+C₃x³+C₄x⁴…C_nxⁿ，其中，n为正整数，x为伽罗瓦域1*m维多进制向量，m为正整数。伴随式可以用S来表示，为2t*m矩阵，H为nm*2t校验矩阵，用来校验接收向量是否有错。计算伴随式的方法有很多，本实施例可以通过将接收到的码字C与校验矩阵H的转置相乘来计算伴随式S。当然也可以采用其他方法计算伴随式，可以用门阵列来实现计算伴随式的过程即可。

步骤102，当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数。

步骤100中计算得到伴随式S之后，判断伴随式S是否为全0矩阵，如果得到的伴随式S为全0矩阵，说明接收码字没有错误；如果得到的伴随式S不是全0矩阵，则说明接收的码字有错误，此时将伴随式输入到错误位置多项式系数计算门阵列中计算错误位置多项式的系数。即当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列中计算错误位置多项式的系数。本实施例可以采用Peterson矩阵来计算错误位置多项式的系数，具体可以通过Peterson矩阵得出错误位置多项式系数与伴随式S的关系，由于此关系是S某些行的加法运算和乘法运算，所以可以采用“与门”和“异或门”实现（与门实现加法运算，异或门实现乘法运算），即本实施例中的错误位置多项式系数计算门阵列可以由“与门”和“异或门”的组合逻辑门组成。

步骤104，将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置。

步骤102计算出错误位置多项式系数之后，将错误位置多项式系数输入到寻找错误位置门阵列中，本实施例可以采用“钱搜索”来计算错误位置，即将所有可能的根都代入到方程中（由错误位置多项式构成的方程），如果得到的方程式的计算结果为0，即此位置为方程的根，也就是说这个使方程式为0的位置就错误位置。而将可能的跟带入方程式计算的过程也涉及到加法运算和乘法运算，所以可以采用“与门”和“异或门”实现，即本实施例中的寻找错误位置门阵列可以由“与门”和“异或门”的组合逻辑门组成。

步骤106，将所述错误位置输入到纠错门阵列进行纠错。

步骤104找到错误位置后，可以将错误位置输入到纠错门阵列进行纠错。本实施例可以采用将错误位置上的数据取反进行纠错。取反可以通过非门来实现，也就是说本实施例中的纠错门阵列可以由非门组成。

可以结合图2的译码方法示意图来理解本实施例上述步骤100-步骤106。如图2所示，包括以下步骤：

步骤200，接收码字C（x）并输入伴随式计算门阵列，计算伴随式S。

步骤202，将伴随式S输入到错误位置多项式系数计算门阵列，计算错误位置多项式系数σ(x)。

步骤204，将错误多项式系数输入寻找错误位置门阵列，计算错误位置。

步骤206，将错误位置i输入到纠错门阵列，进行纠错。

本实施例首先将接收到的码字输入到伴随式计算门阵列中计算伴随式；其次当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列中计算错误位置多项式系数；然后将所述错误位置多项式系数输入到寻找错误位置门阵列中计算错误位置；最后将所述错误位置输入到纠错门阵列中进行纠错。由于本实施例上述步骤都是通过组合逻辑门阵列来实现的，不需要时钟，也不需要迭代，只需要级联的逻辑门就可以实现，电路简单，因此所需的时间非常短，从而解决了译码消耗时间长的问题。

实施例二：

参照图3，示出了本发明一种译码方法的流程图，本实施例具体可以包括以下步骤：

步骤300，将接收到的码字输入到伴随式计算门阵列计算伴随式。

本实施例步骤300将接收到的码字输入到伴随式计算门阵列计算伴随式，具体可以包括子步骤3001和子步骤3002，其中：

子步骤3001，将接收到的码字输入异或门阵列。

本实施例中接收到的码字用C(x)来表示，其中C(x)=C₀+C₁x¹+C₂x²+C₃x³+C₄x⁴+…C_nxⁿ，其中n为正整数，x为伽罗瓦域1*m维多进制向量，m为正整数。

子步骤3002，通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

伴随式可以用S来表示，为2t*m矩阵，H为nm*2t校验矩阵，用来校验接收向量是否有错。本实施例可以通过代入法实现码字与校验矩阵的转置相乘，得到伴随式，具体可以通过将接收到的码字C与校验矩阵H的转置相乘来计算伴随式S。由于每个位置上的数都是二进制数，所以计算满足如下规律：a*a=a；a*(非a)=0；a+a=0；a+(非a)=1；即可以看做是同或、异或操作。故此处的代入法是将已知的校验矩阵的所有位数与码字C的所有对应位相乘，可以参考图4所示的代入法门阵列计算实例图来理解，可以用图4所示的异或门逻辑实现，当然实现形式不局限于图4所示的异或门。图4中In代表输入，Out代表输出，此处每一个行列上的数都是二进制数。

步骤302，当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数。

步骤300中计算得到伴随式S之后，判断伴随式S是否为全0矩阵，如果得到的伴随式S为全0矩阵，则证明接收码字没有错误，如果得到的伴随式S不是全0矩阵，则说明接收的码字有错误，此时将伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数。

本实施例将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数，具体可以包括子步骤3021、子步骤3022和子步骤3023，其中：

子步骤3021，将所述伴随式输入错误位置多项式系数计算门阵列。

本实施例错误位置多项式系数计算门阵列由与门和异或门组合而成。与门可以实现二进制的加法运算，异或门可以实现二进制的乘法运算。

子步骤3022，通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算。

Peterson矩阵如下：

$\left[\begin{array}{c}{S}_{t+1}\\ S_{t+2}\\ \·\\ \·\\ S_{2t}\end{array}\right]=\left[\begin{array}{ccccccc}{S}_1& & S_2& & \·& \·& S_t\\ S_2& & S_3& & \·& \·& S_{t+1}\\ \·& \·& \·& \·& & & \·\\ \·& \·& \·& \·& & & \·\\ S_t& & S_{t+1}& & \·& & \·S_{2t-1}\end{array}\right]\left[\begin{array}{c}{\mathrm{\σ}}_t\\ {\mathrm{\σ}}_{t-1}\\ \·\\ \·\\ {\mathrm{\σ}}_1\end{array}\right]$

其中Si（i=1,2…2t）为伴随式的元素，σi为错误位置多项式的系数。错误位置多项式系数可以表示为：σ(x)=σ₀+σ₁x+σ₂x²+…+σ_tx^t，可见，错误位置多项式的各系数可以表示成伴随式的乘法运算和加法运算，而乘法运算可以通过异或门来实现，加法运算可以通过与门来实现，即错误位置多项式的系数可以转换为异或操作和与操作。

子步骤3023，通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

既然错误位置多项式的各系数可以表示成伴随式的乘法运算和加法运算，并且错误位置多项式系数计算门阵列由与门和异或门组合而成，因此可以通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

步骤304，将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置。

本实施例计算错误位置方法可以采用“钱搜索”，即将所有可能的跟都代入到方程式（由错误位置多项式构成的方程），如果得到的方程式为0，即此位置为方程的根，也就是说这个使方程式为0的位置就错误位置。而将可能的跟带入方程式计算的过程也涉及到加法运算和乘法运算，所以可以采用与门和异或门实现，即本实施例中的寻找错误位置门阵列可以由与门和异或门的组合逻辑门组成。

本实施例将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置，具体可以包括子步骤3041、子步骤3042和子步骤3043，其中：子步骤3041，将所述错误位置多项式系数输入到寻找错误位置门阵列中。

本实施例寻找错误位置门阵列可以由与门和异或门组合而成。与门可以实现二进制的加法运算，异或门可以实现二进制的乘法运算。

子步骤3042，将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算。

本实施例中“将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘”可以表示为乘法运算和加法运算，所述错误位置对应的伽罗瓦域为错误位置的集合。

伽罗瓦域定义为以素数p为模的整数剩余类环构成的p阶有限域。伽罗瓦域定义了二种代数运算系统，也就是有加法也有乘法。计算错误位置即计算错误位置多项式的根，而伽罗瓦域就对应着这个多项式所有根的解的域，方程所有的根必定在这个域内，因此通过将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，来计算错误位置。

子步骤3043，通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；当所述加法运算的结果为零时，将对应的位置作为错误位置。

首先通过异或门实现乘法运算，然后通过与门实现加法运算（将各乘法运算的结果相加），如果加法运算的结果为零，说明此位置为错误位置多项式的根，也就是说此位置就是错误位置。

步骤306，将所述错误位置输入到纠错门阵列进行纠错。

本实施例中将所述错误位置输入到纠错门阵列进行纠错，具体可以包括子步骤3061和子步骤3062，其中：

子步骤3061，将所述错误位置输入到非门中。

本实施例中的纠错门阵列可以由非门组成。

子步骤3062，在非门中对所述错误位置上的数据取反进行纠错。

本实施例可以通过非门实现取反操作。

可以结合图5的示意图理解本实施例上述步骤，如图5所示，包括：

步骤500，接收码字与校验矩阵转置相乘。

接收码字与校验矩阵转置相乘得到伴随式S。

步骤502，判断伴随式S是否等于0。

当伴随式S等于0，即伴随式S为全零矩阵时，结束译码。

当伴随式S不等于0，即伴随式S不为全零矩阵时，执行步骤504。

步骤504，通过Peterson矩阵计算错误位置多项式系数。

步骤506，利用钱搜索计算错误位置。

步骤508，根据错误位置纠错。

本实施例首先将接收到的码字与校验矩阵的转置相乘得到伴随式；其次采用Peterson矩阵计算错误位置多项式系数；再次通过钱搜索的方法计算错误位置，最后将错误位置上的数据取反进行纠错。由于本实施例上述步骤都是通过组合逻辑门阵列来实现的，不需要时钟，也不需要迭代，只需要级联的逻辑门就可以实现，电路简单，因此所需的时间非常短，从而解决了译码消耗时间长的问题。

实施例三：

参照图6，示出了本发明一种译码装置的结构框图，本实施例具体可以包括：伴随式计算模块10、系数计算模块12、错误位置计算模块14和纠错模块16，其中：

伴随式计算模块10，用于将接收到的码字输入到伴随式计算门阵列计算伴随式。

系数计算模块12，用于在所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数。

错误位置计算模块14，用于将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置。

纠错模块16，用于将所述错误位置输入到纠错门阵列进行纠错。

本实施例通过伴随式计算模块10将接收到的码字输入到伴随式计算门阵列计算伴随式；其次系数计算模块12在所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；然后错误位置计算模块14将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；最后纠错模块16将所述错误位置输入到纠错门阵列进行纠错。由于本实施例上述步骤都是通过组合逻辑门阵列来实现的，不需要时钟，也不需要迭代，只需要级联的逻辑门就可以实现，电路简单，所需的时间非常短，因此解决了译码消耗时间长的问题。

在本发明的一种优选实施例中，所述伴随式计算模块10包括：码字输入子模块和伴随式计算子模块，其中：码字输入子模块，用于将接收到的码字输入异或门阵列；伴随式计算子模块，用于通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

在本发明的一种优选实施例中，所述系数计算模块12包括：伴随式输入子模块、矩阵子模块和系数计算子模块，其中：伴随式输入子模块，用于将所述伴随式输入错误位置多项式系数计算门阵列；矩阵子模块，用于通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；系数计算子模块，用于通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

在本发明的一种优选实施例中，所述错误位置计算模块14包括：系数输入子模块、相乘子模块和错误位置计算子模块，其中：系数输入子模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列中；相乘子模块，用于将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；错误位置计算子模块，用于通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；在所述加法运算的结果为零时，将对应的位置作为错误位置。

在本发明的一种优选实施例中，所述纠错模块16包括：错误位置输入子模块和纠错子模块，其中：错误位置输入子模块，用于将所述错误位置输入到非门中；纠错子模块，用于在非门中对所述错误位置上的数据取反进行纠错。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本发明所提供的一种译码方法及译码装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种译码方法，其特征在于，包括：

将接收到的码字输入到伴随式计算门阵列计算伴随式；

当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

将所述错误位置输入到纠错门阵列进行纠错。

2.根据权利要求1所述的方法，其特征在于，所述将接收到的码字输入到伴随式计算门阵列计算伴随式，包括：

将接收到的码字输入异或门阵列；

通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

3.根据权利要求1所述的方法，其特征在于，所述将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数，包括：

将所述伴随式输入错误位置多项式系数计算门阵列；

通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

4.根据权利要求1所述的方法，其特征在于，所述将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置，包括：

将所述错误位置多项式系数输入到寻找错误位置门阵列中；

将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；

通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；当所述加法运算的结果为零时，将对应的位置作为错误位置。

5.根据权利要求1所述的方法，其特征在于，所述将所述错误位置输入到纠错门阵列进行纠错，包括：

将所述错误位置输入到非门中；

在非门中对所述错误位置上的数据取反进行纠错。

6.一种译码装置，其特征在于，包括：

伴随式计算模块，用于将接收到的码字输入到伴随式计算门阵列计算伴随式；

系数计算模块，用于在所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

错误位置计算模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

纠错模块，用于将所述错误位置输入到纠错门阵列进行纠错。

7.根据权利要求6所述的装置，其特征在于，所述伴随式计算模块包括：

码字输入子模块，用于将接收到的码字输入异或门阵列；

伴随式计算子模块，用于通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

8.根据权利要求6所述的装置，其特征在于，所述系数计算模块包括：

伴随式输入子模块，用于将所述伴随式输入错误位置多项式系数计算门阵列；

矩阵子模块，用于通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

系数计算子模块，用于通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

9.根据权利要求6所述的装置，其特征在于，所述错误位置计算模块包括：

系数输入子模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列中；

相乘子模块，用于将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；

错误位置计算子模块，用于通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；在所述加法运算的结果为零时，将对应的位置作为错误位置。

10.根据权利要求6所述的装置，其特征在于，所述纠错模块包括：

错误位置输入子模块，用于将所述错误位置输入到非门中；

纠错子模块，用于在非门中对所述错误位置上的数据取反进行纠错。