CN104375426A - 一种片内信号间的相位信息处理和延迟控制电路 - Google Patents

一种片内信号间的相位信息处理和延迟控制电路 Download PDF

Info

Publication number
CN104375426A
CN104375426A CN201410544113.8A CN201410544113A CN104375426A CN 104375426 A CN104375426 A CN 104375426A CN 201410544113 A CN201410544113 A CN 201410544113A CN 104375426 A CN104375426 A CN 104375426A
Authority
CN
China
Prior art keywords
phase
controller
code
signal
search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410544113.8A
Other languages
English (en)
Other versions
CN104375426B (zh
Inventor
�田�浩
蒋奇
陈杨
马骁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU CORPRO TECHNOLOGY Co Ltd
Original Assignee
CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU CORPRO TECHNOLOGY Co Ltd filed Critical CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority to CN201410544113.8A priority Critical patent/CN104375426B/zh
Publication of CN104375426A publication Critical patent/CN104375426A/zh
Application granted granted Critical
Publication of CN104375426B publication Critical patent/CN104375426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers

Abstract

本发明公开了一种片内信号间的相位信息处理和延迟控制电路，它包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接。该相位信息处理和延迟控制电路根据输入的相位码，比较相位信息与所设定的目标相位间的关系，输出控制信号来调整信号间的相位关系，通过相位检测电路对相位关系进行跟踪，当相位关系不等于目标相位后，通过对延时码进行增减，将当前相位重新调整到目标相位上。

Description

一种片内信号间的相位信息处理和延迟控制电路
技术领域
本发明涉及一种处理电路，特别是一种片内信号间的相位信息处理和延迟控制电路。
背景技术
在高速信号处理电路中，存在多个电路功能模块间进行数据传输时，时钟信号和数据信号有严格的同步要求。特别是在高速的数模混合信号电路中，因为模拟域需要高品质的时钟信号，数字域的时钟信号往往质量差，而数字域的数据只能和数据域的时钟保持同步关系，数据信号要传递给模拟域时需要与模拟域的时钟进行严格的同步。为了使得两个信号能够同步，需要对信号的相位进行调整，使两个信号能够同步。
发明内容
本发明的目的在于克服现有技术的不足，提供一种片内信号间的相位信息处理和延迟控制电路，该电路根据输入的相位码，比较相位信息与所设定的目标相位间的关系，输出控制信号来调整信号间的相位关系，通过相位检测电路对相位关系进行跟踪，当相位关系不等于目标相位后，通过对延时码进行增减，将当前相位重新调整到目标相位上。
本发明的目的是通过以下技术方案来实现的：一种片内信号间的相位信息处理和延迟控制电路，它包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接； 
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；
所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进等，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；
所述的自动解码器用于将温度码编码成二进制补码；
所述的手动控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；
所述的输出控制逻辑控制目标相位以及锁定步进输出。
一种片内信号间的相位信息处理和延迟控制电路进行相位信息处理和延迟控制的方法，它包括如下步骤：
S1：相位码输入控制器，控制器进入开始状态，所有寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S2：控制器将存储器中的参数值重新载入到控制器中；
S3：控制器确认搜索参数后进入搜索状态，对控制信号进行搜索，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S4：控制器控制延迟码和相位码的对应关系存储在存储器中；
S5：控制器根据存储的目标相位附近的相位码与延迟码的对应关系判断出该处的斜率取向；
S6：控制器将S5中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于设定的门限值内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环相位； 
B：若比较结果超出设定的门限值，判定失锁，输出警示信号和锁定信号，跳转到步骤S4进行重新搜索；
S7：输出逻辑控制根据输入控制信号和S6得到的延迟码的中间值，输出延迟相位和步进。
所述的门限值为系统所允许的最大的相位偏差。
本发明的有益效果是：该相位信息处理和延迟控制电路根据输入的相位码，比较相位信息与所设定的目标相位间的关系，输出控制信号来调整信号间的相位关系，通过相位检测电路对相位关系进行跟踪，当相位关系不等于目标相位后，通过对延时码进行增减，将当前相位重新调整到目标相位上。 
附图说明
图1为相位信息处理和延迟控制电路；
图2为相位信息处理和延迟控制方法流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种片内信号间的相位信息处理和延迟控制电路，它包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接； 
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；
所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进等，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；
所述的自动解码器用于将温度码编码成二进制补码；
所述的手动控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；
所述的输出控制逻辑控制目标相位以及锁定步进输出。
如图2所示，一种片内信号间的相位信息处理和延迟控制电路进行相位信息处理和延迟控制的方法，它包括如下步骤：
S1：相位码输入控制器，控制器进入开始状态，所有寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S2：控制器将存储器中的参数值重新载入到控制器中；
S3：控制器确认搜索参数后进入搜索状态，对控制信号进行搜索，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S4：控制器控制延迟码和相位码的对应关系存储在存储器中；
S5：控制器根据存储的目标相位附近的相位码与延迟码的对应关系判断出该处的斜率取向；
S6：控制器将S5中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于设定的门限值内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环相位； 
B：若比较结果超出设定的门限值，判定失锁，输出警示信号和锁定信号，跳转到步骤S4进行重新搜索；
S7：输出逻辑控制根据输入控制信号和S6得到的延迟码的中间值，输出延迟相位和步进。
所述的门限值为系统所允许的最大的相位偏差。
如图1所示的一种片内信号间的相位信息处理和延迟控制电路相位检测电路输出的相位码输入自动调节解码器，经解码后输出二进制相位到控制器，控制器根据控制信号将二进制相位和数据信号进行对比，判定是否在系统允许相位差内，若在相位差内，输出延迟相位和延迟步进对信号进行调整，并输出步进控制信号、相位信号以及地址信号到存储器进行存储，若不在系统允许相位差内，输出警示信号和锁定信号，提示失锁。

Claims (3)

1.一种片内信号间的相位信息处理和延迟控制电路，其特征在于：它包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接； 
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；
所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进等，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；
所述的自动解码器用于将温度码编码成二进制补码；
所述的手动控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；
所述的输出控制逻辑控制目标相位以及锁定步进输出。
2.如权利要求1所述的一种片内信号间的相位信息处理和延迟控制电路进行相位信息处理和延迟控制的方法，其特征在于：它包括如下步骤：
S1：相位码输入控制器，控制器进入开始状态，所有寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S2：控制器将存储器中的参数值重新载入到控制器中；
S3：控制器确认搜索参数后进入搜索状态，对控制信号进行搜索，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S4：控制器控制延迟码和相位码的对应关系存储在存储器中；
S5：控制器根据存储的目标相位附近的相位码与延迟码的对应关系判断出该处的斜率取向；
S6：控制器将S5中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于设定的门限值内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环相位； 
B：若比较结果超出设定的门限值，判定失锁，输出警示信号和锁定信号，跳转到步骤S4进行重新搜索；
S7：输出逻辑控制根据输入控制信号和S6得到的延迟码的中间值，输出延迟相位和步进。
3.根据权利要求2所述的一种内信号间的相位信息处理和延迟控制电路进行相位信息处理和延迟控制的方法，其特征在于：所述的门限值为系统所允许的最大的相位偏差。
CN201410544113.8A 2014-10-15 2014-10-15 一种片内信号间的相位信息处理和延迟控制电路 Active CN104375426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410544113.8A CN104375426B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位信息处理和延迟控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410544113.8A CN104375426B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位信息处理和延迟控制电路

Publications (2)

Publication Number Publication Date
CN104375426A true CN104375426A (zh) 2015-02-25
CN104375426B CN104375426B (zh) 2017-05-10

Family

ID=52554425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410544113.8A Active CN104375426B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位信息处理和延迟控制电路

Country Status (1)

Country Link
CN (1) CN104375426B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932305A (zh) * 2015-05-29 2015-09-23 福州瑞芯微电子有限公司 采样延时调整方法及装置
CN115268555A (zh) * 2022-07-27 2022-11-01 成都振芯科技股份有限公司 一种二阶温度补偿带隙基准电压电路及差分电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674794B1 (en) * 2000-02-04 2004-01-06 Motorola, Inc. System and method for sampling phase adjustment by an analog modem
CN1619959A (zh) * 2003-11-21 2005-05-25 瑞昱半导体股份有限公司 相位延迟电路及方法
CN1710508A (zh) * 2004-06-17 2005-12-21 富士通株式会社 时钟调节装置及其方法
CN1739271A (zh) * 2003-06-02 2006-02-22 松下电器产业株式会社 数据传输装置和数据传输方法
CN101521500A (zh) * 2008-02-29 2009-09-02 瑞昱半导体股份有限公司 应用相位选择器的数据锁存电路
WO2013099035A1 (ja) * 2011-12-29 2013-07-04 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674794B1 (en) * 2000-02-04 2004-01-06 Motorola, Inc. System and method for sampling phase adjustment by an analog modem
CN1739271A (zh) * 2003-06-02 2006-02-22 松下电器产业株式会社 数据传输装置和数据传输方法
CN1619959A (zh) * 2003-11-21 2005-05-25 瑞昱半导体股份有限公司 相位延迟电路及方法
CN1710508A (zh) * 2004-06-17 2005-12-21 富士通株式会社 时钟调节装置及其方法
CN101521500A (zh) * 2008-02-29 2009-09-02 瑞昱半导体股份有限公司 应用相位选择器的数据锁存电路
WO2013099035A1 (ja) * 2011-12-29 2013-07-04 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932305A (zh) * 2015-05-29 2015-09-23 福州瑞芯微电子有限公司 采样延时调整方法及装置
CN104932305B (zh) * 2015-05-29 2017-11-21 福州瑞芯微电子股份有限公司 采样延时调整方法及装置
CN115268555A (zh) * 2022-07-27 2022-11-01 成都振芯科技股份有限公司 一种二阶温度补偿带隙基准电压电路及差分电路

Also Published As

Publication number Publication date
CN104375426B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US7161402B1 (en) Programmable delay locked loop
US9065607B2 (en) Clock data recovery circuit, data reception apparatus, and data transmission and reception system
US20110102039A1 (en) Apparatus and method for correcting duty cycle of clock signal
US9787468B2 (en) LVDS data recovery method and circuit
CN104280613B (zh) 一种片内信号间的相位检测与同步电路及其同步方法
US9819523B2 (en) Intelligent equalization for a three-transmitter multi-phase system
US20140126656A1 (en) Clock data recovery circuit with hybrid second order digital filter having distinct phase and frequency correction latencies
CN101764608B (zh) 逐位逼近延迟锁相环电路及调整输入时钟信号的方法
CN104375426A (zh) 一种片内信号间的相位信息处理和延迟控制电路
KR0132811B1 (ko) 디지탈 데이터 복구장치
KR101883204B1 (ko) 클록 및 데이터 복원을 위한 다중-모드 위상-주파수 검출기
KR101652910B1 (ko) 통합 프로세서 및 cdr 회로
WO2013074845A3 (en) System and method of calibrating a phase-locked loop while maintaining lock
US20190165793A1 (en) Signal recovery circuit, optical module, and signal recovery method
CN203722593U (zh) 一种相位插值器控制电路
US20130076411A1 (en) Cdr circuit
WO2016165372A1 (zh) 控制移动终端中cpu的热插拔操作的方法和装置
US10020035B2 (en) Reception circuit
US9967083B2 (en) Receiving device
CN205490484U (zh) 提高输入时钟占空比免疫力的电路及占空比高的dram存储器
US8593199B2 (en) Clock generation method and system
CN111371523B (zh) 一种时钟信号处理装置和方法
CN105262481A (zh) 提高输入时钟占空比免疫力的电路及方法
CN203340091U (zh) 一种基于dds的数字通信时钟同步系统
CN206820737U (zh) 一种数模转换器的时序矫正数字电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant