CN104364804A - 用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体 - Google Patents

用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体 Download PDF

Info

Publication number
CN104364804A
CN104364804A CN201380027764.3A CN201380027764A CN104364804A CN 104364804 A CN104364804 A CN 104364804A CN 201380027764 A CN201380027764 A CN 201380027764A CN 104364804 A CN104364804 A CN 104364804A
Authority
CN
China
Prior art keywords
smart card
stripes
card matrix
carrier material
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380027764.3A
Other languages
English (en)
Other versions
CN104364804B (zh
Inventor
E·丹尼尔
F·埃伯哈特
S·卡尔克
F·莫根塔勒
R·穆茨
T·沙宾格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Possehl Electronics Deutschland GmbH
Original Assignee
Pretema GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE201220004102 external-priority patent/DE202012004102U1/de
Priority claimed from DE201210008176 external-priority patent/DE102012008176A1/de
Application filed by Pretema GmbH filed Critical Pretema GmbH
Publication of CN104364804A publication Critical patent/CN104364804A/zh
Application granted granted Critical
Publication of CN104364804B publication Critical patent/CN104364804B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种用于制造用于容纳半导体芯片的智能卡基体的方法，其中，在载体材料(100)中构造至少一个智能卡基体(10)引线框架(11)，所述引线框架分别通过至少一个材料条(15)与载体材料(100)相连，并且在方法中构造具有用于容纳半导体芯片的空腔(14)的电绝缘壳体(13)，其方式为：为了构造智能卡基体(10)，引线框架(11)被壳体(13)包围。根据本发明规定，在构造壳体(13)之前或期间将连接引线框架(11)与载体材料(100)的所述材料条(15)截断，由此所述材料条(15)在构成间隙(16)的情况下分别被分离为与载体材料(100)连接的第一条状部(15a)和与引线框架(11)连接的第二条状部(15b)；并且在构造壳体(13)时所述材料条(15)的第一条状部(15a)和第二条状部(15b)都被该壳体(13)包围。

Description

用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体
技术领域
本发明涉及一种用于制造用于容纳半导体芯片的智能卡基体的方法，其中，在载体材料中构造至少一个智能卡基体引线框架，所述引线框架分别通过至少一个材料条与载体材料相连，并且在方法中构造具有用于容纳半导体芯片的空腔的电绝缘壳体，其方式为：为了构造智能卡基体，引线框架被壳体包围，并且本发明涉及一种用于容纳半导体芯片的智能卡基体，其中，所述智能卡基体具有引线框架，该引线框架在第一表面上具有第一接触面并且在第二表面上具有第二接触面，这些第一接触面和第二接触面能与安装到智能卡基体的空腔中的半导体芯片的端子连接。
背景技术
用于制造智能卡基体的这样方法及按照该方法制造的智能卡基体由EP 1 785 916已知。按照上述方法制造的智能卡基体在构造壳体之后通过从智能卡基体的壳体伸出的材料条与载体材料相连。所述使智能卡基体与载体材料相连的材料条未被壳体的绝缘材料包围并且因此不利地形成可能的腐蚀位置。在将半导体芯片装入智能卡基体以构造智能卡之后，这些材料条必须由智能卡制造者截断，以便可以将如此构造的智能卡从载体材料中分离出。但是这不利地导致，智能卡制造者为了分离智能卡必须进行该工作过程，由此，在将半导体芯片装入智能卡基体的空腔之后和使其闭合时，用于截断材料条的另外的工作台是必需的。
发明内容
本发明的任务在于，提出一种用于制造智能卡基体的方法和一种这样的智能卡基体，该智能卡基体能更容易从载体材料中分离出并且不具有存在腐蚀危险的位置。
为解决该任务，提出按本发明的方法：在构造壳体之前或期间将连接引线框架与载体材料的所述材料条截断，由此所述材料条在构成间隙的情况下分别被分离为与载体材料连接的第一条状部和与引线框架连接的第二条状部；并且在构造壳体时所述材料条的第一条状部和第二条状部都被该壳体包围。
按本发明的智能卡基体规定：智能卡基体具有至少一个具有第一条状部和通过间隙与该第一条状部分离的第二条状部的材料条，其中，第二条状部与智能卡基体的引线框架相连并且第一条状部与载体材料相连；并且智能卡基体的壳体包围第一条状部和第二条状部。
通过按本发明的手段，有利地提出一种用于制造智能卡基体的方法和一种这样的智能卡基体，其特征在于，从智能卡基体的壳体中没有伸出引线框架部分或其他存在腐蚀危险的元件。这样的智能卡基体的特征是其抵抗环境影响的耐久性和稳定性。按本发明的手段具有其他优点，使得按本发明的智能卡基体可以很容易地从载体材料中分离，因为力的施加同样导致，连接智能卡基体与载体材料的材料条部分从智能卡基体的壳体中被拉出，从而按本发明的智能卡基体可以很容易被分离。按本发明的方法的特征是，可以简单地通过截断和分离材料条来构造按本发明规定的间隙。
按照本发明的方法的有利的扩展方案规定，将相应的材料条的第二条状部和/或第一条状部变形，以便提供用于在这两个条状部之间构成间隙所需的相应的各条状部的各端部的空间分离。这样的手段具有如下优点，由此可以简单地在相应的材料条的两个条状部之间构成间隙。
本发明的有利的另一扩展方案规定，至少一个材料条具有至少一个压痕。这样的手段具有如下优点，由此使材料条的条状部的用于在空间上分离条状部和在这两个条状部之间构成间隙的相应变形更容易。
本发明的有利的另外各扩展方案是各从属权利要求的对象。
附图说明
本发明的另外优点从下面借助附图描述的实施例中可知。其中：
图1示出载体材料的第一侧面的俯视图，
图2示出在分离连接片之后图1的载体材料的俯视图，
图3示出图2的智能卡基体的放大图，
图4示出图3的IV区域的放大图，
图5示出没有壳体的智能卡基体的示图，
图6示出图5的VI区域的放大图，
图7a和7b示出智能卡基体的实施例的两个侧面的示图，并且
图8示出图7a的智能卡基体的剖视图。
具体实施方式
用于制造总体用10来标记的智能卡基体的方法借助各附图来描述。图1示出载体材料100的第一表面100a的俯视图。如由该图可见，由载体材料100制造多个智能卡基体10。载体材料100通过导电层101构成，该导电层优选由铜片制成，但其他材料例如铝也是可能的。首先，以本身已知的并且因而不再详细说明的类型和方式由载体材料100例如通过冲压或刻蚀构造引线框架11。如图1所示，在所述的实施例中规定，在载体材料100的宽度之内设置用于两个智能卡基体10的两个引线框架11。但同样可能的是，在载体材料100的宽度之内仅设置唯一一个用于智能卡基体10的引线框架11或为多于两个智能卡基体10设置相应数量的引线框架11。
优选载体材料100构造为带状载体材料，该带状载体材料优选由导电层101的卷构成，使得可以借助卷对卷方法制造多个用于智能卡基体10的引线框架11。
根据如上述的和实施的对智能卡基体10的引线框架11的构造形式，在载体材料100的在图1和2中可见的第一表面100a上构造第一接触面12a并且在与该第一表面100a对置的第二表面100b上构造第二接触面12b(见图7a和7b)，其方式为：载体材料100至少在接触面12a、12b的位置处设有导电材料。这例如可以通过电镀、蒸镀、溅射或类似方法实现。该方法步骤也是已知的并且因此不再详细介绍。
在载体材料100的第二表面100b上设置的接触面12b用于连接要安装在智能卡基体10中的半导体芯片的端子并且第一接触面12a用于将由智能卡基体10制造的智能卡与外部元件如移动电话、读卡器等电连接。优选在以本身已知的方式由智能卡基体10制造智能卡时，半导体芯片的端子与第二接触面12b通过压焊过程、熔焊工艺、钎焊工艺等连接。
如由图1可见，在此处所描述的实施例中使用预冲孔的载体材料100，在该载体材料中已经引入相应的结构，然后可以由该结构制造引线框架11。如由图2可见，连接引线框架11与载体材料100的区域从载体材料100上分离，使得引线框架11基本上仅仅通过材料条15与载体材料100相连。然后优选接触面12a通过弯曲被定位(由图2可见)。
但同样可能的是，使用非预冲孔的载体材料100以及然后以本身已知的和因此不再详细描述的方式由该非预冲孔的载体材料制造引线框架11。由载体材料100构造引线框架11的确切的类型和方式以及在制造包围引线框架11的壳体13之前可能实施的另外手段是本领域技术人员已知的，并且因此对于下面描述的理解不是必要的。因此，不再详细地解释引线框架11的制造过程的这部分内容。
然而现在在通过塑料材料实现对引线框架11的包封注塑以构造容纳半导体芯片的壳体13之前，规定：将连接引线框架11与载体材料100的材料条15截断，使得在相应的材料条15的与载体材料100连接的条状部15a和该材料条15的与引线框架11连接的条状部15b之间构成间隙16，该间隙使两个条状部15a、15b电绝缘。优选这通过如下方式实现：使材料条15在所述截断之前、期间或之后变形，从而由此构成间隙16。
在此处所描述的实施例中，如由图4最佳可见，使材料条15的与引线框架11连接的条状部15b相应地变形，使得该条状部的端部与条状部15a的端部在空间上分离并且由此构成间隙16。当然同样可能的是，在材料条15的条状部15a上发生相应的变形。也可能的是，至少在一个或多个材料条15中两个条状部15a、15b都发生相应的变形以构成间隙16。但也可能的是，取代所述变形，以其他类型和方式设置材料条15，以便使相应的各材料条15的两个条状部15a、15b相分离并且由此电绝缘。例如也可能的是，从各材料条15的一个或多个中冲裁出一小段，从而在这种情况下变形是不需要的。但是下面会以使材料条15变形为出发点，因为这是所述方法的优选构造形式。
在图6中描述如此构造的材料条15。可以清楚地看到各间隙16，这些间隙使此处描述的两个材料条15的各条状部15a、15b相分离并且由此电绝缘。
为了使材料条15的变形过程更容易，优选可以规定：如由图4可见，将凹痕17压印到一个或多个材料条15中，该凹痕允许所述材料条15的变形。
在材料条15如上述和在图6中所示为构成间隙16而变形之后，然后构造壳体13，并且其方式为：引线框架11通过绝缘的注塑材料包封注塑。壳体13分别围绕第一接触面12a和围绕第二接触面12b构成智能卡基体10的一个环形边缘。
图7a和7b示出具有如上述制造的壳体13的智能卡基体10。图7a在此示出接触面12a，该接触面用于使由智能卡基体10制造的智能卡与外部部件接触导通。图7b示出智能卡基体的接合侧。清楚地可见以后装入半导体芯片的空腔14。
这样构造的智能卡基体10优选对应于4FF智能卡的形状。然而，所描述的方法并不局限于制造4FF智能卡基体11。但也可能的是，借助所描述的方法来制造1FF、2FF或3FF智能卡基体，以便仅列举所描述的方法的几个应用例。
如由图8最佳可见，壳体13在此如此构造，使得该壳体不仅包围材料条15的第一条状部15a还包围该材料条的第二条状部15b。因此，智能卡基体10通过由壳体13在材料条15的第一条状部15a和第二条状部15b之间产生的机械连接被保持在载体材料100中。
这样制成的智能卡基体10的使用者以本身已知的方式将相应的半导体芯片插入智能卡基体10对应的空腔14中并且封闭容纳半导体芯片的空腔14，由此由智能卡基体10和半导体芯片制成智能卡。
为了能够从载体材料100中取出智能卡，有利地仅需要将智能卡从载体材料100中压出。对智能卡基体10的加载导致，材料条15的条状部15a从壳体13中被拉出。从而在壳体13中仅遗留在图8中可见的凹部18，该凹部在将智能卡从载体材料100中分离出来之前容纳材料条15的条状部15b。因此，在没有进一步的分离过程的情况下可以将智能卡从载体材料100中分离出。这种处理方法具有另外的优点，即，没有可能形成腐蚀位置的载体材料100材料条从由智能卡基体制成的智能卡的智能卡基体中伸出。
概述地应当指出：通过所描述的方法构造智能卡基体10，其特征在于，该智能卡基体10并且从而由该智能卡基体10制成的智能卡可以容易地和没有进一步的分离过程地从容纳该智能卡基体的载体材料100中分离出来，其中，有利地将引线框架11绝缘地容纳在壳体13中，使得由智能卡基体10制成的智能卡不具有易腐蚀的位置。

Claims (9)

1.一种用于制造用于容纳半导体芯片的智能卡基体的方法，其中，在载体材料(100)中构造至少一个智能卡基体(10)引线框架(11)，所述引线框架分别通过至少一个材料条(15)与载体材料(100)相连，并且在该方法中构造具有用于容纳半导体芯片的空腔(14)的电绝缘的壳体(13)，其方式为：为了构造智能卡基体(10)，引线框架(11)被壳体(13)包围，其特征在于，在构造壳体(13)之前或期间将连接引线框架(11)与载体材料(100)的所述材料条(15)截断，由此所述材料条(15)在构成间隙(16)的情况下分别被分离为与载体材料(100)连接的第一条状部(15a)和与引线框架(11)连接的第二条状部(15b)；并且在构造壳体(13)时所述材料条(15)的第一条状部(15a)和第二条状部(15b)都被该壳体(13)包围。
2.按照权利要求1所述的方法，其特征在于，为了构成所述间隙(16)，实施至少一个材料条(15)的第二条状部(15b)和/或第一条状部(15a)的变形。
3.按照权利要求2所述的方法，其特征在于，为了构成所述间隙(14)，将所述第二条状部(15b)和/或第一条状部(15a)弯曲。
4.按照权利要求2或3所述的方法，其特征在于，在至少一个条状部(15a、15b)中引入压痕(17)。
5.按照上述权利要求任一项所述的方法，其特征在于，在所述载体材料(100)的第一表面(100b)上构造引线框架(11)的至少一个第一接触面(12a)并且在与该第一表面(100a)对置的第二表面(100b)上构造引线框架的至少一个第二接触面(12b)。
6.按照上述权利要求任一项所述的方法，其特征在于，在载体材料(100)上制造多个智能卡基体(10)并且所述多个智能卡基体能够与该载体材料分离，其中，优选一个载体材料用作载体材料(100)。
7.一种用于制造智能卡的方法，其特征在于，在按照上述权利要求任一项所制造的智能卡基体(10)中，将半导体芯片装入智能卡基体(10)的空腔(14)中并且封闭空腔(14)，该半导体芯片的各端子与第二接触面(12b)电连接，并且通过对这样制造的智能卡施加力使该智能卡从载体材料(100)上分离，其方式为：通过所述施加力将连接智能卡基体(10)与载体材料(100)的条状部(15a)从智能卡基体(10)的壳体(13)上分离。
8.一种用于容纳半导体芯片的智能卡基体，其中，所述智能卡基体具有引线框架(11)，该引线框架在第一表面(100a)上具有第一接触面(12a)并且在第二表面(100b)上具有第二接触面(12b)，所述第二接触面能与安装到智能卡基体(10)的空腔(14)中的半导体芯片的端子连接，其特征在于，所述智能卡基体(10)具有至少一个具有第一条状部(15a)和通过间隙(16)与该第一条状部分离的第二条状部(15b)的材料条(15)，其中，第二条状部(15b)与智能卡基体(10)的引线框架(11)相连并且第一条状部(15a)与载体材料(100)相连；并且智能卡基体(10)的壳体(13)包围第一条状部(15a)和第二条状部(15b)。
9.一种智能卡，其包括半导体芯片和按照权利要求8所述的智能卡基体(10)，其中，所述半导体芯片被安装到智能卡基体(10)的空腔(14)中。
CN201380027764.3A 2012-04-26 2013-04-25 用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体 Expired - Fee Related CN104364804B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE201220004102 DE202012004102U1 (de) 2012-04-26 2012-04-26 Smartcard-Körper zur Aufnahme eines Halbleiter-Chips
DE102012008176.6 2012-04-26
DE202012004102.9 2012-04-26
DE201210008176 DE102012008176A1 (de) 2012-04-26 2012-04-26 Verfahren zur Herstellung eines Smartcard-Körpers zur Aufnahme eines Halbleiter-Chips sowie ein derartiger Smartcard-Körper
PCT/EP2013/001245 WO2013159929A1 (de) 2012-04-26 2013-04-25 Verfahren zur herstellung eines smartcard-körpers zur aufnahme eines halbleiter-chips sowie eine derartiger smartcard-körper

Publications (2)

Publication Number Publication Date
CN104364804A true CN104364804A (zh) 2015-02-18
CN104364804B CN104364804B (zh) 2017-05-17

Family

ID=48520880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027764.3A Expired - Fee Related CN104364804B (zh) 2012-04-26 2013-04-25 用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体

Country Status (7)

Country Link
US (1) US9092711B2 (zh)
EP (1) EP2842082B1 (zh)
JP (1) JP6108641B2 (zh)
KR (1) KR101767720B1 (zh)
CN (1) CN104364804B (zh)
BR (1) BR112014026379A2 (zh)
WO (1) WO2013159929A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107912065B (zh) * 2015-06-23 2020-11-03 立联信控股有限公司 具有至少一个用于无接触地传输信息的接口的智能卡坯件
US9965716B2 (en) 2015-08-14 2018-05-08 Capital One Services, Llc Two-piece transaction card construction
FR3081583B1 (fr) * 2018-05-25 2021-10-01 Linxens Holding Procede de fabrication de cartes a puce electronique et cartes a puce electronique fabriquees par ce procede

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
CN1898808A (zh) * 2004-02-06 2007-01-17 班斯集团公司 引线框上包覆成型的透镜和引线框上包覆成型透镜的方法
US20080017972A1 (en) * 2006-07-21 2008-01-24 Infineon Technologies Ag Electronic circuit in a package-in-package configuration and production method
DE102008033018A1 (de) * 2008-07-14 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3492212B2 (ja) * 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
US6291263B1 (en) * 2000-06-13 2001-09-18 Siliconware Precision Industries Co., Ltd. Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
US7081644B2 (en) * 2004-02-06 2006-07-25 Barnes Group Inc. Overmolded lens on leadframe and method for overmolding lens on lead frame
EP1884335A4 (en) * 2005-05-24 2010-01-13 Murata Manufacturing Co METHOD AND DEVICE FOR PRODUCING INSERTED PART
EP1785916B1 (de) * 2005-11-14 2009-08-19 Tyco Electronics France SAS Smartcard-Körper, Smartcard und Herstellungsverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
CN1898808A (zh) * 2004-02-06 2007-01-17 班斯集团公司 引线框上包覆成型的透镜和引线框上包覆成型透镜的方法
US20080017972A1 (en) * 2006-07-21 2008-01-24 Infineon Technologies Ag Electronic circuit in a package-in-package configuration and production method
DE102008033018A1 (de) * 2008-07-14 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Also Published As

Publication number Publication date
JP2015515699A (ja) 2015-05-28
JP6108641B2 (ja) 2017-04-05
BR112014026379A2 (pt) 2017-06-27
KR101767720B1 (ko) 2017-08-23
US20150076240A1 (en) 2015-03-19
CN104364804B (zh) 2017-05-17
EP2842082B1 (de) 2016-12-14
EP2842082A1 (de) 2015-03-04
KR20150012259A (ko) 2015-02-03
WO2013159929A1 (de) 2013-10-31
US9092711B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
US7011251B1 (en) Die down multi-media card and method of making same
KR101506500B1 (ko) 케이스와 안테나 방사체가 모듈화 된 휴대단말기용 안테나 모듈 및 케이스의 제조방법
JP2001006977A (ja) チップコンデンサの製造方法
CN101359645B (zh) 半导体装置、预模制封装结构及其制造方法
CN103329361A (zh) 触头和带有触头的连接器
CN104364804A (zh) 用于制造用于容纳半导体芯片的智能卡基体的方法和这样的智能卡基体
CN106602330B (zh) 焊线式耳机座装置及其制造方法
CN201868608U (zh) 一种电子卡连接器
JP2014036217A (ja) タンタルキャパシタ及びその製造方法
US9812816B2 (en) Connector for use with a socket
US9849848B2 (en) Motor vehicle component support and method for the production thereof
CN102237585A (zh) 一种双层sim卡连接器
CN202523860U (zh) 迷你型同轴连接器
US8916957B2 (en) Package structure and package process
CN101499569B (zh) 电子通信产品的电连接器及制造工艺
WO1999016155A1 (en) Process for producing a flat connector comb which can be moulded into an enclosure
CN105390851B (zh) 一种组合转换端子及汽车继电器
CN106096703A (zh) 无间隙触点智能卡芯片模块、智能卡及其制造方法
KR200393140Y1 (ko) 퓨즈 제조용 프레스 성형품
CN201699185U (zh) 一种双层sim卡连接器
JP5341389B2 (ja) 樹脂封止型半導体装置の製造方法
KR100392160B1 (ko) 마이크로스트립 라인 패턴 형성 방법을 이용한 고 지향성디렉셔널 커플러
KR100829161B1 (ko) 코일 조립체의 제조방법
US7074654B1 (en) Tape supported memory card leadframe structure
CN205159645U (zh) 卡连接器和连接器组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: German Nifern

Applicant after: Lixin Co.,Ltd.

Address before: German Nifern

Applicant before: PRETEMA GMBH

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190718

Address after: Mantrajolly, France

Patentee after: PRETEMA GmbH

Address before: German Nifern

Patentee before: Lixin Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170517