CN104348480A - 振荡装置 - Google Patents

振荡装置 Download PDF

Info

Publication number
CN104348480A
CN104348480A CN201410363683.7A CN201410363683A CN104348480A CN 104348480 A CN104348480 A CN 104348480A CN 201410363683 A CN201410363683 A CN 201410363683A CN 104348480 A CN104348480 A CN 104348480A
Authority
CN
China
Prior art keywords
frequency
oscillating circuit
vibration
signal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410363683.7A
Other languages
English (en)
Other versions
CN104348480B (zh
Inventor
依田友也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN104348480A publication Critical patent/CN104348480A/zh
Application granted granted Critical
Publication of CN104348480B publication Critical patent/CN104348480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种振荡装置,能够高精度地抑制因温度特性而产生的影响并且使构成简化。构成如下振荡装置:将与第一振荡电路的振荡输出f1和第二振荡电路的振荡输出f2的差量相应的差量信号作为温度检测值来处理,基于该差量信号,输出用以抑制因温度特性而对f1产生的影响的控制信号,且将f1作为振荡输出。在所述装置中,在第一状态与第二状态之间相互切换,第一状态是为了访问存储参数的存储部而让用以连接外部计算机的第一连接端及第二连接端连接于所述存储部,第二状态是让第一连接端及第二连接端从第一连接端及第二连接端连接到f1及f2的信号路径。而且以使输出至第一连接端及第二连接端的频率小于f1、f2且分别对应于f1、f2的方式设置频率降低部。

Description

振荡装置
技术领域
本发明涉及一种振荡装置,将与第一振荡电路的振荡输出f1和第二振荡电路的振荡输出f2的差量相应的信号作为温度检测值来处理,且抑制因温度特性而对f1产生的影响。
背景技术
图18表示作为振荡装置的温度补偿晶体振荡器(TemperatureCompensated Crystal Oscillator,TCXO)的一般构成。90是晶体振子,91是振荡电路,通过改变从控制电压产生部93供给至电压可变电容元件92的控制电压,而控制(control)电压可变电容元件92的电容,从而调整振荡频率(输出频率)。
因为晶体振子90的频率会根据温度而变化,所以控制电压产生部93根据由温度检测器94检测到的温度而修正控制电压。具体而言,将作为利用基准温度将晶体振子90的频率温度特性正规化的函数的例如三次函数存储在存储器(memory)95内,基于该函数(频率温度特性)而读出对应于温度检测值的频率。也就是,读出此时的温度下的频率相对于基准温度时的频率偏差多少,将对应于该频率的偏差量的控制电压作为温度补偿量,而从对应于基准温度时的频率的控制电压中减去。除这里举出的示例以外,还研究了使用如下的振荡装置,通过将与第一振荡电路的振荡输出f1和第二振荡电路的振荡输出f2的差量相应的信号作为温度检测值来处理,而获得更高精度的输出,详细情况将在实施方式中进行说明。
且说,振荡装置为了获得稳定的振荡输出,必须进行调整。在使用所述TCXO的示例中是设定用以决定对应于所述温度检测值的控制电压的函数。但是,要求采取对策以便在为了以此方式进行调整,而将振荡装置设为例如可以连接测定频率以用于调整的机器等的构成时,不会因此使该振荡装置的构成变得复杂化。
在专利文献1的图2及图3中,记载着在共用的晶体片设置两对电极而构成两个晶体振子(晶体共振子)的内容。另外,在段落0018中,记载着如下内容:随着温度变化,在两个晶体振子之间会出现频率差,因此通过计测该频率差便等同于测量温度。而且,将该频率差Δf与要修正的频率的量的关系存储在只读存储器(Read Only Memory,ROM),基于Δf而读出频率修正量。但是,该装置并无法解决所述问题。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2001-292030号
发明内容
[发明要解决的问题]
本发明是在这种状况下完成的,目的在于提供一种能够高精度地抑制因温度特性而产生的影响并且使构成简化的振荡装置。
[解决问题的手段]
本发明的振荡装置是将与第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量相应的差量信号作为温度检测值来处理,基于该差量信号,输出用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号,且将所述第一振荡电路的振荡输出作为振荡输出,所述振荡装置的特征在于包括:
存储部,存储着用于输出所述控制信号的参数(parameter);
信号处理部,连接于用以分别获取所述第一振荡电路的振荡输出、第二振荡电路的振荡输出的第一信号路径及第二信号路径,根据所获取的所述第一振荡电路的振荡输出、第二振荡电路的振荡输出而求出所述差量信号,基于该差量信号与所述参数而输出所述控制信号;
第一连接端及第二连接端,用以连接外部计算机(computer);
频率降低部,被输入所述第一振荡电路的振荡输出、第二振荡电路的振荡输出,且用以输出对应于所述第一振荡电路的振荡输出、第二振荡电路的振荡输出并且分别小于第一振荡电路的振荡输出、第二振荡电路的振荡输出的频率信号;以及
切换部,用以在第一状态与第二状态之间相互切换,所述第一状态是为了从所述外部计算机访问(access)所述存储部而让所述第一连接端及第二连接端连接于所述存储部,所述第二状态是让所述第一连接端及第二连接端经由所述频率降低部而连接于所述第一信号路径及第二信号路径,以便由外部的频率测定部提取来自所述频率降低部的输出频率。
本发明的具体实施方式例如为如下所述。
(1)所述频率降低部是分频器,对应于所述第一振荡电路的振荡输出、第二振荡电路的振荡输出的各频率并且比第一振荡电路的振荡输出、第二振荡电路的振荡输出低的频率的输出信号是分别将第一振荡电路的振荡输出、第二振荡电路的振荡输出分频后的信号。
(2)所述切换部是基于设置在所述存储部的连接状态切换用存储区域中所存储的逻辑值,在所述第一状态与第二状态之间进行切换,
在所述切换用存储区域,选择存储着用以将所述切换部设为第一状态的第一逻辑值、与用以将所述切换部设为第二状态的第二逻辑值中的一逻辑值,且
与所述外部计算机相独立地设置着重设部,所述重设部是将所述切换用存储区域的逻辑值重设(reset)为第一逻辑值。
(3)所述重设部在振荡装置的电源接通时将逻辑值存储区域重设为第一逻辑值。
(4)用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号是相当于如下的频率修正值的信号,所述频率修正值是基于第一振荡电路的振荡输出从基准温度时的第一振荡电路的振荡输出的值起算的变化量与相应于第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量的信号的关系,对基准温度时的第一振荡电路的振荡输出进行频率修正的值。
(5)包括温度调整部,所述温度调整部是用以将连接于所述第一振荡电路及第二振荡电路的第一晶体振子及第二晶体振子的温度维持固定,且
用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号是用以控制所述温度调整部的发热量的信号。
[发明效果]
本发明的振荡装置设为如下构成:基于与第一振荡电路的振荡输出f1和第二振荡电路的振荡输出f2的差量相应的差量信号,输出用以抑制因温度特性而对f1产生的影响的控制信号。而且,连接外部计算机的第一连接端及第二连接端在如下两种状态之间相互切换,其中一种状态是连接于存储用以输出所述控制信号的用于信号处理部的参数的存储部,另一种状态是经由用以使频率小于f1、f2的频率降低部而连接于用以对信号处理部供给f1、f2的信号路径。基于f1、f2与来自第一连接端、第二连接端的输出频率的对应、以及来自第一连接端及第二连接端的输出,可以取得f1、f2,且可以根据所取得的f1、f2以能够高精度地抑制因温度而引起的频率变动的方式设定各种参数。此外,在所述振荡装置中,无需设置用以提取f1、f2的专用端子,因此可以简化装置构成。
附图说明
图1是表示本发明的振荡装置的整体构成的框图(block diagram)。
图2是表示所述振荡装置的一部分的框图。
图3是图2所示的一部分的输出的波形图。
图4(a)、图4(b)、图4(c)是示意性地表示图2所示的包含直接数字频率合成器(Direct Digital Synthesizer,DDS)电路部的回路(loop)中未锁定(lock)的状态的各部分的波形图。
图5(a)、图5(b)、图5(c)是示意性地表示图2所示的包含DDS电路部的回路中已锁定的状态的各部分的波形图。
图6是表示第一振荡电路的频率f1及第二振荡电路的频率f2与温度的关系的频率温度特性图。
图7是表示将f1、f2分别正规化所得的值与温度的关系的频率温度特性图。
图8是表示将f1正规化所得的值与温度的关系、及将f1正规化所得的值和将f2正规化所得的值的差量ΔF与温度的关系的频率温度特性图。
图9是表示将图8的纵轴正规化所得的值与频率修正值的关系的特性图。
图10是表示修正值运算部的框图。
图11是构成所述振荡装置的微控制器(microcontroller)的框图。
图12是振荡装置的概略纵剖面侧视图。
图13是表示开关(switch)的切换动作的作用图。
图14是表示开关的切换动作的作用图。
图15是表示开关的切换动作的作用图。
图16是表示开关的切换动作的作用图。
图17是比较例的振荡装置的框图。
图18是现有的振荡装置的电路图。
[符号的说明]
1A:振荡装置
1:第一振荡电路
2:第二振荡电路
3:频率差检测部
4:修正值运算部
5:信号处理部
7:微控制器
10:第一晶体振子
11、12、21、22:电极
20:第二晶体振子
31:触发器电路
32:单触发电路
33:锁存电路
34:回路滤波器
35、51、71、400:加法部
36:DDS电路部
37:平均化电路
50:加热器电路
52:加热器控制电路
56:容器
57:印刷基板
58:第一连接端子
59:第二连接端子
60:外部计算机
61:电源的输入端子
62、601、602、607、608:开关
63:连接切换部
64:连接切换器
65:缓冲电路
66:频率计数器
70:汇流排
72:第一寄存器
73:第二寄存器
74:第三寄存器
75、76:乘法部
77:第四寄存器
78:第五寄存器
79:通电重设电路
81:接口电路
82:外部存储器
83:程序
90:晶体振子
91:振荡电路
92:电压可变电容元件
93:控制电压产生部
94:温度检测器
95:存储器
100:电压控制晶体振荡器
200:控制电路部
201:DDS电路部
204:分频器
205:相位频率比较部
206:电荷泵
300:集成电路部
401~409:运算部
410:进行舍入处理的电路
603、604、605、606:信号路径
611、612:分频器
613:缓冲电路
621、622、623、624:端子
A1、A2、A3、A4、B1、B2、B3、B4:状态
f1、f2、f1r、f2r:频率
OSC1、OSC2:集合
P1~P9:多项近似式系数
SCL、SDA:信号线
Xb:晶体片
ΔF:差量
Δf:频率差
Δfr:基准温度下的f1与f2的差量
具体实施方式
图1是表示应用本发明的实施方式的晶体振荡器而构成的振荡装置1A的整体的框图。该振荡装置1A构成为输出所设定的频率的频率信号的频率合成器(synthesizer),且包括:使用有晶体振子的电压控制晶体振荡器100;控制电路部200,构成该电压控制晶体振荡器100中的锁相回路(Phase LockedLoop,PLL);晶体振荡器(未标注符号),生成时钟(clock)信号,该时钟信号用于让用以生成所述PLL的参照信号的DDS电路部201进行动作;以及作为温度调整部的加热器(heater)电路50,用以调整所述晶体振荡器中的设置晶体振子10、晶体振子20的环境的温度。因此,所述晶体振荡器为恒温晶体振荡器(Oven Controlled Crystal Oscillator,OCXO)。
所述控制电路部200是PLL,利用相位频率比较部205比较从DDS电路部201输出的参考(reference)(参照用)时钟与利用分频器204将电压控制晶体振荡器(Voltage Controlled Crystal Oscillator,VCXO)100的输出分频所得的时钟的相位,通过电荷泵(charge pump)206将所述比较结果也就是相位差模拟(analog)化。将经模拟化的信号输入至回路滤波器(loop filter),以使PLL稳定的方式进行控制。DDS电路部201会将自后述的第一振荡电路1输出的频率信号用作基准时钟,输入用来输出目标频率的信号的频率数据(data)(数字值(digital value))。
然而,因为所述基准时钟的频率具有温度特性,所以为了消除(cancel)该温度特性,而对输入至DDS电路部201的所述频率数据加上对应于后述的频率修正值的信号。通过修正输入至DDS电路部201的频率数据,而消除因基准时钟的温度特性变动量而引起的DDS电路部201的输出频率的温度变动量,从而参照用时钟的频率相对于温度变动而稳定,由此来自电压控制晶体振荡器100的输出频率变得稳定。也就是,所述晶体振荡器也构成为TCXO,从而振荡装置1A可以说是构成为进行了双重的温度应对的能够以高精度使输出稳定的装置。
所述晶体振荡器包括第一晶体振子10及第二晶体振子20,所述第一晶体振子10及第二晶体振子20是使用共用的晶体片Xb而构成。例如,将带状的晶体片Xb的区域在长度方向上分割成两个部分,在各分割区域(振动区域)的正背两面设置激振用电极。而且,由其中一分割区域与一对电极11、电极12构成第一晶体振子10,由另一分割区域与一对电极21、电极22构成第二晶体振子20。
在第一晶体振子10及第二晶体振子20上分别连接着第一振荡电路1及第二振荡电路2。这里为方便起见,在设为从第一振荡电路1输出频率f1的频率信号,从第二振荡电路2输出频率f2的频率信号时,将频率f1的频率信号作为基准时钟而供给至所述控制电路部200。
3为频率差检测部,概括而言,该频率差检测部3是用以提取f1与f2的差量和Δfr的差量也就是f2-f1-Δfr的电路部。Δfr是基准温度例如25℃下的f1(f1r)与f2(f2r)的差量。举出f1与f2的差量的一例,例如为几兆赫(MHz)。本振荡装置1A通过如下方式而成立,即,利用频率差检测部3计算对应于f1与f2的差量的值、和对应于基准温度例如25℃下的f1与f2的差量的值的差量也就是ΔF。更详细而言,利用频率差检测部3获得的值为{(f2-f1)/f1}-{(f2r-f1r)/f1r}。
图2表示频率差检测部3的具体例。31是触发器(flip-flop)电路(F/F电路),来自第一振荡电路1的频率f1的频率信号输入至该触发器电路31的其中一输入端,从第二振荡电路2将频率f2的频率信号输入至该触发器电路31的另一输入端,利用来自第一振荡电路1的频率f1的频率信号来锁存(latch)来自第二振荡电路2的频率f2的频率信号。以下,为了避免冗长的记载,视f1、f2为表示频率或频率信号本身。从触发器电路31输出具有对应于f1与f2的频率差的值也就是(f2-f1)/f1的频率的信号。
在触发器电路31的后段设置着单触发(one-shot)电路32,单触发电路32是通过从触发器电路31获得的脉冲(pulse)信号的上升而输出单触发的脉冲。图3是表示以上一系列信号的时序图(time chart)。在单触发电路32的后段设置着PLL,该PLL包括锁存电路33、具有积分功能的回路滤波器34、加法部35、及DDS电路部36。锁存电路33用以利用从单触发电路32输出的脉冲来锁存从DDS电路部36输出的锯齿波(sawtooth wave),锁存电路33的输出是所述锯齿波在所述脉冲被输出的时间点(timing)的信号电平(level)。回路滤波器34将作为所述信号电平的直流电压进行积分,加法部35将所述直流电压与对应于Δfr(基准温度例如25℃下的f1与f2的差量)的直流电压相加。
DDS电路部36被输入利用加法部35运算所得的直流电压也就是将对应于Δfr的直流电压减去回路滤波器34的输出电压所得的电压,且输出与所述电压值相应的频率的锯齿波。为了易于理解PLL的动作,在图4(a)、图4(b)、图4(c)中极其示意性地表示各部分的输出的情况,并且进行极其示意性的说明以便能够直观地理解。在装置启动时,对应于Δfr的直流电压经由加法部35被输入至DDS电路部36,例如设Δfr为5MHz,那么从DDS电路部36输出与该频率相应的频率的锯齿波。
通过锁存电路33利用对应于(f2-f1)的频率的脉冲来锁存所述锯齿波,设(f2-f1)例如为6MHz时,锁存用脉冲的周期短于锯齿波,因此锯齿波的锁存点(latch point)如图4(a)所示逐渐下降,从而锁存电路33的输出及回路(loop)滤波器34的输出如图4(b)、图4(c)所示逐渐向-侧下降。因为加法部35的在回路滤波器34的输出侧的符号为“-”,所以从加法部35输入至DDS电路部36的直流电压会上升。因此,从DDS电路部36输出的锯齿波的频率会变高,当对DDS电路部36输入对应于6MHz的直流电压时,锯齿波的频率成为6MHz,从而如图5(a)、图5(b)、图5(c)所示PLL被锁定。此时,从回路滤波器34输出的直流电压成为对应于Δfr-(f2-f1)=-1MHz的值。也就是,可以说回路滤波器34的积分值相当于锯齿波从5MHz向6MHz变化时的1MHz的变化量的积分值。
与此例相反,在Δfr为6MHz,(f2-f1)为5MHz的情况下,因为锁存用脉冲的周期长于锯齿波,所以如图4(a)所示的锁存点会逐渐升高,锁存电路33的输出及回路滤波器34的输出也随之上升。因此,在加法部35中所要减去的值变大,所以锯齿波的频率逐渐下降,最终与(f2-f1)同样成为5MHz时PLL被锁定。此时,从回路滤波器34输出的直流电压成为对应于Δfr-(f2-f1)=1MHz的值。
且说,如前文所述,实际上频率差检测部3的输出也就是图2所示的平均化电路37的输出是将{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值利用34位(bit)的数字值表示的值。如果将-50℃左右至100℃左右的所述值的集合设为(f1-f1r)/f1=OSC1(单位为ppm或ppb)、(f2-f2r)/f2r=OSC2(单位为ppm或ppb),相对于温度的变化会成为与OSC2-OSC1实质相同的曲线(curve)。因此,频率差检测部3的输出可以作为OSC2-OSC1=温度数据来处理。
另外,因为在触发器电路31中利用f1来锁存f2的动作是非同步的,所以也可能会产生亚稳态(metastable)(当利用时钟的边缘(edge)来锁存输入数据时为如下状态,即,在锁存的边缘的前后一定时间必须保持输入数据,但因时钟与输入数据大致同时地变化,而使输出变得不稳定)等不稳定区间,从而可能在回路滤波器34的输出中包含瞬间误差。因此,在回路滤波器34的输出侧设置平均化电路37,该平均化电路37求出预先设定的时间内的输入值的移动平均值,从而即便产生所述瞬间误差也可以将其去除。
此处,参照图6到图8,对利用PLL的回路滤波器34所获得的变动温度量的频率偏差信息也就是OSC2-OSC1进行说明。图6是利用基准温度使f1及f2正规化且表示温度与频率的关系的特性图。此处所说的正规化,是指例如将25℃设为基准温度,针对温度与频率的关系,将基准温度下的频率设为零,求出频率从基准温度下的频率起算的偏差量与温度的关系。如果将第一振荡电路1的在25℃时的频率设为f1r,将第二振荡电路2的在25℃时的频率设为f2r,图7的纵轴的值成为(f1-f1r)及(f2-f2r)。
另外,图7是针对图6所示的各温度的频率,表示相对于基准温度(25℃)下的频率的变化率。因此,图7的纵轴的值为(f1-f1r)/f1r及(f2-f2r)/f2r(单位ppm),也就是如前文所述为OSC1及OSC2。图8表示OSC1与温度的关系及(OSC2-OSC1)与温度的关系,可知(OSC2-OSC1)相对于温度呈线性关系。因此,可知(OSC2-OSC1)对应于从基准温度起算的温度变动偏差量。
回到图1进行说明,频率差检测部3的输出值实质上是(OSC2-OSC1),可将该值称为设置着晶体振子10、晶体振子20的环境的温度检测值。因此,在频率差检测部3的后段设置加法部(偏差量提取电路)51,提取出作为数字信号的温度设定值(设定温度下的OSC2-OSC1的34位的数字值)与作为频率差检测部3的输出的OSC2-OSC1的差量。为了使OSC1的值不易随着温度变化而变动,温度设定值例如选择图8所示的OSC1与温度的关系曲线中例如对应于底部(bottom)部分的50℃。
而且,在加法部51的后段设置着加热器控制电路52。加热器控制电路52将从加法部51输出的数字信号转换成对应的直流电压,并作为控制信号供给至加热器电路50。加热器电路50包含发热电阻,根据所供给的直流电压而发热。也就是,根据所述温度数据与温度设定值的差量而控制所述加热器电路50的发热温度。图1中,将频率差检测部3、修正值运算部4、加法部51、及加热器控制电路52表示为信号处理部5。
另外,如前文所述,振荡装置1A进行输入至控制电路部200的基准时钟的温度补偿。利用PLL的回路滤波器34所获得的变动温度量的频率偏差信息被输入至图1所示的修正值运算部4,在此处运算出频率的修正值。如图8所示,(OSC2-OSC1)相对于温度呈线性关系,(OSC2-OSC1)对应于从基准温度起算的温度变动偏差量。而且,一般来说,只要预先求出会抵消晶体振子因频率温度特性而产生的频率变动量的频率修正值与(OSC2-OSC1)的关系,便可以基于(OSC2-OSC1)的检测值而求出频率修正值。
如前文所述,本实施方式的振荡装置1A将从第一振荡电路1获得的频率信号(f1)用作图1所示的控制电路部200的基准时钟,因为所述基准时钟存在频率温度特性,所以想要对基准时钟的频率进行温度修正。因此,首先预先求出利用基准温度正规化的表示温度与f1的关系的函数,且如图9所示,预先求出用以抵消利用所述函数而算出的f1的频率变动量的函数。此外,详细而言,所述函数的f1是基准温度下的频率的变动率也就是(f1-f1r)/f1r=OSC1,图9的纵轴是-OSC1。图9的横轴是经正规化的OSC2-OSC1的值。在此例中,以当(OSC2-OSC1)为-30ppm时视为+1,当(OSC2-OSC1)为+30ppm时视为-1的方式进行正规化。此外,所述实施方式中,在图7到图9的说明中,以“ppm”单位表示频率的变化量,但在实际的数字电路中全部使用二进制数字进行处理,因此,DDS电路部36的频率设定精度是以构成位(bit)数而算出,例如为34位。
在此例中,将晶体振子的相对于温度的频率特性作为九次多项近似式来处理。修正值运算部4使用这些多项近似式系数进行(1)式的运算处理。
Y=P1·X9+P2·X8+P3·X7+P4·X6+P5·X5+P6·X4+P7·X3+P8·X2+P9·X   (1)
在(1)式中,X是频率差检测信息,Y是修正数据,P1~P9是多项近似式系数。更具体而言,X是通过图1所示的频率差检测部3所获得的值,也就是通过图2所示的平均化电路37所获得的值(OSC2-OSC1)。图10是修正值运算部4的框图,图中401~409是进行(1)式的各项运算的运算部,400是加法部,410是进行舍入处理的电路。如以上所作的说明,所述(1)式是基于f1的从基准温度时的f1起算的变化量与相应于f1和f2的差量的信号的关系而设定的,根据该式而算出的Y与相对于基准温度时的f1的频率修正值对应。
接下来,总结振荡装置1A的常规运转时的动作。着眼于该振荡装置1A的晶体振荡器,晶体振荡器的输出相当于从第一振荡电路1输出的频率信号。而且,通过加热器电路50以使设置晶体振子10、晶体振子20的环境成为设定温度的方式进行加热。第一晶体振子10及第一振荡电路1生成作为晶体振荡器的输出的频率信号,且与第二晶体振子20及第二振荡电路2一起发挥作为温度检测部的功能。如前文所述,与从这些振荡电路1、振荡电路2分别获得的频率信号的频率差对应的值OSC2-OSC1对应于设置晶体振子10、晶体振子20的环境的温度,利用加法部51提取所述值与温度设定值的差量。
所述差量被转换成直流电压,而调整加热器电路50的控制电力。例如,将50℃时的OSC1的值设为-1.5×105时,加法部51的输出在温度低于50℃时为正值,且随着温度降低而变大。从而,以如下方式发挥作用:设置着晶体振子10、晶体振子20的环境温度低于50℃越多,加热器电路50的控制电力变得越大。另外,当环境温度高于50℃时加法部51的输出成为负值,且绝对值随着温度升高而变大。从而,以如下方式发挥作用:温度高于50℃越多,加热器的供给电力变得越小。因此,将设置晶体振子10、晶体振子20的环境的温度维持在设定温度也就是50℃,所以作为振荡输出的来自第一振荡电路1的输出频率稳定。结果,在将来自第一振荡电路1的输出用作时钟信号的控制电路部200中,供给至相位频率比较部205的参照信号的频率稳定,因此,作为振荡装置1A(频率合成器)的输出的来自电压控制晶体振荡器100的输出频率也稳定。
另一方面,将来自频率差检测部3的输出(OSC2-OSC1)输入至修正值运算部4,执行所述(1)式的运算而获得温度修正数据也就是频率修正量。(1)式的运算是如下处理:求出在图9所示的特性图中,与基于频率差检测部3的输出值而获得的值对应的修正频率曲线的纵轴的值。
第一晶体振子10及第二晶体振子20是使用共用的晶体片Xb而构成,所以振荡电路1、振荡电路2的频率差是准确地对应于环境温度的值,因此,频率差检测部3的输出是环境温度与基准温度(在此例中为25℃)的温度差信息。因为将从第一振荡电路1输出的频率信号f1用作控制电路部200的主时钟(main clock),所以利用修正值运算部4所获得的修正值被用作如下信号,即,用于补偿控制电路部200的动作,以抵消f1因温度从25℃发生偏差而产生的频率偏差量对控制电路部200的动作的影响。但是,晶体振子10、晶体振子20也可以个别地包含晶体片。
且说,虽然记载为将与利用修正值运算部4所获得的温度修正值对应的信号输入至控制电路部200,但实际上是利用图1所示的加法部71将从构成振荡装置1A的微控制器7输出的信号与对应于所述温度修正值的信号相加,并作为控制信号从该加法部71输出至控制电路部200。而且,以如下方式构成振荡装置1A:通过利用外部计算机60变更从微控制器7向加法部71输出的修正输出信号(频率数据),能够将振荡装置1A的输出频率相对于由厂商(maker)决定的标称频率而改变。
微控制器7具有如下作用:发送向所述加法部71输出的用于改变频率的修正输出信号、系数P1~P9、对应于所述Δfr的电压信号、向加法部51输出的温度设定值等为每一振荡装置所固有的信息。另外,如果将以所述方式从VCXO(电压控制晶体振荡器)100提取所需的振荡输出的模式(mode)称为振荡装置1A的常规运转模式,振荡装置1A是相互切换执行该常规运转模式与频率测定模式,该频率测定模式并不是以不利用所述方式提取振荡输出为目的,而是用于将分别对应于f1、f2的信号提取至外部以测定所述f1、f2。所述频率测定模式是例如为了设定所述系数P1~P9而进行的模式,微控制器7也具有进行这些模式切换控制的功能。
一边参照图11,一边对微控制器7的构成进行说明。72是相当于频率调整量输出部的第一寄存器(register),第一寄存器72具有利用以例如二补数表示的24位的数字值来设定频率调整量的功能。该频率调整量用于让使用者(user)在由厂商所设定的可变范围内设定相对于标称频率的比率。如果决定了该频率调整量,那么将标称频率与相应于所述比率的频率相加,并将该相加所得的值输出至加法部71。另外,在微控制器7设置着第二寄存器73及第三寄存器74。75及76分别为乘法部。图中70是汇流排(bus)。将分别存储于寄存器73、寄存器74的第一增益(gain)G1、第二增益G2乘以利用第一寄存器72设定的频率调整量,因所述频率调整量×G1×G2的值为可变,所以向加法部71的输出会发生变化,从而振荡频率发生变化。实际上,在微控制器7除设置着图示的寄存器外,还设置着存储对应于标称频率的32位的数字数据的寄存器,将该数字数据与乘法器76的输出相加,并输出至加法部71。
所述第一增益G1表示为以例如二补数所表示的8位的数字值。第二增益G2为如下值:用于对将所述频率调整量乘以第一增益G1所得的值进行舍入处理(乘以2-n的处理(n为自然数))。通过将频率调整量从最小值变更为最大值,而使频率的可变范围从由厂商决定的最小值向最大值变更,以此方式设定各增益。
在微控制器7设置着用以进行所述模式的切换的第四寄存器77。对所述第四寄存器77写入“0”或“1”作为模式切换用逻辑值,通过该逻辑值来控制连接切换部63的开关的切换。另外,微控制器7包含第五寄存器78,该第五寄存器78存储所述系数P1~P9、Δfr、输出至加法部51的温度设定值等的振荡装置1A的固有信息,所述各固有信息由信号处理部5读出。寄存器72、寄存器73、寄存器74、寄存器77、寄存器78构成存储部。寄存器77是连接状态切换用存储区域。
在微控制器7设置着通电重设(power on reset)电路79作为重设部。该通电重设电路79具有在振荡装置1A的电源接通时,将所述各寄存器的数据初始化而写入0的功能。图中将该电源的输入端子表示为61,而62是切换所述电源的接通/断开(on/off)的开关。另外,微控制器7包含接口(interface)电路81,该接口电路81用以在与连接于振荡装置1A的外部计算机60之间进行通讯。
对微控制器7的外部的构成进行说明,振荡装置1A包含连接切换部63,连接切换部63包含开关601、开关602。而且,设置着信号路径605、信号路径606,当设分别将第一振荡电路1、第二振荡电路2与信号处理部5连接的信号路径为603、604时,所述信号路径605、信号路径606分别连接于这些信号路径603、信号路径604。在信号路径605、信号路径606设置着分频器611、分频器612作为频率降低部。图中613、613为缓冲(buffer)电路。
开关601将第一连接端子58在所述接口电路81与信号路径605之间切换连接,开关602将第二连接端子59在接口电路81与信号路径606之间切换连接。如上所述,根据写入至第四寄存器77的切换用逻辑值,控制所述开关601、开关602的切换动作。在所述逻辑值为0的情况下,成为接口电路81与第一连接端子58及第二连接端子59连接的状态,在所述逻辑值为1的情况下,以成为信号路径605、信号路径606与第一连接端子58及第二连接端子59连接的状态的方式对开关601、开关602进行切换。连接端子58、连接端子59构成用于连接外部计算机60的连接端。
对振荡装置1A的外部进行说明。在该例中,为了迅速进行频率测定模式与常规运转模式的切换,而设置着连接切换器64,所述外部计算机60经由内置集成电路(Inter-Integrated Circuit,I2C)汇流排而连接于该连接切换器64。图11中,将构成I2C汇流排的串列时钟(series clock)、串列数据的各信号线表示为SCL、SDA。另外,从连接切换器64到第一连接端子58及第二连接端子59的信号路径、以及从第一连接端子58及第二连接端子59到接口电路81的信号路径也由I2C汇流排所构成。
连接切换器64经由缓冲电路65而与作为频率测定部的频率计数器(counter)66连接。连接切换器64包含开关607、开关608,如上所述,将第一连接端子58及第二连接端子59在缓冲电路65与外部计算机60之间切换连接。连接切换器64的各开关607、开关608可以通过外部计算机60进行切换。
如后所述,当执行常规运转模式时,外部计算机60连接于微控制器7也就是第一寄存器~第五寄存器,切换连接切换部63及连接切换器64的各开关,以便能够覆写所述各寄存器的数据。也就是,当执行该常规运转模式时,使用者能够通过从外部计算机60变更所述第一寄存器72的频率调整量,而从所述标称频率进行变更。而且,当执行频率测定模式时,以使第一振荡电路1及第二振荡电路2连接于频率计数器66的方式对所述各开关进行切换。
在振荡装置1A的外部连接着包含非易失性存储器例如电可擦可编程只读存储器(Electrically Erasable Programmable ROM,EEPROM)的外部存储器82。在外部存储器82存储着存储于所述第一寄存器72、第二寄存器73、第三寄存器74、第五寄存器78的各固有信息,在电源接通时,这些固有信息通过设置在微控制器7中的程序83而读入至对应的各寄存器,从而能够运行振荡装置1A。外部计算机60可以访问所述外部存储器82来设定各固有信息。
对设置所述分频器611、分频器612的理由进行说明。所述I2C汇流排是根据规定的规格而制造的,所述缓冲电路613也使用根据规定的规格而制造的缓冲电路。所述规格被设定为以例如约5Mbps以下的速度进行通讯。因此,如果从第一振荡电路1及第二振荡电路2输入的f1、f2的频率偏离所述规格,经由缓冲电路613而输出至连接端子58、连接端子59的信号的振幅会变小,从而有所述信号的检测变得困难,或者无法输出信号的担忧。虽然也考虑通过降低I2C汇流排的外部的上拉(pull up)电阻来解决所述问题,但如此会有构成所述缓冲电路613的晶体管(transistor)破损,或者无法确保正确的输出电平的担忧。
因此,以如下方式构成:设置分频器611、分频器612,对振荡电路1、振荡电路2的输出信号f1、输出信号f2进行分频,将该经分频的信号通过I2C汇流排而提取至频率计数器66。各分频器611、分频器612的分频比N例如以能够输出400kHz以下的频率的方式设定为2以上的整数,以使得不产生I2C汇流排的通讯所引起的所述问题。例如,将所述各分频器611、分频器612的分频比N设定为256,且设所述f1、f2例如大于等于80MHz时,通过分频器611、分频器612将312.5kHz左右的频率信号输出至连接端子58、连接端子59。
图12是表示图1所示的振荡装置1A的概略构造的纵剖面侧视图。56是容器,57是设置在容器56内的印刷(print)基板。在印刷基板57的上表面侧设置着晶体振子10、晶体振子20、振荡电路1、振荡电路2、及集成电路部300。集成电路部300包括信号处理部5、控制电路部200、微控制器7、连接切换部63、及分频器611、分频器612。另外,在印刷基板57的下表面侧,且在例如与晶体振子10、晶体振子20对向的位置设置着加热器电路50。在印刷基板57设置着经由形成在所述印刷基板57上的配线(未图示)而连接于集成电路部300的第一连接端子58及第二连接端子59。这些连接端子58、连接端子59的前端突出至容器56的外侧,且经由所述连接切换器64而连接于频率计数器66或外部计算机60。
继而,一边参照表示开关的状态的所述图11、图13、图14、图15,一边对振荡装置1A的通过各开关的切换而进行常规运转模式与频率测定模式的切换的顺序进行说明。在此例中,设为在振荡装置1A的制造时为了进行所述(1)式的系数P1~P9的设定,而进行所述切换。另外,图16是概略性地记载所述模式的切换的图,一边也适当参照所述图16一边进行说明。
图11表示在常规运转模式下进行动作中的振荡装置1A,相当于图16中的状态A1。在该图11的状态下,通过连接切换器64的各开关607、开关608,将第一连接端子58及第二连接端子59经由I2C汇流排而连接于外部计算机60。另外,在第四寄存器77存储着0作为切换用逻辑值,由此,连接切换部63的开关601、开关602将第一连接端子58及第二连接端子59连接于接口电路81,从而能够从外部计算机60访问微控制器7。在第一寄存器72、第二寄存器73、第三寄存器74存储着从外部存储器82读入的频率调整量、第一增益、第二增益,在第五寄存器78同样地存储着从外部存储器82读入的各种固有信息。但是,关于系数P1~P9,因为尚未决定装置固有的信息,所以例如设定为规定的标准值。
例如将该振荡装置1A收纳在内部的温度变更自如的恒温槽内。而且,如图13所示,使用者从外部计算机60访问第四寄存器77,写入“1”作为切换用逻辑值(图16中B1)。由此,连接切换部63的开关601、开关602被切换,切断第一连接端子58及第二连接端子59与微控制器7的连接,且取而代之使这些连接端子58、连接端子59分别连接于信号路径605、信号路径606。通过此种开关601、开关602的切换,外部计算机60与振荡装置1A之间利用I2C汇流排的通讯结束,且例如外部计算机60检测到该通讯结束后,切换连接切换器64的各开关607、开关608。此外,也可以不利用所述方式检测通讯的结束,取而代之,在写入所述逻辑值“1”后且经过规定的时间之后由外部计算机60进行开关607、开关608的切换。通过以此方式切换各开关607、开关608,第一连接端子58及第二连接端子59连接于频率计数器66而不连接于外部计算机60,从而使振荡装置1A转变为频率测定模式(图16中A2)。
如图14所示,通过设置在信号路径605的分频器611对第一振荡电路1的输出f1进行分频。接着,将经分频的信号经由第一连接端子58及缓冲电路65而输出至频率计数器66,测定该信号的频率f1/N。另外,通过设置在信号路径605的分频器612对第二振荡电路2的输出f2进行分频。接着,将经分频的信号经由第二连接端子59及缓冲电路65而输出至频率计数器66,测定该信号的频率f2/N。使用者将这些测定值乘以已知的N,而算出f1、f2。接着,依序变更所述恒温槽内的温度,同样地进行各温度下的f1、f2的测定,使用所取得的各温度的f1、f2而取得(OSC2-OSC1)与温度的关系。接着,根据该实测数据,以能够输出所述标称频率的方式导出抵消相对于温度的频率变动量的表示温度与-OSC1的关系的修正频率曲线,利用最小平方法算出九次多项近似式系数P1~P9。
算出P1~P9后,例如使用者让振荡装置1A的电源开关62进行动作,将振荡装置1A的电源断开(off)(图16中A3、B2),将振荡装置1A从恒温槽取出。接着,使用者例如操作外部计算机60,以使第一连接端子58及第二连接端子59连接于外部计算机60而不连接于频率计数器66的方式切换连接切换器64的开关607、开关608。另外,通过将外部计算机60与外部存储器82连接的未图示的信号路径,使用外部计算机60将存储在外部存储器82的标准值也就是P1~P9覆写为所算出的P1~P9。
然后,使用者让装置的电源开关62进行动作而将振荡装置1A的电源接通(on)(图16中B3)后,通电重设电路79将微控制器7的第一寄存器~第五寄存器的数据初始化而设为“0”。如上所述,从外部存储器82读入与频率调整量、第一增益、第二增益、系数P1~P9、标称频率对应的数据等各固有信息,并将各固有信息写入至对应的各寄存器。接着,因为存储在第四寄存器77的切换用逻辑值变成0,所以如图15所示对连接切换部63的开关601、开关602进行切换,切断第一连接端子58及第二连接端子59与信号路径605、信号路径606的连接,且取而代之在第一连接端子58及第二连接端子59与接口电路81之间进行连接。由此,振荡装置1A恢复至图16的A1的状态也就是常规运转模式,基于变更后的P1~P9获得振荡输出,且可以从外部计算机60通过第一寄存器72的频率调整量的变更进行频率调整(图16中A4、B4)。
此外,如图16所示,当执行频率测定模式时,外部计算机60与微控制器7的连接断开,因此,从频率测定模式向常规运转模式的转变如所说明那样必须暂时使振荡装置1A的电源断开。另外,虽然未图示,但当在常规运转模式的状态下使电源断开时,第四寄存器77的逻辑值在电源的再次接通的前后维持为0,因此,开关601、开关602维持将连接端子58、连接端子59与接口电路81连接的状态。
当以此方式设定P1~P9,结束振荡装置1A的制造而出厂时,因为无需缓冲电路65、频率计数器66、及连接切换器64,所以将这些部分从振荡装置1A卸下。而且,在使用时不经由连接切换器64而将外部计算机60连接于例如连接端子58、连接端子59。当再次进行P1~P9的设定时,以所述方式连接这些缓冲电路65、频率计数器66、及连接切换器64。例如,也可以在执行频率测定模式时将频率计数器66连接于连接端子58、连接端子59,在进行常规运转模式时连接外部计算机60,以此方式每当切换模式时切换连接端子58、连接端子59的连接目的地。也就是,也可以不使用连接切换器64而切换模式。
也可以使装置的电源开关62不经由连接端子58、连接端子59而连接于外部计算机60,从而能够从外部计算机60切换接通/断开。连接切换器64的各开关也可以由使用者手动切换来代替由外部计算机60进行切换。
根据该振荡装置1A,通过连接切换部63的开关而在如下两种状态之间相互切换,其中一种状态是为了从外部计算机60访问微控制器7的各寄存器,而让连接端子58、连接端子59与所述微控制器7连接,另一种状态是为了从连接端子58、连接端子59提取对应于振荡电路1、振荡电路2的输出信号f1、输出信号f2的信号也就是f1/N、f2/N,而让第一振荡电路1及第二振荡电路2与所述连接端子58、连接端子59连接。而且,通过振荡装置1A的电源的接通/断开进行重设来使微控制器7的第四寄存器77初始化时,成为连接端子58、连接端子59与所述微控制器7连接的初始状态。通过这种构成,可以检测f1、f2,且基于f1、f2算出用于抑制振荡输出f1因温度特性而产生的变动的参数,因此,可以提高振荡装置1A的振荡精度。而且,无需为了测定f1、f2,而设置用于将分别对应于所述f1、f2的信号提取至振荡装置1A的外部的专用端子。因此,可以简化振荡装置的构成,从而抑制所述振荡装置的制造成本。
图17表示另一振荡装置作为比较例。列举与振荡装置1A的不同之处,设置与连接端子58、连接端子59不同的另外的端子621、端子622,端子621、端子622分别连接于信号路径605、信号路径606。而且,以如下方式构成:通过作为导电路径的跨接线(jumper wire)623、跨接线624将端子621、端子622连接于缓冲电路65,且由频率计数器66获取频率f1、频率f2。然而,如上所述,因为设置端子621、端子622及跨接线623、跨接线624,所以振荡装置的构成相应地复杂化,从而制造步骤数增加。另外,因为由作业者通过实施焊锡而进行跨接线623、跨接线624的连接,所以难以提高装置的制造精度的可靠性。另外,在测定f1、f2的频率的前后,热会传递至跨接线623、跨接线624,因此,有因该热而使f1、f2的值变化的担忧。在所述振荡装置1A中,可以防止发生这些问题。
且说,与基于电源接通的第四寄存器77的初始状态对应的切换用逻辑值并不限于“0”。例如在接通电子机器的电源之后,通过接通操作开关,而利用内部的器件(device)将逻辑值“1”写入至作为逻辑值存储区域的第四寄存器77,将该逻辑值设为用于执行常规运转模式的逻辑值的情况也包含在本发明的技术范围内。
已示出设定用于修正值运算部4的P1~P9的示例,但也可以针对其他固有信息进行覆写。例如与设定P1~P9的情况同样地改变恒温槽的温度而测定f1、f2的温度变化。而且,对于如下情况也有效,即,基于所述测定结果,以在各温度下使加热器电路50的输出变得适当的方式设定所述加热器电路50及加热器控制电路52的电路常数。也就是,振荡装置1A也可以设为如下构成,即,只控制利用修正值运算部4运算出的修正值或基于加热器电路50的周围温度的其中之一,且将所取得的振荡频率f1输出至控制电路部200,本发明对于所述情况也有效。另外,也可以使用随机存取存储器(RandomAccess memory,RAM)来代替作为存储部的微控制器7的易失性存储器也就是各寄存器72、寄存器73、寄存器74、寄存器77、寄存器78。
另外,重设电路只要是与外部计算机60相独立的可以重设第四寄存器77的重设电路即可。例如也能够以如下方式构成振荡装置1A:设置连接于微控制器7的手动开关,通过操作该开关,即便不进行电源的接通/断开也可以重设第四寄存器77的逻辑值。另外,在以此方式设置手动开关的情况下,也可以是不根据逻辑值来切换连接切换部的开关的手动开关。且说,已说明在常规运转时将外部计算机60连接于连接端子58、连接端子59的装置,但也可以在设定各寄存器的值之后,将外部计算机60从连接端子58、连接端子59卸下。也就是,在运转时可以不连接着外部计算机60,也可以在需要进行寄存器或外部存储器82的各固有信息的变更时再次将外部计算机60连接于连接端子58、连接端子59。
另外,在所述例中是通过分频器611、分频器612对f1、f2进行分频,且从连接端子58、连接端子59提取输出,但只要能够从连接端子58、连接端子59提取小于f1、f2且能够利用I2C汇流排传送的频率信号即可。例如在振荡装置1A中,分别将混合器及滤波器(filter)设置在信号路径605、信号路径606来代替分频器。而且,在该振荡装置1A中,可以连接试验用振荡装置,且该试验用振荡装置的输出被输出至所述混合器。将试验用振荡装置的输出频率设定为M,将从所述混合器输出且滤波后的f1-M、f2-M的频率信号分别输出至连接端子58、连接端子59。因为预先设定M,所以可以利用频率计数器66计测所述f1-M、f2-M,而算出f1、f2。但是,为了设为能够连接试验用振荡装置的构成,有振荡装置1A大型化的担忧,因此优选设为如前文所述设置分频器的构成。

Claims (9)

1.一种振荡装置,将与第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量相应的差量信号作为温度检测值来处理,基于所述差量信号,输出用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号,且将所述第一振荡电路的振荡输出作为振荡输出,所述振荡装置的特征在于包括:
存储部,存储着用于输出所述控制信号的参数;
信号处理部,连接于用以分别获取所述第一振荡电路的振荡输出、第二振荡电路的振荡输出的第一信号路径及第二信号路径,根据所获取的所述第一振荡电路的振荡输出、第二振荡电路的振荡输出而求出所述差量信号,基于所述差量信号与所述参数而输出所述控制信号;
第一连接端及第二连接端,用以连接外部计算机;
频率降低部,连接于所述第一振荡电路及第二振荡电路,输出频率对应于第一振荡电路的振荡输出、第二振荡电路的振荡输出的各频率并且低于第一振荡电路的振荡输出、第二振荡电路的振荡输出的各频率的输出信号;以及
切换部,用以在第一状态与第二状态之间相互切换,所述第一状态是为了从所述外部计算机访问所述存储部而让所述第一连接端及所述第二连接端连接于所述存储部,所述第二状态是让所述第一连接端及所述第二连接端经由所述频率降低部而连接于所述第一信号路径及所述第二信号路径,以便由外部的频率测定部提取来自所述频率降低部的输出信号。
2.根据权利要求1所述的振荡装置,其特征在于:所述频率降低部是分频器,频率对应于所述第一振荡电路的振荡输出、第二振荡电路的振荡输出的各频率并且低于第一振荡电路的振荡输出、第二振荡电路的振荡输出的各频率的输出信号是分别将第一振荡电路的振荡输出、第二振荡电路的振荡输出分频后的信号。
3.根据权利要求1所述的振荡装置,其特征在于:所述切换部是基于设置在所述存储部的连接状态切换用存储区域中所存储的逻辑值,在所述第一状态与所述第二状态之间进行切换,
在所述切换用存储区域,选择存储着用以将所述切换部设为第一状态的第一逻辑值、与用以将所述切换部设为第二状态的第二逻辑值中的一种逻辑值,且
与所述外部计算机相独立地设置着重设部,所述重设部是将所述切换用存储区域的逻辑值重设为第一逻辑值。
4.根据权利要求3所述的振荡装置,其特征在于:所述重设部在振荡装置的电源接通时将所述切换用存储区域的逻辑值重设为第一逻辑值。
5.根据权利要求1所述的振荡装置,其特征在于:用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号是相当于如下的频率修正值的信号,所述频率修正值是基于第一振荡电路的振荡输出从基准温度时的第一振荡电路的振荡输出的值起算的变化量与相应于第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量的信号的关系,对基准温度时的第一振荡电路的振荡输出进行频率修正的值。
6.根据权利要求5所述的振荡装置,其特征在于:所述参数包含用以对第一振荡电路的振荡输出从基准温度时的第一振荡电路的振荡输出的值起算的变化量与相应于第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量的信号的关系进行设定的参数。
7.根据权利要求5所述的振荡装置,其特征在于:在所述存储部,不同于用以对第一振荡电路的振荡输出从基准温度时的第一振荡电路的振荡输出的值起算的变化量与相应于第一振荡电路的振荡输出和第二振荡电路的振荡输出的差量的信号的关系进行设定的参数,另外存储着用于调整来自振荡装置的输出频率的参数。
8.根据权利要求1所述的振荡装置,其特征在于:包括温度调整部,所述温度调整部是用以将连接于所述第一振荡电路及所述第二振荡电路的第一晶体振子及第二晶体振子的温度维持固定,且
用以抑制因温度特性而对第一振荡电路的振荡输出产生的影响的控制信号是用以控制所述温度调整部的发热量的信号。
9.根据权利要求1所述的振荡装置,其特征在于:从所述频率降低部输出的频率小于等于400kHz。
CN201410363683.7A 2013-07-29 2014-07-28 振荡装置 Active CN104348480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-156901 2013-07-29
JP2013156901A JP6177614B2 (ja) 2013-07-29 2013-07-29 発振装置

Publications (2)

Publication Number Publication Date
CN104348480A true CN104348480A (zh) 2015-02-11
CN104348480B CN104348480B (zh) 2018-06-05

Family

ID=52389993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410363683.7A Active CN104348480B (zh) 2013-07-29 2014-07-28 振荡装置

Country Status (4)

Country Link
US (1) US9252781B2 (zh)
JP (1) JP6177614B2 (zh)
CN (1) CN104348480B (zh)
TW (1) TWI566515B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体
CN111669125A (zh) * 2019-03-05 2020-09-15 精工爱普生株式会社 振荡器、电子设备以及移动体
CN111886803A (zh) * 2018-03-26 2020-11-03 日本电波工业株式会社 振荡装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6536780B2 (ja) * 2015-01-22 2019-07-03 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体
JP6665408B2 (ja) * 2015-02-18 2020-03-13 セイコーエプソン株式会社 発振回路、電子機器、移動体及び発振回路の調整方法
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9847869B1 (en) * 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10790746B2 (en) * 2017-08-04 2020-09-29 Dialog Semiconductor (Uk) Limited Power dissipation regulated buck architecture
US10301851B1 (en) * 2018-01-31 2019-05-28 Bradley W. Cummings Systems and methods for securing goods using a seat belt receptacle of a vehicle
JP7326709B2 (ja) * 2018-07-20 2023-08-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7346843B2 (ja) * 2019-02-21 2023-09-20 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP2020145528A (ja) * 2019-03-05 2020-09-10 セイコーエプソン株式会社 発振器、電子機器及び移動体
CN110677169B (zh) * 2019-10-19 2021-07-23 北京工业大学 一种双路语音信号同传收发信机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624330A (zh) * 2011-01-28 2012-08-01 日本电波工业株式会社 振荡装置
JP2012170050A (ja) * 2011-01-28 2012-09-06 Nippon Dempa Kogyo Co Ltd 発振装置
CN102931977A (zh) * 2011-08-08 2013-02-13 日本电波工业株式会社 振荡装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468903A (ja) * 1990-07-07 1992-03-04 Asahi Denpa Kk 温度検知機能を有する発振器および水晶発振素子並びに温度検出方法
DE4302542A1 (de) * 1993-01-29 1994-08-04 Siemens Ag Oszillatorschaltung mit einem die schwingquarzindividuellen Kenninformationen speichernden Speicher
JP2001292030A (ja) 2000-04-05 2001-10-19 Hitachi Kokusai Electric Inc 水晶発振回路及び水晶共振子
US7042301B2 (en) * 2002-10-15 2006-05-09 Marvell International Ltd. Crystal oscillator emulator
JP4368219B2 (ja) * 2004-02-20 2009-11-18 日本電波工業株式会社 水晶発振器、発振方法及びヒータ
JP4796414B2 (ja) * 2006-03-14 2011-10-19 日本電波工業株式会社 水晶発振器
JP6092540B2 (ja) * 2011-08-01 2017-03-08 日本電波工業株式会社 水晶発振器
JP2013081031A (ja) * 2011-10-03 2013-05-02 Seiko Epson Corp 電子部品の温度補償データ作成方法及び電子部品の製造方法
JP2013143601A (ja) 2012-01-06 2013-07-22 Nippon Dempa Kogyo Co Ltd 発振装置
JP2013232836A (ja) 2012-05-01 2013-11-14 Nippon Dempa Kogyo Co Ltd 発振装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624330A (zh) * 2011-01-28 2012-08-01 日本电波工业株式会社 振荡装置
JP2012170050A (ja) * 2011-01-28 2012-09-06 Nippon Dempa Kogyo Co Ltd 発振装置
CN102931977A (zh) * 2011-08-08 2013-02-13 日本电波工业株式会社 振荡装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306132A (zh) * 2016-04-25 2017-10-31 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体
CN111886803A (zh) * 2018-03-26 2020-11-03 日本电波工业株式会社 振荡装置
CN111669125A (zh) * 2019-03-05 2020-09-15 精工爱普生株式会社 振荡器、电子设备以及移动体
CN111669125B (zh) * 2019-03-05 2023-09-29 精工爱普生株式会社 振荡器、电子设备以及移动体

Also Published As

Publication number Publication date
TW201505358A (zh) 2015-02-01
US9252781B2 (en) 2016-02-02
CN104348480B (zh) 2018-06-05
JP6177614B2 (ja) 2017-08-09
JP2015027043A (ja) 2015-02-05
TWI566515B (zh) 2017-01-11
US20150028960A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
CN104348480A (zh) 振荡装置
CN102624381B (zh) 振荡装置
CN103384150A (zh) 振荡装置
JP6092540B2 (ja) 水晶発振器
CN102916652B (zh) 晶体振荡器
CN102931977B (zh) 振荡装置
CN103973223B (zh) 晶体振荡器及振荡装置
CN102624330B (zh) 振荡装置
US8659364B2 (en) Oscillator device with crystal resonators
CN104426478A (zh) 晶体振荡器
CN103701461A (zh) 振荡装置
CN104076840A (zh) 温度控制装置
CN104079294A (zh) 晶体振荡器以及振荡装置
JP2013143601A (ja) 発振装置
CN104467822A (zh) 振荡装置
CN104079293B (zh) 振荡装置
JP6163591B2 (ja) 発振装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant