TW201505358A - 振盪裝置 - Google Patents

振盪裝置 Download PDF

Info

Publication number
TW201505358A
TW201505358A TW103125764A TW103125764A TW201505358A TW 201505358 A TW201505358 A TW 201505358A TW 103125764 A TW103125764 A TW 103125764A TW 103125764 A TW103125764 A TW 103125764A TW 201505358 A TW201505358 A TW 201505358A
Authority
TW
Taiwan
Prior art keywords
oscillation
output
circuit
frequency
oscillating
Prior art date
Application number
TW103125764A
Other languages
English (en)
Other versions
TWI566515B (zh
Inventor
Tomoya Yorita
Original Assignee
Nihon Dempa Kogyo Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co filed Critical Nihon Dempa Kogyo Co
Publication of TW201505358A publication Critical patent/TW201505358A/zh
Application granted granted Critical
Publication of TWI566515B publication Critical patent/TWI566515B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供一種振盪裝置。振盪裝置將與第一振盪電路的振盪輸出f1和第二振盪電路的振盪輸出f2的差量相應的差量信號作為溫度檢測值來處理,基於該差量信號輸出用以抑制因溫度特性而對f1產生的影響的控制信號,且將f1作為振盪輸出。所述振盪裝置中,在第一狀態與第二狀態之間相互切換,第一狀態是為了訪問儲存參數的儲存部而讓用以連接外部電腦的第一及第二連接端連接所述儲存部,第二狀態是讓第一及第二連接端從第一及第二連接端連接到f1及f2的信號路徑。而且以使輸出至第一及第二連接端的頻率小於f1、f2且分別對應f1、f2的方式設置頻率降低部。

Description

振盪裝置
本發明涉及一種振盪裝置,將與第一振盪電路的振盪輸出f1和第二振盪電路的振盪輸出f2的差量相應的信號作為溫度檢測值來處理,且抑制因溫度特性而對f1產生的影響。
圖18表示作為振盪裝置的溫度補償晶體振盪器(Temperature Compensated Crystal Oscillator,TCXO)的一般構成。90是晶體振子,91是振盪電路,透過改變從控制電壓產生部93供給至電壓可變電容元件92的控制電壓,而控制(control)電壓可變電容元件92的電容,從而調整振盪頻率(輸出頻率)。
因為晶體振子90的頻率會根據溫度而變化,所以控制電壓產生部93根據由溫度檢測器94檢測到的溫度而修正控制電壓。具體而言,將作為利用基準溫度將晶體振子90的頻率溫度特性標準化的函數的例如三次函數儲存在記憶體(memory)95內,基於該函數(頻率溫度特性)而讀出對應於溫度檢測值的頻率。也就是,讀出此時的溫度下的頻率相對於基準溫度時的頻率偏差 多少,將對應於該頻率的偏差量的控制電壓作為溫度補償量,而從對應於基準溫度時的頻率的控制電壓中減去。除這裏舉出的示例以外,還研究了使用如下的振盪裝置,透過將與第一振盪電路的振盪輸出f1和第二振盪電路的振盪輸出f2的差量相應的信號作為溫度檢測值來處理,而獲得更高精度的輸出,詳細情況將在實施方式中進行說明。
且說,振盪裝置為了獲得穩定的振盪輸出,必須進行調整。在使用所述TCXO的示例中是設定用以決定對應於所述溫度檢測值的控制電壓的函數。但是,要求採取對策以便在為了以此方式進行調整,而將振盪裝置設為例如可以連接測定頻率以用於調整的機器等的構成時,不會因此使該振盪裝置的構成變得複雜化。
在專利文獻1的圖2及圖3中,記載著在共用的晶體片設置兩對電極而構成兩個晶體振子(晶體共振子)的內容。另外,在段落0018中,記載著如下內容:隨著溫度變化,在兩個晶體振子之間會出現頻率差,因此透過計測該頻率差便等同於測量溫度。而且,將該頻率差△f與要修正的頻率的量的關係儲存在唯讀記憶體(Read Only Memory,ROM),基於△f而讀出頻率修正量。但是,該裝置並無法解決所述問題。
[背景技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-292030號
本發明是在這種狀況下完成的,目的在於提供一種能夠高精度地抑制因溫度特性而產生的影響並且使構成簡化的振盪裝置。
本發明的振盪裝置是將與第一振盪電路的振盪輸出和第二振盪電路的振盪輸出的差量相應的差量信號作為溫度檢測值來處理,基於該差量信號,輸出用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號,且將所述第一振盪電路的振盪輸出作為振盪輸出,所述振盪裝置的特徵在於包括:儲存部,儲存著用於輸出所述控制信號的參數(parameter);信號處理部,連接於用以分別獲取所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的第一信號路徑及第二信號路徑,根據所獲取的所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出而求出所述差量信號,基於該差量信號與所述參數而輸出所述控制信號;第一連接端及第二連接端,用以連接外部電腦(computer);頻率降低部,被輸入所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出,且用以輸出對應於所述第一振盪電路的 振盪輸出、第二振盪電路的振盪輸出並且分別小於第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的頻率信號;以及切換部,用以在第一狀態與第二狀態之間相互切換,所述第一狀態是為了從所述外部電腦訪問(access)所述儲存部而讓所述第一連接端及第二連接端連接於所述儲存部,所述第二狀態是讓所述第一連接端及第二連接端經由所述頻率降低部而連接於所述第一信號路徑及第二信號路徑,以便由外部的頻率測定部提取來自所述頻率降低部的輸出頻率。
本發明的具體實施方式例如為如下所述。
(1)所述頻率降低部是分頻器,對應於所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的各頻率並且比第一振盪電路的振盪輸出、第二振盪電路的振盪輸出低的頻率的輸出信號是分別將第一振盪電路的振盪輸出、第二振盪電路的振盪輸出分頻後的信號。
(2)所述切換部是基於設置在所述儲存部的連接狀態切換用儲存區域中所儲存的邏輯值,在所述第一狀態與第二狀態之間進行切換,在所述切換用儲存區域,選擇儲存著用以將所述切換部設為第一狀態的第一邏輯值、與用以將所述切換部設為第二狀態的第二邏輯值中的一邏輯值,且與所述外部電腦相獨立地設置著重設部,所述重設部是將所述切換用儲存區域的邏輯值重設(reset)為第一邏輯值。
(3)所述重設部在振盪裝置的電源接通時將邏輯值儲存區域重設為第一邏輯值。
(4)用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號是相當於如下的頻率修正值的信號,所述頻率修正值是基於第一振盪電路的振盪輸出從基準溫度時的第一振盪電路的振盪輸出的值起算的變化量與相應於第一振盪電路的振盪輸出和第二振盪電路的振盪輸出的差量的信號的關係,對基準溫度時的第一振盪電路的振盪輸出進行頻率修正的值。
(5)包括溫度調整部,所述溫度調整部是用以將連接於所述第一振盪電路及第二振盪電路的第一晶體振子及第二晶體振子的溫度維持固定,且用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號是用以控制所述溫度調整部的發熱量的信號。
本發明的振盪裝置設為如下構成:基於與第一振盪電路的振盪輸出f1和第二振盪電路的振盪輸出f2的差量相應的差量信號,輸出用以抑制因溫度特性而對f1產生的影響的控制信號。而且,連接外部電腦的第一連接端及第二連接端在如下兩種狀態之間相互切換,其中一種狀態是連接於儲存用以輸出所述控制信號的用於信號處理部的參數的儲存部,另一種狀態是經由用以使頻率小於f1、f2的頻率降低部而連接於用以對信號處理部供給f1、f2的信號路徑。基於f1、f2與來自第一連接端、第二連接端的輸 出頻率的對應、以及來自第一連接端及第二連接端的輸出,可以取得f1、f2,且可以根據所取得的f1、f2以能夠高精度地抑制因溫度而引起的頻率變動的方式設定各種參數。此外,在所述振盪裝置中,無需設置用以提取f1、f2的專用端子,因此可以簡化裝置構成。
1A‧‧‧振盪裝置
1‧‧‧第一振盪電路
2‧‧‧第二振盪電路
3‧‧‧頻率差檢測部
4‧‧‧修正值運算部
5‧‧‧信號處理部
7‧‧‧微控制器
10‧‧‧第一晶體振子
11、12、21、22‧‧‧電極
20‧‧‧第二晶體振子
31‧‧‧觸發器電路
32‧‧‧單觸發電路
33‧‧‧鎖存電路
34‧‧‧迴路濾波器
35、51、71、400‧‧‧加法部
36‧‧‧DDS電路部
37‧‧‧平均化電路
50‧‧‧加熱器電路
52‧‧‧加熱器控制電路
56‧‧‧容器
57‧‧‧印刷基板
58‧‧‧第一連接端子
59‧‧‧第二連接端子
60‧‧‧外部電腦
61‧‧‧電源的輸入端子
62、601、602、607、608‧‧‧開關
63‧‧‧連接切換部
64‧‧‧連接切換器
65‧‧‧緩衝電路
66‧‧‧頻率計數器
70‧‧‧匯流排
72‧‧‧第一暫存器
73‧‧‧第二暫存器
74‧‧‧第三暫存器
75、76‧‧‧乘法部
77‧‧‧第四暫存器
78‧‧‧第五暫存器
79‧‧‧通電重設電路
81‧‧‧介面電路
82‧‧‧外部記憶體
83‧‧‧程式
90‧‧‧晶體振子
91‧‧‧振盪電路
92‧‧‧電壓可變電容元件
93‧‧‧控制電壓產生部
94‧‧‧溫度檢測器
95‧‧‧記憶體
100‧‧‧電壓控制晶體振盪器
200‧‧‧控制電路部
201‧‧‧DDS電路部
204‧‧‧分頻器
205‧‧‧相位頻率比較部
206‧‧‧電荷泵
300‧‧‧積體電路部
401~409‧‧‧運算部
410‧‧‧進行捨入處理的電路
603、604、605、606‧‧‧信號路徑
611、612‧‧‧分頻器
613‧‧‧緩衝電路
621、622、623、624‧‧‧端子
A1、A2、A3、A4、B1、B2、B3、B4‧‧‧狀態
f1、f2、f1r、f2r‧‧‧頻率
OSC1、OSC2‧‧‧集合
P1~P9‧‧‧多項近似式係數
SCL、SDA‧‧‧信號線
Xb‧‧‧晶體片
△F‧‧‧差量
△f‧‧‧頻率差
△fr‧‧‧基準溫度下的f1與f2的差量
圖1是表示本發明的振盪裝置的整體構成的方塊圖(block diagram)。
圖2是表示所述振盪裝置的一部分的方塊圖。
圖3是圖2所示的一部分的輸出的波形圖。
圖4(a)、圖4(b)、圖4(c)是示意性地表示圖2所示的包含直接數位頻率合成器(Direct Digital Synthesizer,DDS)電路部的迴路(loop)中未鎖定(lock)的狀態的各部分的波形圖。
圖5(a)、圖5(b)、圖5(c)是示意性地表示圖2所示的包含DDS電路部的迴路中已鎖定的狀態的各部分的波形圖。
圖6是表示第一振盪電路的頻率f1及第二振盪電路的頻率f2與溫度的關係的頻率溫度特性圖。
圖7是表示將f1、f2分別標準化所得的值與溫度的關係的頻率溫度特性圖。
圖8是表示將f1標準化所得的值與溫度的關係、及將f1標 準化所得的值和將f2標準化所得的值的差量△F與溫度的關係的頻率溫度特性圖。
圖9是表示將圖8的縱軸標準化所得的值與頻率修正值的關係的特性圖。
圖10是表示修正值運算部的方塊圖。
圖11是構成所述振盪裝置的微控制器(microcontroller)的方塊圖。
圖12是振盪裝置的概略縱剖面側視圖。
圖13是表示開關(switch)的切換動作的作用圖。
圖14是表示開關的切換動作的作用圖。
圖15是表示開關的切換動作的作用圖。
圖16是表示開關的切換動作的作用圖。
圖17是比較例的振盪裝置的方塊圖。
圖18是現有的振盪裝置的電路圖。
圖1是表示應用本發明的實施方式的晶體振盪器而構成的振盪裝置1A的整體的方塊圖。該振盪裝置1A構成為輸出所設定的頻率的頻率信號的頻率合成器(synthesizer),且包括:使用有晶體振子的電壓控制晶體振盪器100;控制電路部200,構成該電壓控制晶體振盪器100中的鎖相迴路(Phase Locked Loop,PLL);晶體振盪器(未標注符號),生成時脈(clock)信號,該 時脈信號用於讓用以生成所述PLL的參照信號的DDS電路部201進行動作;以及作為溫度調整部的加熱器(heater)電路50,用以調整所述晶體振盪器中的設置晶體振子10、晶體振子20的環境的溫度。因此,所述晶體振盪器為恆溫晶體振盪器(Oven Controlled Crystal Oscillator,OCXO)。
所述控制電路部200是PLL,利用相位頻率比較部205比較從DDS電路部201輸出的參考(reference)(參照用)時脈與利用分頻器204將電壓控制晶體振盪器(Voltage Controlled Crystal Oscillator,VCXO)100的輸出分頻所得的時脈的相位,透過電荷泵(charge pump)206將所述比較結果也就是相位差類比(analog)化。將經類比化的信號輸入至迴路濾波器(loop filter),以使PLL穩定的方式進行控制。DDS電路部201會將自後述第一振盪電路1輸出的頻率信號用作基準時脈,輸入用來輸出目標頻率的信號的頻率資料(data)(數位值(digital value))。
然而,因為所述基準時脈的頻率具有溫度特性,所以為了消除(cancel)該溫度特性,而對輸入至DDS電路部201的所述頻率資料加上對應於後述的頻率修正值的信號。透過修正輸入至DDS電路部201的頻率資料,而消除因基準時脈的溫度特性變動量而引起的DDS電路部201的輸出頻率的溫度變動量,從而參照用時脈的頻率相對於溫度變動而穩定,由此來自電壓控制晶體振盪器100的輸出頻率變得穩定。也就是,所述晶體振盪器也構成為TCXO,從而振盪裝置1A可以說是構成為進行了雙重的溫度 應對的能夠以高精度使輸出穩定的裝置。
所述晶體振盪器包括第一晶體振子10及第二晶體振子20,所述第一晶體振子10及第二晶體振子20是使用共用的晶體片Xb而構成。例如,將帶狀的晶體片Xb的區域在長度方向上分割成兩個部分,在各分割區域(振動區域)的正背兩面設置激發用電極。而且,由其中一分割區域與一對電極11、電極12構成第一晶體振子10,由另一分割區域與一對電極21、電極22構成第二晶體振子20。
在第一晶體振子10及第二晶體振子20上分別連接著第一振盪電路1及第二振盪電路2。這裏為方便起見,在設為從第一振盪電路1輸出頻率f1的頻率信號,從第二振盪電路2輸出頻率f2的頻率信號時,將頻率f1的頻率信號作為基準時脈而供給至所述控制電路部200。
3為頻率差檢測部,概括而言,該頻率差檢測部3是用以提取f1與f2的差量和△fr的差量也就是f2-f1-△fr的電路部。△fr是基準溫度例如25℃下的f1(f1r)與f2(f2r)的差量。舉出f1與f2的差量的一例,例如為幾百萬赫(MHz)。本振盪裝置1A透過如下方式而成立,即,利用頻率差檢測部3計算對應於f1與f2的差量的值、和對應於基準溫度例如25℃下的f1與f2的差量的值的差量也就是△F。更詳細而言,利用頻率差檢測部3獲得的值為{(f2-f1)/f1}-{(f2r-f1r)/f1r}。
圖2表示頻率差檢測部3的具體例。31是觸發器 (flip-flop)電路(F/F電路),來自第一振盪電路1的頻率f1的頻率信號輸入至該觸發器電路31的其中一輸入端,從第二振盪電路2將頻率f2的頻率信號輸入至該觸發器電路31的另一輸入端,利用來自第一振盪電路1的頻率f1的頻率信號來鎖存(latch)來自第二振盪電路2的頻率f2的頻率信號。以下,為了避免冗長的記載,視f1、f2為表示頻率或頻率信號本身。從觸發器電路31輸出具有對應於f1與f2的頻率差的值也就是(f2-f1)/f1的頻率的信號。
在觸發器電路31的後段設置著單觸發(one-shot)電路32,單觸發電路32是透過從觸發器電路31獲得的脈衝(pulse)信號的上升而輸出單觸發的脈衝。圖3是表示以上一系列信號的時序圖(time chart)。在單觸發電路32的後段設置著PLL,該PLL包括鎖存電路33、具有積分功能的迴路濾波器34、加法部35、及DDS電路部36。鎖存電路33用以利用從單觸發電路32輸出的脈衝來鎖存從DDS電路部36輸出的鋸齒波(sawtooth wave),鎖存電路33的輸出是所述鋸齒波在所述脈衝被輸出的時序(timing)的信號位準(level)。迴路濾波器34將作為所述信號位準的直流電壓進行積分,加法部35將所述直流電壓與對應於△fr(基準溫度例如25℃下的f1與f2的差量)的直流電壓相加。
DDS電路部36被輸入利用加法部35運算所得的直流電壓也就是將對應於△fr的直流電壓減去迴路濾波器34的輸出電壓所得的電壓,且輸出與所述電壓值相應的頻率的鋸齒波。為了易 於理解PLL的動作,在圖4(a)、圖4(b)、圖4(c)中極其示意性地表示各部分的輸出的情況,並且進行極其示意性的說明以便能夠直觀地理解。在裝置啟動時,對應於△fr的直流電壓經由加法部35被輸入至DDS電路部36,例如設△fr為5MHz,那麼從DDS電路部36輸出與該頻率相應的頻率的鋸齒波。
透過鎖存電路33利用對應於(f2-f1)的頻率的脈衝來鎖存所述鋸齒波,設(f2-f1)例如為6MHz時,鎖存用脈衝的週期短於鋸齒波,因此鋸齒波的鎖存點(latch point)如圖4(a)所示逐漸下降,從而鎖存電路33的輸出及迴路(loop)濾波器34的輸出如圖4(b)、圖4(c)所示逐漸向-側下降。因為加法部35的在迴路濾波器34的輸出側的符號為「-」,所以從加法部35輸入至DDS電路部36的直流電壓會上升。因此,從DDS電路部36輸出的鋸齒波的頻率會變高,當對DDS電路部36輸入對應於6MHz的直流電壓時,鋸齒波的頻率成為6MHz,從而如圖5(a)、圖5(b)、圖5(c)所示PLL被鎖定。此時,從迴路濾波器34輸出的直流電壓成為對應於△fr-(f2-f1)=-1MHz的值。也就是,可以說迴路濾波器34的積分值相當於鋸齒波從5MHz向6MHz變化時的1MHz的變化量的積分值。
與此例相反,在△fr為6MHz,(f2-f1)為5MHz的情況下,因為鎖存用脈衝的週期長於鋸齒波,所以如圖4(a)所示的鎖存點會逐漸升高,鎖存電路33的輸出及迴路濾波器34的輸出也隨之上升。因此,在加法部35中所要減去的值變大,所以鋸 齒波的頻率逐漸下降,最終與(f2-f1)同樣成為5MHz時PLL被鎖定。此時,從迴路濾波器34輸出的直流電壓成為對應於△fr-(f2-f1)=1MHz的值。
且說,如前文所述,實際上頻率差檢測部3的輸出也就是圖2所示的平均化電路37的輸出是將{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值利用34位元(bit)的數位值表示的值。如果將-50℃左右至100℃左右的所述值的集合設為(f1-f1r)/f1=OSC1(單位為ppm或ppb)、(f2-f2r)/f2r=OSC2(單位為ppm或ppb),相對於溫度的變化會成為與OSC2-OSC1實質相同的曲線(curve)。因此,頻率差檢測部3的輸出可以作為OSC2-OSC1=溫度資料來處理。
另外,因為在觸發器電路31中利用f1來鎖存f2的動作是非同步的,所以也可能會產生半穩態(metastable)(當利用時脈的邊緣(edge)來鎖存輸入資料時為如下狀態,即,在鎖存的邊緣的前後一定時間必須保持輸入資料,但因時脈與輸入資料大致同時地變化,而使輸出變得不穩定)等不穩定區間,從而可能在迴路濾波器34的輸出中包含瞬間誤差。因此,在迴路濾波器34的輸出側設置平均化電路37,該平均化電路37求出預先設定的時間內的輸入值的移動平均值,從而即便產生所述瞬間誤差也可以將其去除。
此處,參照圖6到圖8,對利用PLL的迴路濾波器34所獲得的變動溫度量的頻率偏差資訊也就是OSC2-OSC1進行說 明。圖6是利用基準溫度使f1及f2標準化且表示溫度與頻率的關係的特性圖。此處所說的標準化,是指例如將25℃設為基準溫度,針對溫度與頻率的關係,將基準溫度下的頻率設為零,求出頻率從基準溫度下的頻率起算的偏差量與溫度的關係。如果將第一振盪電路1的在25℃時的頻率設為f1r,將第二振盪電路2的在25℃時的頻率設為f2r,圖7的縱軸的值成為(f1-f1r)及(f2-f2r)。
另外,圖7是針對圖6所示的各溫度的頻率,表示相對於基準溫度(25℃)下的頻率的變化率。因此,圖7的縱軸的值為(f1-f1r)/f1r及(f2-f2r)/f2r(單位ppm),也就是如前文所述為OSC1及OSC2。圖8表示OSC1與溫度的關係及(OSC2-OSC1)與溫度的關係,可知(OSC2-OSC1)相對於溫度呈線性關係。因此,可知(OSC2-OSC1)對應於從基準溫度起算的溫度變動偏差量。
回到圖1進行說明,頻率差檢測部3的輸出值實質上是(OSC2-OSC1),可將該值稱為設置著晶體振子10、晶體振子20的環境的溫度檢測值。因此,在頻率差檢測部3的後段設置加法部(偏差量提取電路)51,提取出作為數位信號的溫度設定值(設定溫度下的OSC2-OSC1的34位元的數位值)與作為頻率差檢測部3的輸出的OSC2-OSC1的差量。為了使OSC1的值不易隨著溫度變化而變動,溫度設定值例如選擇圖8所示的OSC1與溫度的關係曲線中例如對應於底部(bottom)部分的50℃。
而且,在加法部51的後段設置著加熱器控制電路52。加 熱器控制電路52將從加法部51輸出的數位信號轉換成對應的直流電壓,並作為控制信號供給至加熱器電路50。加熱器電路50包含發熱電阻,根據所供給的直流電壓而發熱。也就是,根據所述溫度資料與溫度設定值的差量而控制所述加熱器電路50的發熱溫度。圖1中,將頻率差檢測部3、修正值運算部4、加法部51、及加熱器控制電路52表示為信號處理部5。
另外,如前文所述,振盪裝置1A進行輸入至控制電路部200的基準時脈的溫度補償。利用PLL的迴路濾波器34所獲得的變動溫度量的頻率偏差資訊被輸入至圖1所示的修正值運算部4,在此處運算出頻率的修正值。如圖8所示,(OSC2-OSC1)相對於溫度呈線性關係,(OSC2-OSC1)對應於從基準溫度起算的溫度變動偏差量。而且,一般來說,只要預先求出會抵消晶體振子因頻率溫度特性而產生的頻率變動量的頻率修正值與(OSC2-OSC1)的關係,便可以基於(OSC2-OSC1)的檢測值而求出頻率修正值。
如前文所述,本實施方式的振盪裝置1A將從第一振盪電路1獲得的頻率信號(f1)用作圖1所示的控制電路部200的基準時脈,因為所述基準時脈存在頻率溫度特性,所以想要對基準時脈的頻率進行溫度修正。因此,首先預先求出利用基準溫度標準化的表示溫度與f1的關係的函數,且如圖9所示,預先求出用以抵消利用所述函數而算出的f1的頻率變動量的函數。此外,詳細而言,所述函數的f1是基準溫度下的頻率的變動率也就是(f1 -f1r)/f1r=OSC1,圖9的縱軸是-OSC1。圖9的橫軸是經標準化的OSC2-OSC1的值。在此例中,以當(OSC2-OSC1)為-30ppm時視為+1,當(OSC2-OSC1)為+30ppm時視為-1的方式進行標準化。此外,所述實施方式中,在圖7到圖9的說明中,以“ppm”單位表示頻率的變化量,但在實際的數位電路中全部使用二進位數字進行處理,因此,DDS電路部36的頻率設定精度是以構成位元(bit)數而算出,例如為34位元。
在此例中,將晶體振子的相對於溫度的頻率特性作為九次多項近似式來處理。修正值運算部4使用這些多項近似式係數進行(1)式的運算處理。
Y=P1.X9+P2.X8+P3.X7+P4.X6+P5.X5+P6.X4+P7.X3+P8.X2+P9.X………(1)
在(1)式中,X是頻率差檢測資訊,Y是修正資料,P1~P9是多項近似式係數。更具體而言,X是透過圖1所示的頻率差檢測部3所獲得的值,也就是透過圖2所示的平均化電路37所獲得的值(OSC2-OSC1)。圖10是修正值運算部4的方塊圖,圖中401~409是進行(1)式的各項運算的運算部,400是加法部,410是進行捨入處理的電路。如以上所作的說明,所述(1)式是基於f1的從基準溫度時的f1起算的變化量與相應於f1和f2的差量的信號的關係而設定的,根據該式而算出的Y與相對於基準溫度時的f1的頻率修正值對應。
接下來,總結振盪裝置1A的常規運轉時的動作。著眼於 該振盪裝置1A的晶體振盪器,晶體振盪器的輸出相當於從第一振盪電路1輸出的頻率信號。而且,透過加熱器電路50以使設置晶體振子10、晶體振子20的環境成為設定溫度的方式進行加熱。第一晶體振子10及第一振盪電路1生成作為晶體振盪器的輸出的頻率信號,且與第二晶體振子20及第二振盪電路2一起發揮作為溫度檢測部的功能。如前文所述,與從這些振盪電路1、振盪電路2分別獲得的頻率信號的頻率差對應的值OSC2-OSC1對應於設置晶體振子10、晶體振子20的環境的溫度,利用加法部51提取所述值與溫度設定值的差量。
所述差量被轉換成直流電壓,而調整加熱器電路50的控制電力。例如,將50℃時的OSC1的值設為-1.5×105時,加法部51的輸出在溫度低於50℃時為正值,且隨著溫度降低而變大。從而,以如下方式發揮作用:設置著晶體振子10、晶體振子20的環境溫度低於50℃越多,加熱器電路50的控制電力變得越大。另外,當環境溫度高於50℃時加法部51的輸出成為負值,且絕對值隨著溫度升高而變大。從而,以如下方式發揮作用:溫度高於50℃越多,加熱器的供給電力變得越小。因此,將設置晶體振子10、晶體振子20的環境的溫度維持在設定溫度也就是50℃,所以作為振盪輸出的來自第一振盪電路1的輸出頻率穩定。結果,在將來自第一振盪電路1的輸出用作時脈信號的控制電路部200中,供給至相位頻率比較部205的參照信號的頻率穩定,因此,作為振盪裝置1A(頻率合成器)的輸出的來自電壓控制晶體振盪器100 的輸出頻率也穩定。
另一方面,將來自頻率差檢測部3的輸出(OSC2-OSC1)輸入至修正值運算部4,執行所述(1)式的運算而獲得溫度修正資料也就是頻率修正量。(1)式的運算是如下處理:求出在圖9所示的特性圖中,與基於頻率差檢測部3的輸出值而獲得的值對應的修正頻率曲線的縱軸的值。
第一晶體振子10及第二晶體振子20是使用共用的晶體片Xb而構成,所以振盪電路1、振盪電路2的頻率差是準確地對應於環境溫度的值,因此,頻率差檢測部3的輸出是環境溫度與基準溫度(在此例中為25℃)的溫度差資訊。因為將從第一振盪電路1輸出的頻率信號f1用作控制電路部200的主時脈(main clock),所以利用修正值運算部4所獲得的修正值被用作如下信號,即,用於補償控制電路部200的動作,以抵消f1因溫度從25℃發生偏差而產生的頻率偏差量對控制電路部200的動作的影響。但是,晶體振子10、晶體振子20也可以個別地包含晶體片。
且說,雖然記載為將與利用修正值運算部4所獲得的溫度修正值對應的信號輸入至控制電路部200,但實際上是利用圖1所示的加法部71將從構成振盪裝置1A的微控制器7輸出的信號與對應於所述溫度修正值的信號相加,並作為控制信號從該加法部71輸出至控制電路部200。而且,以如下方式構成振盪裝置1A:透過利用外部電腦60變更從微控制器7向加法部71輸出的修正輸出信號(頻率資料),能夠將振盪裝置1A的輸出頻率相對於由 廠商(maker)決定的標稱頻率而改變。
微控制器7具有如下作用:發送向所述加法部71輸出的用於改變頻率的修正輸出信號、係數P1~P9、對應於所述△fr的電壓信號、向加法部51輸出的溫度設定值等為每一振盪裝置所固有的資訊。另外,如果將以所述方式從VCXO(電壓控制晶體振盪器)100提取所需的振盪輸出的模式(mode)稱為振盪裝置1A的常規運轉模式,振盪裝置1A是相互切換執行該常規運轉模式與頻率測定模式,該頻率測定模式並不是以不利用所述方式提取振盪輸出為目的,而是用於將分別對應於f1、f2的信號提取至外部以測定所述f1、f2。所述頻率測定模式是例如為了設定所述係數P1~P9而進行的模式,微控制器7也具有進行這些模式切換控制的功能。
一邊參照圖11,一邊對微控制器7的構成進行說明。72是相當於頻率調整量輸出部的第一暫存器(register),第一暫存器72具有利用以例如二補數表示的24位元的數位值來設定頻率調整量的功能。該頻率調整量用於讓使用者(user)在由廠商所設定的可變範圍內設定相對於標稱頻率的比率。如果決定了該頻率調整量,那麼將標稱頻率與相應於所述比率的頻率相加,並將該相加所得的值輸出至加法部71。另外,在微控制器7設置著第二暫存器73及第三暫存器74。75及76分別為乘法部。圖中70是匯流排(bus)。將分別儲存於暫存器73、暫存器74的第一增益(gain)G1、第二增益G2乘以利用第一暫存器72設定的頻率調整量,因 所述頻率調整量×G1×G2的值為可變,所以向加法部71的輸出會發生變化,從而振盪頻率發生變化。實際上,在微控制器7除設置著圖示的暫存器外,還設置著儲存對應於標稱頻率的32位元的數位資料的暫存器,將該數位資料與乘法器76的輸出相加,並輸出至加法部71。
所述第一增益G1表示為以例如二補數所表示的8位元的數位值。第二增益G2為如下值:用於對將所述頻率調整量乘以第一增益G1所得的值進行捨入處理(乘以2-n的處理(n為自然數))。透過將頻率調整量從最小值變更為最大值,而使頻率的可變範圍從由廠商決定的最小值向最大值變更,以此方式設定各增益。
在微控制器7設置著用以進行所述模式的切換的第四暫存器77。對所述第四暫存器77寫入「0」或「1」作為模式切換用邏輯值,透過該邏輯值來控制連接切換部63的開關的切換。另外,微控制器7包含第五暫存器78,該第五暫存器78儲存所述係數P1~P9、△fr、輸出至加法部51的溫度設定值等的振盪裝置1A的固有資訊,所述各固有資訊由信號處理部5讀出。暫存器72、暫存器73、暫存器74、暫存器77、暫存器78構成儲存部。暫存器77是連接狀態切換用儲存區域。
在微控制器7設置著通電重設(power on reset)電路79作為重設部。該通電重設電路79具有在振盪裝置1A的電源接通時,將所述各暫存器的資料初始化而寫入0的功能。圖中將該電 源的輸入端子表示為61,而62是切換所述電源的接通/斷開(on/off)的開關。另外,微控制器7包含介面(interface)電路81,該介面電路81用以在與連接於振盪裝置1A的外部電腦60之間進行通訊。
對微控制器7的外部的構成進行說明,振盪裝置1A包含連接切換部63,連接切換部63包含開關601、開關602。而且,設置著信號路徑605、信號路徑606,當設分別將第一振盪電路1、第二振盪電路2與信號處理部5連接的信號路徑為603、604時,所述信號路徑605、信號路徑606分別連接於這些信號路徑603、信號路徑604。在信號路徑605、信號路徑606設置著分頻器611、分頻器612作為頻率降低部。圖中613、613為緩衝(buffer)電路。
開關601將第一連接端子58在所述介面電路81與信號路徑605之間切換連接,開關602將第二連接端子59在介面電路81與信號路徑606之間切換連接。如上所述,根據寫入至第四暫存器77的切換用邏輯值,控制所述開關601、開關602的切換動作。在所述邏輯值為0的情況下,成為介面電路81與第一連接端子58及第二連接端子59連接的狀態,在所述邏輯值為1的情況下,以成為信號路徑605、信號路徑606與第一連接端子58及第二連接端子59連接的狀態的方式對開關601、開關602進行切換。連接端子58、連接端子59構成用於連接外部電腦60的連接端。
對振盪裝置1A的外部進行說明。在該例中,為了迅速進 行頻率測定模式與常規運轉模式的切換,而設置著連接切換器64,所述外部電腦60經由內置積體電路(Inter-Integrated Circuit,I2C)匯流排而連接於該連接切換器64。圖11中,將構成I2C匯流排的串列時脈(series clock)、串列資料的各信號線表示為SCL、SDA。另外,從連接切換器64到第一連接端子58及第二連接端子59的信號路徑、以及從第一連接端子58及第二連接端子59到介面電路81的信號路徑也由I2C匯流排所構成。
連接切換器64經由緩衝電路65而與作為頻率測定部的頻率計數器(counter)66連接。連接切換器64包含開關607、開關608,如上所述,將第一連接端子58及第二連接端子59在緩衝電路65與外部電腦60之間切換連接。連接切換器64的各開關607、開關608可以透過外部電腦60進行切換。
如後所述,當執行常規運轉模式時,外部電腦60連接於微控制器7也就是第一暫存器~第五暫存器,切換連接切換部63及連接切換器64的各開關,以便能夠覆寫所述各暫存器的資料。也就是,當執行該常規運轉模式時,使用者能夠透過從外部電腦60變更所述第一暫存器72的頻率調整量,而從所述標稱頻率進行變更。而且,當執行頻率測定模式時,以使第一振盪電路1及第二振盪電路2連接於頻率計數器66的方式對所述各開關進行切換。
在振盪裝置1A的外部連接著包含非揮發性記憶體例如電子可抹除可程式化唯讀記憶體(Electrically Erasable Programmable ROM,EEPROM)的外部記憶體82。在外部記憶體82儲存著儲存於所述第一暫存器72、第二暫存器73、第三暫存器74、第五暫存器78的各固有資訊,在電源接通時,這些固有資訊透過設置在微控制器7中的程式83而讀入至對應的各暫存器,從而能夠運行振盪裝置1A。外部電腦60可以訪問所述外部記憶體82來設定各固有資訊。
對設置所述分頻器611、分頻器612的理由進行說明。所述I2C匯流排是根據規定的規格而製造的,所述緩衝電路613也使用根據規定的規格而製造的緩衝電路。所述規格被設定為以例如約5Mbps以下的速度進行通訊。因此,如果從第一振盪電路1及第二振盪電路2輸入的f1、f2的頻率偏離所述規格,經由緩衝電路613而輸出至連接端子58、連接端子59的信號的振幅會變小,從而有所述信號的檢測變得困難,或者無法輸出信號的擔憂。雖然也考慮透過降低I2C匯流排的外部的上拉(pull up)電阻來解決所述問題,但如此會有構成所述緩衝電路613的電晶體(transistor)破損,或者無法確保正確的輸出位準的擔憂。
因此,以如下方式構成:設置分頻器611、分頻器612,對振盪電路1、振盪電路2的輸出信號f1、輸出信號f2進行分頻,將該經分頻的信號透過I2C匯流排而提取至頻率計數器66。各分頻器611、分頻器612的分頻比N例如以能夠輸出400kHz以下的頻率的方式設定為2以上的整數,以使得不產生I2C匯流排的通訊所引起的所述問題。例如,將所述各分頻器611、分頻器612的分 頻比N設定為256,且設所述f1、f2例如大於等於80MHz時,透過分頻器611、分頻器612將312.5kHz左右的頻率信號輸出至連接端子58、連接端子59。
圖12是表示圖1所示的振盪裝置1A的概略構造的縱剖面側視圖。56是容器,57是設置在容器56內的印刷(print)基板。在印刷基板57的上表面側設置著晶體振子10、晶體振子20、振盪電路1、振盪電路2、及積體電路部300。積體電路部300包括信號處理部5、控制電路部200、微控制器7、連接切換部63、及分頻器611、分頻器612。另外,在印刷基板57的下表面側,且在例如與晶體振子10、晶體振子20對向的位置設置著加熱器電路50。在印刷基板57設置著經由形成在所述印刷基板57上的配線(未圖示)而連接於積體電路部300的第一連接端子58及第二連接端子59。這些連接端子58、連接端子59的前端突出至容器56的外側,且經由所述連接切換器64而連接於頻率計數器66或外部電腦60。
繼而,一邊參照表示開關的狀態的所述圖11、圖13、圖14、圖15,一邊對振盪裝置1A的透過各開關的切換而進行常規運轉模式與頻率測定模式的切換的順序進行說明。在此例中,設為在振盪裝置1A的製造時為了進行所述(1)式的係數P1~P9的設定,而進行所述切換。另外,圖16是概略性地記載所述模式的切換的圖,一邊也適當參照所述圖16一邊進行說明。
圖11表示在常規運轉模式下進行動作中的振盪裝置 1A,相當於圖16中的狀態A1。在該圖11的狀態下,透過連接切換器64的各開關607、開關608,將第一連接端子58及第二連接端子59經由I2C匯流排而連接於外部電腦60。另外,在第四暫存器77儲存著0作為切換用邏輯值,由此,連接切換部63的開關601、開關602將第一連接端子58及第二連接端子59連接於介面電路81,從而能夠從外部電腦60訪問微控制器7。在第一暫存器72、第二暫存器73、第三暫存器74儲存著從外部記憶體82讀入的頻率調整量、第一增益、第二增益,在第五暫存器78同樣地儲存著從外部記憶體82讀入的各種固有資訊。但是,關於係數P1~P9,因為尚未決定裝置固有的資訊,所以例如設定為規定的標準值。
例如將該振盪裝置1A收納在內部的溫度變更自如的恆溫槽內。而且,如圖13所示,使用者從外部電腦60訪問第四暫存器77,寫入「1」作為切換用邏輯值(圖16中B1)。由此,連接切換部63的開關601、開關602被切換,切斷第一連接端子58及第二連接端子59與微控制器7的連接,且取而代之使這些連接端子58、連接端子59分別連接於信號路徑605、信號路徑606。透過此種開關601、開關602的切換,外部電腦60與振盪裝置1A之間利用I2C匯流排的通訊結束,且例如外部電腦60檢測到該通訊結束後,切換連接切換器64的各開關607、開關608。此外,也可以不利用所述方式檢測通訊的結束,取而代之,在寫入所述邏輯值「1」後且經過規定的時間之後由外部電腦60進行開關 607、開關608的切換。透過以此方式切換各開關607、開關608,第一連接端子58及第二連接端子59連接於頻率計數器66而不連接於外部電腦60,從而使振盪裝置1A轉變為頻率測定模式(圖16中A2)。
如圖14所示,透過設置在信號路徑605的分頻器611對第一振盪電路1的輸出f1進行分頻。接著,將經分頻的信號經由第一連接端子58及緩衝電路65而輸出至頻率計數器66,測定該信號的頻率f1/N。另外,透過設置在信號路徑605的分頻器612對第二振盪電路2的輸出f2進行分頻。接著,將經分頻的信號經由第二連接端子59及緩衝電路65而輸出至頻率計數器66,測定該信號的頻率f2/N。使用者將這些測定值乘以已知的N,而算出f1、f2。接著,依序變更所述恆溫槽內的溫度,同樣地進行各溫度下的f1、f2的測定,使用所取得的各溫度的f1、f2而取得(OSC2-OSC1)與溫度的關係。接著,根據該實測資料,以能夠輸出所述標稱頻率的方式導出抵消相對於溫度的頻率變動量的表示溫度與-OSC1的關係的修正頻率曲線,利用最小平方法算出九次多項近似式係數P1~P9。
算出P1~P9後,例如使用者讓振盪裝置1A的電源開關62進行動作,將振盪裝置1A的電源斷開(off)(圖16中A3、B2),將振盪裝置1A從恆溫槽取出。接著,使用者例如操作外部電腦60,以使第一連接端子58及第二連接端子59連接於外部電腦60而不連接於頻率計數器66的方式切換連接切換器64的開關607、 開關608。另外,透過將外部電腦60與外部記憶體82連接的未圖示的信號路徑,使用外部電腦60將儲存在外部記憶體82的標準值也就是P1~P9覆寫為所算出的P1~P9。
然後,使用者讓裝置的電源開關62進行動作而將振盪裝置1A的電源接通(on)(圖16中B3)後,通電重設電路79將微控制器7的第一暫存器~第五暫存器的資料初始化而設為「0」。如上所述,從外部記憶體82讀入與頻率調整量、第一增益、第二增益、係數P1~P9、標稱頻率對應的資料等各固有資訊,並將各固有資訊寫入至對應的各暫存器。接著,因為儲存在第四暫存器77的切換用邏輯值變成0,所以如圖15所示對連接切換部63的開關601、開關602進行切換,切斷第一連接端子58及第二連接端子59與信號路徑605、信號路徑606的連接,且取而代之在第一連接端子58及第二連接端子59與介面電路81之間進行連接。由此,振盪裝置1A恢復至圖16的A1的狀態也就是常規運轉模式,基於變更後的P1~P9獲得振盪輸出,且可以從外部電腦60透過第一暫存器72的頻率調整量的變更進行頻率調整(圖16中A4、B4)。
此外,如圖16所示,當執行頻率測定模式時,外部電腦60與微控制器7的連接斷開,因此,從頻率測定模式向常規運轉模式的轉變如所說明那樣必須暫時使振盪裝置1A的電源斷開。另外,雖然未圖示,但當在常規運轉模式的狀態下使電源斷開時,第四暫存器77的邏輯值在電源的再次接通的前後維持為0,因 此,開關601、開關602維持將連接端子58、連接端子59與介面電路81連接的狀態。
當以此方式設定P1~P9,結束振盪裝置1A的製造而出廠時,因為無需緩衝電路65、頻率計數器66、及連接切換器64,所以將這些部分從振盪裝置1A卸下。而且,在使用時不經由連接切換器64而將外部電腦60連接於例如連接端子58、連接端子59。當再次進行P1~P9的設定時,以所述方式連接這些緩衝電路65、頻率計數器66、及連接切換器64。例如,也可以在執行頻率測定模式時將頻率計數器66連接於連接端子58、連接端子59,在進行常規運轉模式時連接外部電腦60,以此方式每當切換模式時切換連接端子58、連接端子59的連接目的地。也就是,也可以不使用連接切換器64而切換模式。
也可以使裝置的電源開關62不經由連接端子58、連接端子59而連接於外部電腦60,從而能夠從外部電腦60切換接通/斷開。連接切換器64的各開關也可以由使用者手動切換來代替由外部電腦60進行切換。
根據該振盪裝置1A,透過連接切換部63的開關而在如下兩種狀態之間相互切換,其中一種狀態是為了從外部電腦60訪問微控制器7的各暫存器,而讓連接端子58、連接端子59與所述微控制器7連接,另一種狀態是為了從連接端子58、連接端子59提取對應於振盪電路1、振盪電路2的輸出信號f1、輸出信號f2的信號也就是f1/N、f2/N,而讓第一振盪電路1及第二振盪電路2 與所述連接端子58、連接端子59連接。而且,透過振盪裝置1A的電源的接通/斷開進行重設來使微控制器7的第四暫存器77初始化時,成為連接端子58、連接端子59與所述微控制器7連接的初始狀態。透過這種構成,可以檢測f1、f2,且基於f1、f2算出用於抑制振盪輸出f1因溫度特性而產生的變動的參數,因此,可以提高振盪裝置1A的振盪精度。而且,無需為了測定f1、f2,而設置用於將分別對應於所述f1、f2的信號提取至振盪裝置1A的外部的專用端子。因此,可以簡化振盪裝置的構成,從而抑制所述振盪裝置的製造成本。
圖17表示另一振盪裝置作為比較例。列舉與振盪裝置1A的不同之處,設置與連接端子58、連接端子59不同的另外的端子621、端子622,端子621、端子622分別連接於信號路徑605、信號路徑606。而且,以如下方式構成:透過作為導電路徑的跨接線(jumper wire)623、跨接線624將端子621、端子622連接於緩衝電路65,且由頻率計數器66獲取頻率f1、頻率f2。然而,如上所述,因為設置端子621、端子622及跨接線623、跨接線624,所以振盪裝置的構成相應地複雜化,從而製造步驟數增加。另外,因為由作業者透過實施焊錫而進行跨接線623、跨接線624的連接,所以難以提高裝置的製造精度的可靠性。另外,在測定f1、f2的頻率的前後,熱會傳遞至跨接線623、跨接線624,因此,有因該熱而使f1、f2的值變化的擔憂。在所述振盪裝置1A中,可以防止發生這些問題。
且說,與基於電源接通的第四暫存器77的初始狀態對應的切換用邏輯值並不限於「0」。例如在接通電子機器的電源之後,透過接通操作開關,而利用內部的器件(device)將邏輯值「1」寫入至作為邏輯值儲存區域的第四暫存器77,將該邏輯值設為用於執行常規運轉模式的邏輯值的情況也包含在本發明的技術範圍內。
已示出設定用於修正值運算部4的P1~P9的示例,但也可以針對其他固有資訊進行覆寫。例如與設定P1~P9的情況同樣地改變恆溫槽的溫度而測定f1、f2的溫度變化。而且,對於如下情況也有效,即,基於所述測定結果,以在各溫度下使加熱器電路50的輸出變得適當的方式設定所述加熱器電路50及加熱器控制電路52的電路常數。也就是,振盪裝置1A也可以設為如下構成,即,只控制利用修正值運算部4運算出的修正值或基於加熱器電路50的周圍溫度的其中之一,且將所取得的振盪頻率f1輸出至控制電路部200,本發明對於所述情況也有效。另外,也可以使用隨機存取記憶體(Random Access memory,RAM)來代替作為儲存部的微控制器7的揮發性記憶體也就是各暫存器72、暫存器73、暫存器74、暫存器77、暫存器78。
另外,重設電路只要是與外部電腦60相獨立的可以重設第四暫存器77的重設電路即可。例如也能夠以如下方式構成振盪裝置1A:設置連接於微控制器7的手動開關,透過操作該開關,即便不進行電源的接通/斷開也可以重設第四暫存器77的邏輯 值。另外,在以此方式設置手動開關的情況下,也可以是不根據邏輯值來切換連接切換部的開關的手動開關。且說,已說明在常規運轉時將外部電腦60連接於連接端子58、連接端子59的裝置,但也可以在設定各暫存器的值之後,將外部電腦60從連接端子58、連接端子59卸下。也就是,在運轉時可以不連接著外部電腦60,也可以在需要進行暫存器或外部記憶體82的各固有資訊的變更時再次將外部電腦60連接於連接端子58、連接端子59。
另外,在所述例中是透過分頻器611、分頻器612對f1、f2進行分頻,且從連接端子58、連接端子59提取輸出,但只要能夠從連接端子58、連接端子59提取小於f1、f2且能夠利用I2C匯流排傳送的頻率信號即可。例如在振盪裝置1A中,分別將混合器及濾波器(filter)設置在信號路徑605、信號路徑606來代替分頻器。而且,在該振盪裝置1A中,可以連接試驗用振盪裝置,且該試驗用振盪裝置的輸出被輸出至所述混合器。將試驗用振盪裝置的輸出頻率設定為M,將從所述混合器輸出且濾波後的f1-M、f2-M的頻率信號分別輸出至連接端子58、連接端子59。因為預先設定M,所以可以利用頻率計數器66計測所述f1-M、f2-M,而算出f1、f2。但是,為了設為能夠連接試驗用振盪裝置的構成,有振盪裝置1A大型化的擔憂,因此優選設為如前文所述設置分頻器的構成。
1A‧‧‧振盪裝置
1‧‧‧第一振盪電路
2‧‧‧第二振盪電路
3‧‧‧頻率差檢測部
4‧‧‧修正值運算部
5‧‧‧信號處理部
7‧‧‧微控制器
10‧‧‧第一晶體振子
11、12、21、22‧‧‧電極
20‧‧‧第二晶體振子
51、71‧‧‧加法部
50‧‧‧加熱器電路
52‧‧‧加熱器控制電路
58‧‧‧第一連接端子
59‧‧‧第二連接端子
60‧‧‧外部電腦
61‧‧‧電源的輸入端子
62‧‧‧開關
64‧‧‧連接切換器
65‧‧‧緩衝電路
66‧‧‧頻率計數器
82‧‧‧外部記憶體
100‧‧‧電壓控制晶體振盪器
200‧‧‧控制電路部
201‧‧‧DDS電路部
204‧‧‧分頻器
205‧‧‧相位頻率比較部
206‧‧‧電荷泵
300‧‧‧積體電路部
603、604、605、606‧‧‧信號路徑
611、612‧‧‧分頻器
613‧‧‧緩衝電路
f1、f2‧‧‧頻率
SCL、SDA‧‧‧信號線
Xb‧‧‧晶體片
△F‧‧‧差量
△f‧‧‧頻率差

Claims (9)

  1. 一種振盪裝置,將與第一振盪電路的振盪輸出和第二振盪電路的振盪輸出的差量相應的差量信號作為溫度檢測值來處理,基於所述差量信號,輸出用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號,且將所述第一振盪電路的振盪輸出作為振盪輸出,所述振盪裝置的特徵在於包括:儲存部,儲存著用於輸出所述控制信號的參數;信號處理部,連接於用以分別獲取所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的第一信號路徑及第二信號路徑,根據所獲取的所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出而求出所述差量信號,基於所述差量信號與所述參數而輸出所述控制信號;第一連接端及第二連接端,用以連接外部電腦;頻率降低部,連接於所述第一振盪電路及第二振盪電路,輸出頻率對應於第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的各頻率並且低於第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的各頻率的輸出信號;以及切換部,用以在第一狀態與第二狀態之間相互切換,所述第一狀態是為了從所述外部電腦訪問所述儲存部而讓所述第一連接端及所述第二連接端連接於所述儲存部,所述第二狀態是讓所述第一連接端及所述第二連接端經由所述頻率降低部而連接於所述第一信號路徑及所述第二信號路徑,以便由外部的頻率測定部提 取來自所述頻率降低部的輸出信號。
  2. 如申請專利範圍第1項所述的振盪裝置,其中所述頻率降低部是分頻器,頻率對應於所述第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的各頻率並且低於第一振盪電路的振盪輸出、第二振盪電路的振盪輸出的各頻率的輸出信號是分別將第一振盪電路的振盪輸出、第二振盪電路的振盪輸出分頻後的信號。
  3. 如申請專利範圍第1項所述的振盪裝置,其中所述切換部是基於設置在所述儲存部的連接狀態切換用儲存區域中所儲存的邏輯值,在所述第一狀態與所述第二狀態之間進行切換,在所述切換用儲存區域,選擇儲存著用以將所述切換部設為第一狀態的第一邏輯值、與用以將所述切換部設為第二狀態的第二邏輯值中的一種邏輯值,且與所述外部電腦相獨立地設置著重設部,所述重設部是將所述切換用儲存區域的邏輯值重設為第一邏輯值。
  4. 如申請專利範圍第3項所述的振盪裝置,其中所述重設部在振盪裝置的電源接通時將所述切換用儲存區域的邏輯值重設為第一邏輯值。
  5. 如申請專利範圍第1項所述的振盪裝置,其中用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號是相當於如下的頻率修正值的信號,所述頻率修正值是基於第一振盪電路的振盪輸出從基準溫度時的第一振盪電路的振盪輸出的值起算的變化量與相應於第一振盪電路的振盪輸出和第二振盪電路 的振盪輸出的差量的信號的關係,對基準溫度時的第一振盪電路的振盪輸出進行頻率修正的值。
  6. 如申請專利範圍第5項所述的振盪裝置,其中所述參數包含用以對第一振盪電路的振盪輸出從基準溫度時的第一振盪電路的振盪輸出的值起算的變化量與相應於第一振盪電路的振盪輸出和第二振盪電路的振盪輸出的差量的信號的關係進行設定的參數。
  7. 如申請專利範圍第5項所述的振盪裝置,其中在所述儲存部,不同於用以對第一振盪電路的振盪輸出從基準溫度時的第一振盪電路的振盪輸出的值起算的變化量與相應於第一振盪電路的振盪輸出和第二振盪電路的振盪輸出的差量的信號的關係進行設定的參數,另外儲存著用於調整來自振盪裝置的輸出頻率的參數。
  8. 如申請專利範圍第1項所述的振盪裝置,其中包括溫度調整部,所述溫度調整部是用以將連接於所述第一振盪電路及所述第二振盪電路的第一晶體振子及第二晶體振子的溫度維持固定,且用以抑制因溫度特性而對第一振盪電路的振盪輸出產生的影響的控制信號是用以控制所述溫度調整部的發熱量的信號。
  9. 如申請專利範圍第1項所述的振盪裝置,其中從所述頻率降低部輸出的頻率小於等於400kHz。
TW103125764A 2013-07-29 2014-07-29 振盪裝置 TWI566515B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013156901A JP6177614B2 (ja) 2013-07-29 2013-07-29 発振装置

Publications (2)

Publication Number Publication Date
TW201505358A true TW201505358A (zh) 2015-02-01
TWI566515B TWI566515B (zh) 2017-01-11

Family

ID=52389993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125764A TWI566515B (zh) 2013-07-29 2014-07-29 振盪裝置

Country Status (4)

Country Link
US (1) US9252781B2 (zh)
JP (1) JP6177614B2 (zh)
CN (1) CN104348480B (zh)
TW (1) TWI566515B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6536780B2 (ja) * 2015-01-22 2019-07-03 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体
JP6665408B2 (ja) * 2015-02-18 2020-03-13 セイコーエプソン株式会社 発振回路、電子機器、移動体及び発振回路の調整方法
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9847869B1 (en) * 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10790746B2 (en) * 2017-08-04 2020-09-29 Dialog Semiconductor (Uk) Limited Power dissipation regulated buck architecture
US10301851B1 (en) * 2018-01-31 2019-05-28 Bradley W. Cummings Systems and methods for securing goods using a seat belt receptacle of a vehicle
JP7117119B2 (ja) * 2018-03-26 2022-08-12 日本電波工業株式会社 発振装置
JP7326709B2 (ja) * 2018-07-20 2023-08-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7346843B2 (ja) * 2019-02-21 2023-09-20 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP2020145528A (ja) * 2019-03-05 2020-09-10 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP2020145529A (ja) * 2019-03-05 2020-09-10 セイコーエプソン株式会社 発振器、電子機器及び移動体
CN110677169B (zh) * 2019-10-19 2021-07-23 北京工业大学 一种双路语音信号同传收发信机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468903A (ja) * 1990-07-07 1992-03-04 Asahi Denpa Kk 温度検知機能を有する発振器および水晶発振素子並びに温度検出方法
DE4302542A1 (de) * 1993-01-29 1994-08-04 Siemens Ag Oszillatorschaltung mit einem die schwingquarzindividuellen Kenninformationen speichernden Speicher
JP2001292030A (ja) 2000-04-05 2001-10-19 Hitachi Kokusai Electric Inc 水晶発振回路及び水晶共振子
US7042301B2 (en) * 2002-10-15 2006-05-09 Marvell International Ltd. Crystal oscillator emulator
JP4368219B2 (ja) * 2004-02-20 2009-11-18 日本電波工業株式会社 水晶発振器、発振方法及びヒータ
JP4796414B2 (ja) * 2006-03-14 2011-10-19 日本電波工業株式会社 水晶発振器
JP5782724B2 (ja) * 2011-01-28 2015-09-24 日本電波工業株式会社 発振装置
TWI465032B (zh) * 2011-01-28 2014-12-11 Nihon Dempa Kogyo Co 振盪裝置
JP5931628B2 (ja) 2011-08-01 2016-06-08 日本電波工業株式会社 水晶発振器
JP5780045B2 (ja) * 2011-08-08 2015-09-16 日本電波工業株式会社 発振装置
JP2013081031A (ja) * 2011-10-03 2013-05-02 Seiko Epson Corp 電子部品の温度補償データ作成方法及び電子部品の製造方法
JP2013143601A (ja) 2012-01-06 2013-07-22 Nippon Dempa Kogyo Co Ltd 発振装置
JP2013232836A (ja) 2012-05-01 2013-11-14 Nippon Dempa Kogyo Co Ltd 発振装置

Also Published As

Publication number Publication date
US20150028960A1 (en) 2015-01-29
TWI566515B (zh) 2017-01-11
JP2015027043A (ja) 2015-02-05
CN104348480B (zh) 2018-06-05
CN104348480A (zh) 2015-02-11
JP6177614B2 (ja) 2017-08-09
US9252781B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
TWI566515B (zh) 振盪裝置
TWI545888B (zh) 振盪裝置
JP6092540B2 (ja) 水晶発振器
CN102624381B (zh) 振荡装置
JP6045961B2 (ja) 水晶発振器及び発振装置
TWI454043B (zh) 振盪裝置
US9019027B2 (en) Oscillation device
US8659364B2 (en) Oscillator device with crystal resonators
TWI533594B (zh) 振盪裝置
US9100023B2 (en) Piece-crystal oscillator and oscillation device
JP2013143601A (ja) 発振装置
US9281822B2 (en) Oscillator
US9225342B2 (en) Oscillation device
JP6163591B2 (ja) 発振装置