CN104079293B - 振荡装置 - Google Patents

振荡装置 Download PDF

Info

Publication number
CN104079293B
CN104079293B CN201410119494.5A CN201410119494A CN104079293B CN 104079293 B CN104079293 B CN 104079293B CN 201410119494 A CN201410119494 A CN 201410119494A CN 104079293 B CN104079293 B CN 104079293B
Authority
CN
China
Prior art keywords
value
frequency
temperature
oscillation
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410119494.5A
Other languages
English (en)
Other versions
CN104079293A (zh
Inventor
赤池和男
小林薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN104079293A publication Critical patent/CN104079293A/zh
Application granted granted Critical
Publication of CN104079293B publication Critical patent/CN104079293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提出一种振荡装置。在根据与2个晶体振子的振荡频率之差相应的信号、而生成作为数字值的温度检测值的温度补偿晶体振荡器(TCXO)中,抑制由数字值的变动而引起的相位噪声特性的劣化。在将第一及第二晶体振子(10,20)的振荡输出设为(f1,f2),基准温度下的所述振荡输出的振荡频率分别设为(f1r)、(f2r)时,利用频率差检测部(3)来对{(f2‑f1)/f1}‑{(f2r‑f1r)/f1r}进行运算处理而获得数字值。对该值进行累积平均化处理,然后利用数字滤波器(7)而进行整流化。而且,根据经整流化的数字值,来求出:用以修正振荡装置的输出频率的设定值的修正值。

Description

振荡装置
技术领域
本发明涉及一种振荡装置,所述振荡装置使用了晶体振子,且对晶体振子所放置的环境的温度进行检测,并根据温度的检测结果来修正输出频率的设定值。
背景技术
在基站或中继站等中,要求廉价使用极高稳定度的时钟信号(clock signal),为了应对该要求,本申请的申请人提出如下的温度补偿晶体振荡器(TemperatureCompensated Crystal Oscillator,TCXO):将与2个晶体振子的振荡频率差相应的值作为温度检测值而掌握,并利用该温度检测值来修正振荡装置的设定频率(专利文献1)。
该振荡装置是在以下的时机(timing)产生脉冲,所述时机是将作为一方的晶体振子的振荡输出的脉冲、利用作为另一方的晶体振子的振荡输出的脉冲加以锁存的时机,且将该脉冲的串(pulse train)放入至锁相回路(phase-locked loop,PLL)中,从而将温度检测值作为数字值而生成。
然而,利用触发器(flip flop)将脉冲加以锁存的动作为非同步,因此有产生不稳定区间的可能性。作为其因素,列举如下:在将输入数据以时钟的边缘加以锁存时,锁存的边缘的前后固定时间需要保持输入数据,但因时钟与输入数据大致同时变化而输出变得不稳定。而且,除产生所述不稳定区间外,也会出现PLL中所使用的直接数字式频率合成器(Direct Digital Synthesizer,DDS)的波形粗糙等情况,另外还会出现:在将与2个晶体振子的振荡频率差相应的值量子化(quantization)时的阶段产生噪声的情况,结果,经量子化的值中产生不均。换句话说,在应检测的温度与经量化的值之间的相关关系中,产生瞬间误差。
因此,利用累积平均化电路,对由所述PLL获得的温度检测值在预先设定的时间内将输入值进行平均化,即便产生所述瞬间误差也可将其消除。然而,在累积平均化电路的累积数少的情况下,温度检测值的不均增大,设定频率的修正值的不均增大,因此,振荡装置的振荡输出的相位噪声劣化。另一方面,在累积平均化电路的累积数多的情况下,在因累积时间延长而温度检测值单调增加或者单调减少时,1次更新时的温度检测值(频率差量)的变化量增大。因此,设定频率的修正值的变化量增大,所述相位噪声仍劣化。
另外,当在运算设定频率的修正值的后段的电路中,采用用以避免相位噪声的劣化的构成时,有电路规模增大的缺陷。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2012-170050号公报
发明内容
本发明在所述情况下完成,其目的在于提供一种技术,该技术是在将温度检测值作为数字值而求出,并根据该数字值修正输出频率的设定值的振荡装置中,能够抑制由数字值的变动而引起的振荡输出的相位噪声的劣化。
本发明为一种振荡装置,根据晶体振子所放置的环境温度的检测结果来修正输出频率的设定值,所述振荡装置的特征在于包括:
振荡器输出用的振荡电路,与振荡器输出用的晶体振子连接;
温度检测部,对所述环境温度进行检测并输出与温度检测值相对应的数字值;
累积部,将所述数字值根据指定的累积数而加以累积;
舍入处理部,对由所述累积部累积而得的数字值,根据所指定的舍入量来进行舍入处理;
数字滤波器,构成为被输入由所述舍入处理部获得的数字值,阶跃响应从零开始逐渐增大,并收敛为作为输入值的步长值;以及
修正值获取部,根据所述数字滤波器的输出值,获取因所述环境温度不同于基准温度而产生的所述振荡电路的振荡频率的频率修正值,
所述振荡装置构成为根据由所述修正值获取部求出的所述频率修正值来修正所述输出频率的设定值。
[发明的效果]
本发明以如下的振荡装置作为对象,该振荡装置将温度检测值作为数字值而求出,对该数字值加以累积,并根据将该累积值平均化(舍入处理)而获得的数字值来修正输出频率的设定值。而且,在进行累积平均化的处理部的后段设置着数字滤波器,该数字滤波器构成为阶跃响应从零开始逐渐增大并收敛为作为输入值的步长值,根据数字滤波器的输出值来求出设定频率的修正值。因此,可将后段的电路规模抑制得小,并抑制由数字值的变动所引起的振荡输出的相位噪声的劣化。
附图说明
图1是表示本发明的实施方式的整体构成的方框图。
图2是表示本发明的实施方式的频率差检测部的方框图。
图3是表示图2所示的电路的一部分的输出的波形图。
图4A~图4C是示意性地表示图2所示的包含DDS电路部的环路中未进行锁定的状态的各部的波形图。
图5A~图5C是示意性地表示图2所示的包含DDS电路部的环路中进行锁定的状态的各部的波形图。
图6A、图6B是关于与所述实施方式相对应的实际的装置的所述环路的各部的波形图。
图7是表示频率差检测部的数字滤波器的方框电路图。
图8是将表一所示的时间序列数据作为波形图而表示的曲线。
图9是针对所述数字滤波器来表示将舍入量作为参数而改变时的脉冲响应时的时间序列数据的说明图。
图10是表示第一振荡电路的频率f1及第二振荡电路的频率f2与温度的关系的频率温度特性图。
图11是表示将f1的变化率及f2的变化率分别以基准温度下的值归一化所得的值与温度的关系的频率温度特性图。
图12是表示OSC1和OSC2的差分与温度的关系的频率温度特性图。
图13是表示频率差检测部的数字输出值与温度的关系的特性图。
图14A、图14B是表示作为比较例的振荡装置的相位噪声特性的特性图。
图15A、图15B是表示本发明的实施方式的振荡装置的相位噪声特性的特性图。
图16是表示数字滤波器的另一例的方框电路图。
[符号的说明]
1:第一振荡电路
2:第二振荡电路
3:频率差检测部
4:修正值运算部(修正值获取部)
5:加热器电路
6、83-1~83-n:加法部
7:数字滤波器
10:第一晶体振子
11、12、21、22:电极
20:第二晶体振子
30:存储器
31:触发器电路
32:单触发电路
33:锁存电路
34:环路滤波器
35、60、71、74:加法部
36:DDS电路部
37:累积平均化处理部
61:第二环路滤波器
62:D/A转换部
72:延迟电路
73:舍入处理部
81-1~81-n:乘法部(舍入处理部)
82-1~82-n:延迟电路
100:电压控制振荡器
200:控制电路部
201:DDS(DDS电路部)
204:分频器、电荷泵
205:相位频率比较部
206:环路滤波器
A~E:各部
f1、f1r、f2、f2r:频率
Δfr:基准温度时的f1(f1r)与f2(f2r)的差分
k1~kn:小于1的值
Xb:晶体片
ΔF:频率差检测部的输出
具体实施方式
[实施方式的概要]
在对本发明的实施方式的详情进行说明之前,简单叙述本实施方式的概要。图1中符号200所示的部分在本说明书中称作控制电路部,但实际上为一般利用PLL的具有振荡功能的电路。符号201为输出PLL中所使用的参考信号的直接数字式频率合成器(DirectDigital Synthesizer,DDS)。
用以使该DDS运行的时钟信号,使用的是:图1中由符号1表示的第一振荡电路的振荡输出。因此,结果是,为了使来自电压控制振荡器100的输出(该输出在该例中,相当于作为产品的振荡输出)稳定,而需要使所述时钟信号稳定。
因此,为了使第一振荡电路1的振荡输出稳定,对第一振荡电路1的晶体振子所放置的环境的温度进行检测,并根据温度检测值来进行与电压控制振荡器100的输出频率的设定值相当的频率设定值的修正。频率设定值是由计算机读取存储器30内的数据而加以输出。即,本实施方式的振荡装置为温度补偿晶体振荡器(TCXO)。
关于温度检测信号,通过事先掌握:与2个晶体振子10及晶体振子20的振荡频率的差分相当的值和温度的关系,而使用与该差分相当的值。关于与所述振荡频率的差分相当的值将于以后进行叙述,为了避免用语的复杂性,而使用将求出该值的部分称作频率差检测部3的用语。
此外,本实施方式中,为了使晶体振子所放置的环境的温度固定化而设置作为加热部的加热器电路5,将相当于温度检测值的频率差检测部3的输出ΔF用于加热器电路5的控制。因此,本实施方式的振荡装置为:具备TCXO的功能及恒温晶体振荡器(OvenControlled Crystal Oscillator,OCXO)的功能、且具有极高可靠性的振荡装置。另外,在不具备OCXO的功能的情况下也可应用本发明。
而且,本实施方式中,在由频率差检测部3如后述那样利用PLL而生成相当于温度检测值的已述的ΔF后,对所生成的温度检测值进行累积平均处理,并进一步利用数字滤波器而进行整流化。
[实施方式的整体说明]
接着,对本发明的实施方式的整体进行详细说明。图1是表示应用本发明的实施方式的晶体振荡器而构成的振荡装置的整体的方框图。该振荡装置作为输出所设定的频率的频率信号的频率合成器而构成,且该振荡装置包括:电压控制振荡器100,使用了晶体振子;控制电路部200,构成该电压控制振荡器100的PLL;晶体振荡器(未标注符号),生成用以使DDS201运行的时钟信号,所述DDS201用以生成所述PLL的参考信号;作为加热部的加热器电路5,用以对该晶体振荡器的晶体振子10、晶体振子20所放置的环境的温度进行调整。
而且,该振荡装置还包括:温度补偿部,进行输入到控制电路部200的基准时钟的温度补偿。也未对温度补偿部标注符号,所述温度补偿部相当于图1中的控制电路部200的左侧部分,且与用以控制所述加热器电路5的电路部分共用化。
控制电路部200利用相位频率比较部205来对从DDS电路部201输出的参考(参考用)时钟、与经分频器204将电压控制振荡器100的输出分频所得的时钟的相位加以比较,将作为其比较结果的相位差经电荷泵(charge pump)202而模拟化。经模拟化的信号被输入到环路滤波器206中,且进行控制使得PLL(Phase locked loop)稳定。因此,控制电路部200也可以说是PLL部。此处,DDS电路部201将从后述的第一振荡电路1输出的频率信号用作基准时钟,并被输入用以输出目标频率的信号的频率数据(数字值)。
然而,因所述基准时钟的频率具有温度特性,所以为了消除该温度特性而由加法部60将与后述的频率修正值相对应的信号加上输入到DDS电路部201的所述频率数据。通过对输入到DDS电路部201的频率数据进行修正,基于基准时钟的温度特性变动量的DDS电路部201的输出频率的温度变动量得以消除,结果,参考用时钟的频率相对于温度变动稳定,从而来自电压控制振荡器100的输出频率变得稳定。
本发明的实施方式的振荡装置包括:第一晶体振子10及第二晶体振子20,所述第一晶体振子10及第二晶体振子20使用共用的晶体片Xb而构成。即,例如将带状的晶体片Xb的区域在长度方向上分割为2个,并在各分割区域(振动区域)的表背两面设置激振用的电极。因此,由一方的分割区域与一对电极11、电极12而构成第一晶体振子10,由另一方的分割区域与一对电极21、电极22构成第二晶体振子20。因此,第一晶体振子10及第二晶体振子20能够热耦合。作为晶体片Xb,在该例中使用AT切割型晶体片。
第一晶体振子10及第二晶体振子20上分别连接着第一振荡电路1及第二振荡电路2。所述振荡电路1、振荡电路2的输出均可例如为晶体振子10、晶体振子20的谐波(overtone)(高次谐波),也均可为基波(basic wave)。在获得谐波的输出的情况下,例如可在包含晶体振子与放大器的振荡环路内设置谐波的调谐电路(tuning circuit),并使振荡环路以谐波振荡。或者,使振荡环路以基波振荡,在振荡段的后段,例如在作为考毕兹(Colpitts)电路的一部分的放大器的后段设置C级放大器,由该C级放大器使基波畸变(distortion)并且在C级放大器的后段设置调谐到谐波的调谐电路,结果,均可从振荡电路1、振荡电路2例如输出三次(third-order)谐波的振荡频率。
此处,如果为了方便起见而设为:从第一振荡电路1输出频率f1的频率信号,从第二振荡电路2输出频率f2的频率信号,那么频率f1的频率信号作为基准时钟而供给到所述控制电路部200。符号3为频率差检测部,如果概略地说,那么该频率差检测部3为用以提取f2-f1-Δfr的电路部,所述f2-f1-Δfr是如下两个值的差分,即,f1与f2的差分、及Δfr。Δfr为基准温度例如25℃时的f1(f1r)与f2(f2r)的差分。如果列举f1与f2的差分的一例,则例如为数兆赫(MHz)。本发明通过利用频率差检测部3来计算ΔF而成立,所述ΔF是如下两个值的差分,即,与f1和f2的差分相对应的值、及与基准温度例如25℃时的f1与f2的差分相对应的值。本实施方式的情况下,如果更详细地说,则由频率差检测部3获得的值为{(f2-f1)/f1}-{(f2r-f1r)/f1r}。然而,附图中省略了对频率差检测部3的输出的表示。
图2表示频率差检测部3的具体例。符号31为触发器电路((Flip/Flop,F/F)电路),对该触发器电路31的一方的输入端输入来自第一振荡电路1的频率f1的频率信号,对另一方的输入端输入来自第二振荡电路2的频率f2的频率信号,利用来自第一振荡电路1的频率f1的频率信号将来自第二振荡电路2的频率f2的频率信号加以锁存。以下为了避免记载的冗长,将f1、f2表示为频率或者频率信号其自身而进行处理。触发器电路31输出具有与f1和f2的频率差相对应的值即(f2-f1)的频率的信号。
在触发器电路31的后段设置着单触发电路32,单触发电路32中,利用从触发器电路31获得的脉冲信号的上升而输出单触发的脉冲。图3是表示至此为止的一连串信号的时间图。
在单触发电路32的后段设置着PLL(Phase Locked Loop),该PLL包括:锁存电路33、具有积分功能的第一环路滤波器34、加法部35及DDS电路部36。
锁存电路33是:用以利用从单触发电路32输出的脉冲,将从DDS电路部36输出的锯齿波加以锁存的构件;锁存电路33的输出为:输出所述脉冲的时机(timing)的所述锯齿波的信号电平。环路滤波器34对作为该信号电平的直流电压进行积分,第一加法部35将该直流电压和与Δfr(基准温度例如25℃时的f1与f2的差分)相对应的直流电压相加。与Δfr相对应的直流电压的数据被存储在图1所示的存储器30中。
该例中,就第一加法部35的符号来说,与Δfr相对应的直流电压的输入侧为“+”,第一环路滤波器34的输出电压的输入侧为“-”。DDS电路部36中被输入如下电压,所述电压是从由第一加法部35运算出的直流电压,即与Δfr相对应的直流电压中减去环路滤波器34的输出电压所得,且输出与该电压值相应的频率的锯齿波。为了容易理解PLL的运行,图4A~图4C极其示意性地表示各部的输出情况,且为了直观地掌握而极其示意性地进行说明。在装置起动时,与Δfr相对应的直流电压通过第一加法部35而输入到DDS电路部36,例如,如果将Δfr设为5MHz,那么与该频率相应的频率的锯齿波从DDS电路部36中输出。
由锁存电路33将所述锯齿波以与(f2-f1)相对应的频率的脉冲而加以锁存,如果(f2-f1)为例如6MHz,那么因锁存用的脉冲的周期比锯齿波短,所以锯齿波的锁存点如图4A所示逐渐下降,锁存电路33的输出及第一环路滤波器34的输出如图4B、图4C所示向”-“侧逐渐下降。因第一加法部35的环路滤波器34的输出侧的符号为“-”,所以从第一加法部35输入到DDS电路部36的直流电压上升。因此,从DDS电路部36输出的锯齿波的频率增高,当DDS电路部36中输入有与6MHz相对应的直流电压时,锯齿波的频率为6MHz,从而如图5A~图5C所示PLL被锁定。此时,从环路滤波器34输出的直流电压成为与Δfr-(f2-f1)=-1MHz相对应的值。即,环路滤波器34的积分值可相当于锯齿波从5MHz向6MHz变化时的1MHz的变化量的积分值。
与该例相反地,在Δfr为6MHz、(f2-f1)为5MHz的情况下,因锁存用的脉冲的周期比锯齿波长,所以图4A所示的锁存点逐渐增高,伴随此,锁存电路33的输出及环路滤波器34的输出也上升。因此,加法部35中被减去的值增大,因而锯齿波的频率逐渐下降,不久在锯齿波的频率为与(f2-f1)相同的5MHz时PLL被锁定。此时,从环路滤波器34输出的直流电压成为与Δfr-(f2-f1)=1MHz相对应的值。另外,图6A、图6B为实测数据,该例中在时刻t0,PLL锁定。
然而,如已述那样实际上频率差检测部3的输出为如下值,即,将{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值以34比特的数字值而加以表示。如果将从-50℃左右到100℃左右的该值的集合设为(f1-f1r)/f1r=OSC1(单位为ppm或者ppb),(f2-f2r)/f2r=OSC2(单位为ppm或者ppb),那么相对于温度的变化成为与OSC2-OSC1实质相同的曲线。因此,频率差检测部3的输出可作为OSC2-OSC1=温度数据而进行处理。
而且,如“背景技术”的项目中已对其作用进行叙述地那样,如图2所示在环路滤波器34的输出侧设置在预先设定的时间内将输入值平均化的累积平均化处理部37,从而即便产生所述瞬间误差也可将其消除。累积平均化处理部37为如下电路,即,以指定的时钟脉冲数累积来自环路滤波器34的数字值,并将该累积值以指定的舍入量而进行舍入处理(乘以2-n的处理(n为整数))。作为一例,列举将来自环路滤波器34的数字值利用时钟脉冲而连续地进行1024次累积,并将该累积值除以1024的示例。
而且,如图2所示在累积平均化处理部37的后段设置着例如无限脉冲响应型(IIR:infinite impulse response)滤波器、即数字滤波器7。图7是详细表示数字滤波器的方框电路图。利用加法部71将来自累积平均化处理部37的数字值与来自后述的加法部74的输出值相加。前段的加法部71的输出值从延迟电路72延迟1个时钟量而输出,并由舍入处理部73以指定的舍入量而进行舍入处理。舍入处理为:将2-n乘以来自延迟电路72的数字值的处理,作为舍入量、例如为2-3
然后,利用后段的加法部74将经舍入处理的数字值与进行舍入处理前的数字值相加,且利用前段的加法部71将所述相加值与来自累积平均化处理部37的数字值相加。
回到图1,存储器30包含寄存器组,且构成为:从设置在图1所示的振荡装置的外部存储器即电可擦除可编程只读存储器(Electrically Erasable Programmable Read OnlyMemory,EEPROM)经由定序器(sequencer)而写入。而且,图1所示的振荡装置例如包括I2C接口,经由I2C总线而连接于外部的上位计算机,且利用上位计算机对所述外部存储器写入用以运行振荡装置的参数。舍入处理部73中使用的舍入量2-n为所述参数之一,因此,为可由上位计算机指定的参数。
如果将舍入量例如设为2-3,并采用将来自累积平均化处理部37的数字值称作“输入值”的用语,那么一连串处理为依次进行如下处理:对输入值乘以12.5%(2-3),并在输入值×1.125的值加上下一个输入值(在下一时钟输入到加法部71的输入值)。表一是表示在将输入值从0到1000为止阶跃状地变化时、按照时间序列表示图7所示的各部(A~E)的值的表。
[表一]
表一是针对所述数字滤波器的各部的数字值来表示脉冲(impulse)响应时的时间序列数据的一例的说明表。
图8是将表一的时间序列数据以波形图而加以表示的图。即,图7所示的数字滤波器7是构成为如下的电路,即,阶跃响应(step response)从零开始逐渐增大,并收敛为作为输入值的步长值(step value)。
而且,图9是使舍入量发生各种变化而表示输出值相对于阶跃响应的变化的曲线。使数字滤波器7的输入值从0到1000阶跃状地变化。图9的(1)至(4)的曲线分别相当于舍入量(次数)2-0、2-1、2-2、2-3的情况。
此处,参考图10至图13对由PLL的环路滤波器34获得的温度变动量的频率偏差信息即OSC2-OSC1进行说明。图10是将f1及f2以基准温度归一化(normalization)而表示温度与频率的关系的特性图。此处提及的归一化是指例如将25℃设为基准温度,关于温度与频率的关系设为基准温度下的频率为零,求出频率相对于基准温度下的频率的偏差量与温度的关系。如果将第一振荡电路1中的25℃时的频率设为f1r,第二振荡电路2中的25℃时的频率设为f2r,即25℃时的f1、f2的值分别设为f1r、f2r,那么图10的纵轴的值为(f1-f1r)及(f2-f2r)。
而且,图11表示图10所示的各温度的频率相对于基准温度(25℃)时的频率的变化率。因此,图11的纵轴的值为(f1-f1r)/f1r及(f2-f2r)/f2r,即,如已述那样为OSC1及OSC2。另外,图11的纵轴的值的单位为ppm。
图12表示OSC1与温度的关系(与图11相同)及(OSC2-OSC1)与温度的关系,可知(OSC2-OSC1)相对于温度处于线性关系。因此,可知(OSC2-OSC1)与相对于基准温度的温度变动偏差量相对应。而且,一般来说,晶体振子的频率温度特性是由三次函数表示,因此,如果求出抵消该三次函数引起的频率变动量的频率修正值与(OSC2-OSC1)的关系,则可根据(OSC2-OSC1)的检测值而求出频率修正值。
而且,图13表示作为频率差检测部3的输出信号的34比特的数字值与温度的关系。因此,可知(OSC2-OSC1)与相对于基准温度的温度变动偏差量相对应。
如果回到图1进行说明,那么频率差检测部3的输出值可如已述那样实质作为(OSC2-OSC1)而进行处理,该值如图12所示那样可称作晶体振子10、晶体振子20所放置的温度检测值。因此,在频率差检测部3的后段设置第二加法部(偏差量提取电路)6,提取作为数字信号的温度设定值(设定温度下的OSC2-OSC1的34比特的数字值)与作为频率差检测部3的输出的OSC2-OSC1的差分。就温度设定值而言,优选的是,选择与用以获得晶体振荡器的输出的第一晶体振子10相对应的OSC1的值不易根据温度变化而变动的温度。该温度选择图10所示的OSC1与温度的关系曲线中例如与底部相对应的50℃。另外,就OSC1的值为不易根据温度变化而变动的温度的观点而言,也可将10℃作为设定温度,此时会出现比室温低的情况,因此,设置与加热部及珀耳帖器件等冷却部组合的调温部。
而且,在第二加法部6的后段设置着相当于积分电路部的第二环路滤波器61。在第二环路滤波器61的后段设置着数字/模拟(digital/analog,D/A)转换部62。在D/A转换部62的后段设置着相当于加热部的加热器电路5。该例中,加法部6、环路滤波器61、D/A(数字/模拟)转换部62相当于加热控制部。
[关于TCXO的功能的构成部分的说明]
由PLL的环路滤波器34获得的温度变动量的频率偏差信息是:被输入到作为图1所示的修正值获取部的修正值运算部4中,且在该修正值运算部4中运算频率的修正值。温度变动量的频率偏差信息是与如下两者的差分相对应的值,即,晶体振子10放置在基准温度时的第一振荡电路1的振荡频率、与晶体振子10的环境温度(收容晶体振子10的容器内的温度)下的第一振荡电路1的振荡频率的差分。
该例中,因振荡装置具备OCXO的功能,所以与该差分相对应的值通常为固定值,但在振荡装置所设置的环境温度超出预料而发生变动的情况下,发挥TCXO的功能。
本实施方式的振荡装置如已述那样,将从第一振荡电路1获得的频率信号(f1)用作图1所示的控制电路部200的基准时钟,因该基准时钟存在频率温度特性,所以想要对基准时钟的频率进行温度修正。因此,首先,预先求出以基准温度归一化的表示温度与f1的关系的函数,并求出用以抵消由该函数引起的f1的频率变动量的函数。然后,由修正值运算部4根据由频率差检测部3获得的温度检测信号与所述函数,来求出用以抵消频率变动量的修正信号。关于该点将进一步追加记载。
如图1所示,第一晶体振子10及第二晶体振子20使用共用的晶体片Xb而构成,且彼此热耦合,因此,振荡电路1、振荡电路2的频率差为极为准确地与晶体振子10、晶体振子20所放置的环境的温度相对应的值,因此,频率差检测部3的输出为所述环境的温度与基准温度(该例中为25℃)的温度差信息。因第一振荡电路1所输出的频率信号f1被用作控制部200的主时钟,所以由修正值运算部4获得的修正值,为了抵消基于温度偏离25℃所引起的f1的频率偏差量对控制部200运行的影响,而被用作用于补偿控制部200的运行的信号。结果,作为本实施方式的振荡装置的输出的电压控制振荡器100的输出频率无关于温度变动而稳定。
[实施方式的整体的运行]
然后,对所述实施方式的整体的运行进行总结。第一晶体振子10与第一振荡电路1被用作DDS201等的时钟,因此也可将它们视作振荡器。即,在作为频率合成器的振荡装置中包含晶体振荡器。因此,如果着眼于该晶体振荡器,那么晶体振荡器的输出相当于从第一振荡电路1输出的频率信号。
而且,利用加热器电路5将晶体振子10、晶体振子20所放置的环境加热至目标温度。第一晶体振子10及第一振荡电路1生成作为晶体振荡器的输出的频率信号,而第二晶体振子20及第二振荡电路2均具有作为温度检测部的作用。与从所述振荡电路1、振荡电路2分别获得的频率信号的频率差相对应的值OSC2-OSC1,如已述那样与温度相对应,并由加法部6提取与温度设定值(例如50℃时的OSC2-OSC1的值)的差分。
与频率差相对应的值OSC2-OSC1是利用频率检测部3的图2所示的电路,根据已详细叙述的动作而加以提取。而且,从环路滤波器34获得的数字值利用累积平均化处理部31以经设定的取样次数累积,然后利用所设定的舍入量进行舍入处理(乘以2-n)。由累积平均化处理部31获得的数字值被输入到数字滤波器7中,如果将包含数字值组的温度修正值的时间序列数据视作波形,则其波形得到整流。即,由环路滤波器34获得的数字值经累积平均化处理部31而整流,并进一步经数字滤波器7而整流。
作为如此获得的温度检测值的数字值被输入到修正值运算部4中,且在该修正值运算部4中求出频率合成器的设定频率的修正值,将该修正值与从存储器30中读取的设定频率相加并输入到DDS201中,且如已详细叙述那样从电压控制振荡器100提取振荡输出。
[实施方式的效果]
如以上所述那样,所述实施方式使用2个晶体振子10、晶体振子20,将与其振荡频率差相对应的值作为温度检测值而处理,并且作为数字值而求出,将该数字值加以累积,且将其累积值进行平均化(舍入处理)。然后,将经累积平均化处理的数字值进一步通过数字滤波器7而对包含数字值组的波形进行整流,根据整流后的值来修正振荡装置的频率的设定值。因此,可将后段的电路规模抑制得小,并且可抑制由数字值的变动引起的振荡输出的相位噪声的劣化。
此处,图14A、图14B是在将频率合成器的输出频率的设定值设为19.2MHz,且不使用数字滤波器7而根据累积平均化处理部37的输出值求出频率的修正值的情况下,通过实测而求出相位噪声特性的结果。而且,图15A、图15B是在将频率合成器的输出频率的设定值设为19.2MHz,数字滤波器7的舍入量设为2-4、2-7,并通过模拟而求出相位噪声特性的结果。图14A是将累积平均化处理部37的累积值(累积数)设定为214,且不使用数字滤波器的情况,图14B是将累积数设定为210,且不使用数字滤波器的情况。图15A是将累积数设定为210,数字滤波器的舍入量设定为2-4的情况,图15B是将累积数设定为210,数字滤波器的舍入量设定为2-7的情况。根据该结果可知,通过设定数字滤波器7,相位噪声特性得到改善。并且,在此例中,将数位滤波器的舍入量设定为从2-4、2-5、2-6、2-7所选择的值,而可以改善相位噪声特性。但是,本发明中,数位滤波器的舍入量并不限于设定为上述这些值,可以对应于产品所要求的特性而决定。
作为数字滤波器7,不限于图7的构成,也可使用图16所示的有限脉冲响应型(FIR:finite impulse response)滤波器。图16中,81-1~81-n为乘法部(舍入处理部),82-1~82-n为使输出以1个时钟量延迟的延迟电路,83-1~83-n为加法部。k1~kn为小于1的值,通过对包含延迟电路及舍入处理部的电路部分的级数或k1~kn的值进行调整,而调整滤波器特性。关于图16的数字滤波器7,也获得与图2的数字滤波器7相同的脉冲响应。
[其他说明]
此外,所述示例中第一晶体振子10及第二晶体振子20均使用共用的晶体片Xb,但晶体片Xb也可不共用化。该情况下,可列举例如在共用的框体中配置第一晶体振子10及第二晶体振子20。根据所述构成,因放置在实质相同的温度环境下所以获得相同的效果。
频率差检测部3的DDS电路部36的输出信号不限于锯齿波,只要为信号值随时间经过而重复增加、减少的频率信号即可,例如可为正弦波。
而且,作为频率差检测部3,也可通过计数器对f1与f2进行计数,并从其计数值的差分值中减去相当于Δfr的值,输出与所获得的计数值相对应的值。
以上的实施方式中,第一晶体振子10及第一振荡电路1具有提取温度检测值的作用及形成晶体振荡器的输出的作用。即,振荡电路1将用以检测温度的振荡电路及晶体振荡器的输出用的振荡电路共用化。然而,本发明也可例如准备3个晶体振子并且准备3个振荡电路,在例如图1的构成中准备第三晶体振子及与该晶体振子连接的第三振荡电路,且将第三振荡电路的输出作为晶体振荡器的输出,并将剩余的第一振荡电路及第二振荡电路的振荡输出输入到频率差检测部而获得温度检测值。该情况下,如果将OCXO与TCXO加以组合,则第三晶体振荡电路的输出被用作DDS201的时钟。
本发明并不限定作为频率合成器而构成,也可为将第一振荡电路1的振荡输出作为本发明的振荡装置的输出的构成,即,也可为不使用控制电路部200的构成。

Claims (7)

1.一种振荡装置,根据晶体振子所放置的环境温度的检测结果来修正输出频率的设定值,所述振荡装置的特征在于包括:
振荡器输出用的振荡电路,与振荡器输出用的晶体振子连接;
温度检测部,对所述环境温度进行检测而得到温度检测值,并且,所述温度检测部输出与所述温度检测值相对应的数字值;
累积部,将所述数字值根据指定的累积数而加以累积;
舍入处理部,对由所述累积部累积而得的数字值,根据所指定的舍入量来进行舍入处理;
数字滤波器,构成为被输入由所述舍入处理部获得的数字值,阶跃响应从零开始逐渐增大,并收敛为作为输入值的步长值;以及
修正值获取部,根据所述数字滤波器的输出值,获取因所述环境温度不同于基准温度而产生的所述振荡电路的振荡频率的频率修正值,
所述振荡装置构成为:根据由所述修正值获取部求出的所述频率修正值,来修正所述输出频率的设定值。
2.根据权利要求1所述的振荡装置,其特征在于:
所述温度检测部包括:
第一振荡电路及第二振荡电路,分别连接于温度检测用的第一晶体振子及第二晶体振子;以及
频率差检测部,在将所述第一振荡电路的振荡频率设为f1,所述基准温度下的所述第一振荡电路的振荡频率设为f1r,所述第二振荡电路的振荡频率设为f2,所述基准温度下的所述第二振荡电路的振荡频率设为f2r时,求出与两个值的差分值相对应的数字值来作为所述温度检测值,
所述两个值为:与f1和f1r的差分相对应的值、与f2和f2r的差分相对应的值;
所述振荡器输出用的晶体振子,是与所述第一晶体振子及所述第二晶体振子的各个不同的晶体振子;
所述振荡器输出用的振荡电路,是与所述第一振荡电路及所述第二振荡电路的各个不同的振荡电路。
3.根据权利要求1所述的振荡装置,其特征在于还包括:
加热部,用以实现所述振荡器输出用的晶体振子所放置的所述环境的温度的固定化;
差分运算部,求出由所述温度检测部检测出的所述温度检测值和与目标温度相对应的温度设定值的差分值;以及
加热控制部,根据所述差分值来控制所述加热部。
4.根据权利要求1所述的振荡装置,其特征在于:
将所述舍入处理部称作第一舍入处理部,
所述数字滤波器包括:
加法部,被输入由所述第一舍入处理部获得的所述数字值;
延迟电路,被输入由所述加法部获得的相加值,且使所述相加值延迟1个时钟量而输出;
第二舍入处理部,将2-n乘以从所述延迟电路输出的数字值,并输出所述数字滤波器的输出值,其中n为1以上的整数;以及
减法部,从所述延迟电路输出的所述数字值减去由所述第二舍入处理部获得的所述数字值,
所述加法部将由所述第一舍入处理部获得的所述数字值、与由所述减法部获得的相加值相加。
5.根据权利要求4所述的振荡装置,其特征在于:
所述第二舍入处理部是:从2-4、2-5、2-6、2-7所选择的值来进行设定。
6.根据权利要求4所述的振荡装置,其特征在于:
所述数字滤波器中使用的所述第二舍入处理部的舍入量,能够由所述振荡装置的外部的计算机而指定。
7.根据权利要求1所述的振荡装置,其特征在于:
所述数字滤波器为:无限脉冲响应型数字滤波器、或有限脉冲响应型数字滤波器。
CN201410119494.5A 2013-03-29 2014-03-27 振荡装置 Active CN104079293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-074838 2013-03-29
JP2013074838A JP6033156B2 (ja) 2013-03-29 2013-03-29 発振装置

Publications (2)

Publication Number Publication Date
CN104079293A CN104079293A (zh) 2014-10-01
CN104079293B true CN104079293B (zh) 2018-06-15

Family

ID=51600366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410119494.5A Active CN104079293B (zh) 2013-03-29 2014-03-27 振荡装置

Country Status (4)

Country Link
US (1) US9225342B2 (zh)
JP (1) JP6033156B2 (zh)
CN (1) CN104079293B (zh)
TW (1) TWI600270B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092698A (ja) * 2015-11-10 2017-05-25 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
JP7117119B2 (ja) * 2018-03-26 2022-08-12 日本電波工業株式会社 発振装置
CN110907712B (zh) * 2019-12-23 2021-11-23 贵州航天计量测试技术研究所 一种晶振相位噪声测试用适配器及测试系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624330A (zh) * 2011-01-28 2012-08-01 日本电波工业株式会社 振荡装置
CN102931977A (zh) * 2011-08-08 2013-02-13 日本电波工业株式会社 振荡装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276809A (ja) * 1985-09-30 1987-04-08 Toshiba Corp デイジタル積分回路
US6009445A (en) * 1997-10-15 1999-12-28 Zilog, Inc. Reconfigurable infinite impulse response digital filter
JP2007201521A (ja) * 2004-02-16 2007-08-09 Neuro Solution Corp 周波数成分分離フィルタ、方法およびプログラム
TWI465032B (zh) * 2011-01-28 2014-12-11 Nihon Dempa Kogyo Co 振盪裝置
JP2012161051A (ja) * 2011-02-03 2012-08-23 Sony Corp 周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラム
TWI473418B (zh) 2011-02-28 2015-02-11 Nihon Dempa Kogyo Co 振盪裝置
JP5931628B2 (ja) * 2011-08-01 2016-06-08 日本電波工業株式会社 水晶発振器
JP5863394B2 (ja) 2011-11-02 2016-02-16 日本電波工業株式会社 発振装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624330A (zh) * 2011-01-28 2012-08-01 日本电波工业株式会社 振荡装置
CN102931977A (zh) * 2011-08-08 2013-02-13 日本电波工业株式会社 振荡装置

Also Published As

Publication number Publication date
CN104079293A (zh) 2014-10-01
JP6033156B2 (ja) 2016-11-30
TW201438397A (zh) 2014-10-01
US20140292418A1 (en) 2014-10-02
TWI600270B (zh) 2017-09-21
US9225342B2 (en) 2015-12-29
JP2014200011A (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
CN102624381B (zh) 振荡装置
CN104348480B (zh) 振荡装置
JP6092540B2 (ja) 水晶発振器
TWI454043B (zh) 振盪裝置
CN102916652B (zh) 晶体振荡器
CN102931977B (zh) 振荡装置
JP5863394B2 (ja) 発振装置
CN103701461B (zh) 振荡装置
CN103973223B (zh) 晶体振荡器及振荡装置
CN104079293B (zh) 振荡装置
CN104079294B (zh) 晶体振荡器以及振荡装置
JP2013143601A (ja) 発振装置
CN104467822A (zh) 振荡装置
CN106797198A (zh) 振荡装置及振荡装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant