CN104347118B - 用于仿真电可擦除可编程只读存储器的系统及方法 - Google Patents

用于仿真电可擦除可编程只读存储器的系统及方法 Download PDF

Info

Publication number
CN104347118B
CN104347118B CN201410375592.5A CN201410375592A CN104347118B CN 104347118 B CN104347118 B CN 104347118B CN 201410375592 A CN201410375592 A CN 201410375592A CN 104347118 B CN104347118 B CN 104347118B
Authority
CN
China
Prior art keywords
data
data slot
memory
memory part
storage location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410375592.5A
Other languages
English (en)
Other versions
CN104347118A (zh
Inventor
U.巴克豪森
毕向婷
T.柯恩
T.尼尔施尔
E.帕帕里斯托
J.罗森布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104347118A publication Critical patent/CN104347118A/zh
Application granted granted Critical
Publication of CN104347118B publication Critical patent/CN104347118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Abstract

本发明涉及用于仿真电可擦除可编程只读存储器的系统及方法。本公开涉及电子存储器系统，并且更具体地涉及用于仿真电可擦除可编程只读存储器的系统以及用于仿真电可擦除可编程只读存储器的方法。根据本公开的实施例，提供用于仿真电可擦除可编程只读存储器的系统，该系统包含第一存储器部件和第二存储器部件，其中该第一存储器部件包括多个存储位置，所述多个存储位置被配置成存储划分成多个数据片段的数据，并且其中该第二存储器部件被配置成存储把在第一存储器部件中存储的数据片段的物理地址映射到该数据片段的逻辑地址的信息。

Description

用于仿真电可擦除可编程只读存储器的系统及方法
技术领域
本公开大体涉及电子存储器系统，并且更具体地涉及用于在非易失性存储器器件中仿真电可擦除可编程只读存储器的系统，以及在非易失性存储器器件中仿真电可擦除可编程只读存储器的方法。
背景技术
存在多种多样的为应用的各种领域而优化的常规的非易失性存储器系统。基于应用的预期领域，可以选择适当的存储器系统。这些常规的存储器系统的性质在许多方面变化。这些方面中的两个是保持力和耐久力。两者都受各种因素诸如存储器系统的个别存储器单元的特性和受存储器系统的体系结构影响。
保持力涉及存储器单元维持它已被编程至的状态即使在存储器单元中存储的数据保持完好无损的能力。具有高保持力的存储器系统能够在长时间段内存储数据，而不需要刷新该数据。在具有低保持力的存储器系统中，在存储器系统中存储的数据不得不频繁地被刷新。
耐久力涉及存储器单元能够被擦除或被编程的次数。在具有高耐久力的存储器系统中，存储器系统的每个存储器单元能够被擦除或被编程许多次，而不受损害。与此相反，在具有低耐久力的存储器系统中，每个存储器单元能够被擦除或被编程仅有限的次数。频繁地擦除或编程具有低耐久力的存储器系统的存储器单元将会损害存储器单元。
常规的存储器系统大体显出高保持力或高耐久力。当存储器系统的保持力为高时，该存储器系统的耐久力大体为低。类似地，当存储器系统的耐久力为高时，存储器系统的保持力大体为低。所以，在采用存储器系统来存储只需要很少被更新的数据的情形中，通常采用具有高保持力的存储器系统。相应地，在采用存储器系统来存储频繁被更新的数据的情形中，通常采用具有高耐久力的存储器系统。从而，对于用来存储程序数据的程序存储器来说，使用显出高保持力（和从而低耐久力）的存储器系统是适宜的，然而，对于用来存储应用数据的数据存储器来说，使用显出高耐久力（和从而低保持力）的存储器系统是适宜的。这样的具有高耐久力和低保持力的存储器系统的示例是电可擦除可编程只读存储器（EEPROM）。
然而，对于许多包括存储器系统的器件来说，在设计该器件的时候并不知道在存储器系统中将随后存储什么数据类型。所以，在这些情况下，不可能提供具有适当类型的存储器系统的器件。例如，包括具有高保持力和低耐久力的存储器系统的器件被大体优化来存储程序数据。然而，对于器件的具体应用来说，可能必要的是在存储器系统中存储应用数据。在这种情况下，需要增加存储器系统的耐久力。这能够通过使用另一种类型的存储器系统仿真具体类型的存储器系统来实现。
常规的仿真方案遇到大量的缺陷。这些方案中的一些，例如，要求存储器空间量远大于要在存储器系统中存储的数据量。用这样的方案，不可能建立小型和廉价的存储器系统。在其他的方案中，存储器系统必须提供几个路径来访问该存储器用于读取和编程。这再次增加该存储器系统的空间需求。其他的方案允许数据只在大的块中编程和擦除，并且要求大量的擦除操作。在大多数的实现中，这花费很长的时间。
为了这些或其他原因，需要用于仿真电可擦除可编程只读存储器的改进系统和方法。
发明内容
根据本发明的一个方面，提供了一种用于仿真电可擦除可编程只读存储器的系统，该系统包括：第一存储器部件；以及第二存储器部件，其中所述第一存储器部件包括多个存储位置，所述存储位置被配置成存储划分成多个数据片段的数据，并且其中第二存储器部件被配置成存储把在第一存储器部件中存储的数据片段的物理地址映射到所述数据片段的逻辑地址的信息。
根据本发明的另一个方面，提供了一种用于仿真电可擦除可编程只读存储器的方法，包括：
在包括多个存储位置的第一存储器部件中存储多个数据片段；对于在所述第一存储器部件中存储的每个数据片段：在第二存储器部件中存储把在第一存储器部件中的所述数据片段的存储位置的物理地址映射到逻辑地址的映射信息；以及通过数据片段的所述逻辑地址访问所述数据片段。
根据本发明的另一个方面，提供了一种用于在存储器系统中仿真电可擦除可编程只读存储器的方法，所述存储器系统包括包含多个在行与列的阵列中布置的存储位置的非易失性存储器阵列以及随机访问存储器（RAM），所述方法包括：在所述非易失性存储器阵列中存储多个数据片段；对于在非易失性存储器阵列中存储的每个数据片段：在RAM中存储映射信息，所述映射信息映射在所述非易失性存储器阵列中的所述数据片段的存储位置的物理地址到逻辑地址；以及通过数据片段的所述逻辑地址来访问所述数据片段以进行读取、擦除和编程。
附图说明
附图被包含来提供对本公开的进ー步理解并且被合并在本说明书中并且构成本说明书的一部分。附图图示本公开的实施例并且与描述一起用来解释本公开的原理。将容易认识到本公开的其他实施例和本公开的许多预期优点，因为通过参考下面的详细描述它们变得更好理解。
图1a描绘依照本公开的实施例在编程的第一状态下存储器系统的示例性表示；
图1b描绘在编程的第二状态下图1a的存储器系统的示例性表示；
图1c描绘在编程的第三状态下图1a和1b的存储器系统的示例性表示；
图2描绘依照本公开的另一个实施例包括多个存储位置的存储器系统的示例性表示，该多个存储位置被布置在包括4列和1024行的阵列中；
图3描绘依照本公开的另一个实施例包括多个存储位置的存储器系统的示例性表示，该多个存储位置被布置在包括8列和512行的阵列中；
图4描绘依照本公开的另一个实施例包括多个布置在包括8列和512行的阵列中的存储位置的存储器系统的示例性表示，其中字线驱动器布置在每行的中间；
图5描绘依照本公开的另一个实施例的存储器系统和与这个存储器系统关联的数据结构的示例性表示；
图6描绘依照本公开的另一个实施例用于仿真电可擦除可编程只读存储器的方法的时序图；以及
图7描绘依照本公开的另一个实施例用于仿真电可擦除可编程只读存储器的方法中执行的步骤。
具体实施方式
在下面的详细描述中，参考附图，附图形成描述的一部分，并且在附图中通过图解的方式示出其中可以实施本发明的具体实施例。要理解的是，在不脱离本公开的范围情况下，可以利用其他实施例并且可以做出结构的或其他的改变。所以，下面具体实施方式不要以限制的意义理解，并且本公开的范围由所附的权利要求书来限定。
图1a示出用于仿真EEPROM的系统1的示例性表示。该系统1包括第一存储器部件2和第二存储器部件3。在本公开的一个实施例中，第一存储器部件2包括非易失性存储器阵列并且第二存储器部件3包括随机访问存储器（RAM）。例如，非易失性存储器阵列包括闪速存储器。有利地，第二存储器部件3被配置成用纠错码（ECC）来保护在第二存储器部件3中存储的数据。该第一存储器部件2包括单元阵列，该单元阵列包括多个在多个行与列中布置的存储位置4。每个存储位置包括多个存储器单元。在图1a的实施例中，第一存储器部件2的每个存储位置4适合于存储32字节的数据。在本公开的另一个实施例中，每个存储位置适合于存储16字节的数据。在本公开的又另一个实施例中，每个存储位置适合于存储64字节的数据。该单元阵列包括4列和1024行的存储位置，即每个32字节的4096个存储位置。所以，该单元阵列具有128kB的容量。在一个示例中，图1a示出在单元阵列中存储的16个数据片段5（"a"－"p"）。第一个数据片段"a"被存储在第一行和第一列中所提供的存储位置中，第二个数据片段"b"被存储在第一行和第二列中所提供的存储位置中，并且最后一个数据片段"p"被存储在第四行和第四列中所提供的存储位置中。
而且，第一存储器部件2包括多个字线。连接单元阵列的存储位置4的每行到这些字线中的一个，即连接存储位置的第一行到字线"0"，连接存储位置的第二行到字线"1"，并且连接存储位置的最后一行到字线"1023"。此外，在图1a中第一存储器部件2包括多个指定为“＋缓冲区”的存储位置。在一个实施例中，这些存储位置为特别目的而保留并且在正常的EEPROM仿真期间不被使用。
用于仿真EEPROM的系统1的第二存储器部件3被配置成存储将在第一存储器部件2中存储的数据片段的物理地址映射到该数据片段的逻辑地址的信息。如在图1a中所示出，在第二存储器部件3中存储的映射信息例如指示：数据片段"a"被存储在第一存储器部件2的单元阵列的第一行和第一列（"0/0"）中，数据片段"b"被存储在第一存储器部件2的单元阵列的第一行和第二列（"0/1"）中，数据片段"d"被存储在第一存储器部件2的单元阵列的第一行和第四列（"0/3"）中，并且数据片段"p"被存储在第一存储器部件2的单元阵列的第四行和第四列（"3/3"）中。
向用于仿真EEPROM的系统1提供第二存储器部件3（该第二存储器部件3被配置成存储将在第一存储器部件2中存储的数据片段的物理地址映射到该数据片段的逻辑地址的信息）允许在第一存储器部件2中存储的数据片段通过它们的逻辑地址而被访问。数据片段的逻辑地址独立于在第一存储器部件中该数据片段的实际存储位置，即独立于该数据片段的物理地址。为了访问在第一存储器部件2中的数据片段，知道该数据片段的逻辑地址就足够，而不需要知道该数据片段的物理地址。为在第一存储器部件2中存储的每个数据片段5引入逻辑地址允许在仿真期间改变数据片段5的物理地址。这个改变不需要传达给系统的用户，因为通过它的逻辑地址（可能保持不变）仍能够访问该数据片段5。
在一个实施例中，当在第一存储器部件2中存储的数据片段5被更新时，该数据片段5的更新版本被写入到新的存储位置4。通过将数据片段5的更新写入到新的存储位置4，能够增强该存储器系统的耐久力。这是由于如下事实：更新操作将被展开到几个存储位置上，因此减少了为了更新而访问单个存储位置的次数。
此外，在一个实施例中，每个数据片段5包括指示该数据片段5的版本的指示器。例如，这是在图1b中所示出的，该图1b示出在第一存储器部件2中存储的该数据片段5中的一些已被更新并且附加的数据片段5已被写入到第一存储器部件2之后的图1a的存储器系统1。特别地，在图1b中所示出的存储器器件1的配置中，数据片段"a"已被更新了4次。第一次更新被标记为"a1"并且被写入到在第一存储器部件2的单元阵列的第五行和第一列（"4/0"）中所提供的存储位置。第二次更新被标记为"a2"并且被写入到在第一存储器部件2的单元阵列的第五行和第二列（"4/1"）中所提供的存储位置。第三次更新被标记为"a3"并且被写入到在第一存储器部件2的单元阵列的第五行和第三列（"4/2"）中所提供的存储位置。第四次更新被标记为"a4"并且被写入到在第一存储器部件2的单元阵列的第五行和第四列（"4/3"）中所提供的存储位置。当数据片段的更新版本被写入到第一存储器部件2时，这个数据片段的先前版本大体能够被擦除。然而，在图1a－1c的实施例中，弃用的数据片段不会立刻被擦除，而是改为被标记用于擦除。在图1b中，这是通过对数据片段加阴影来指示的。因为数据片段"a"的当前版本被标记为"a4"，这个数据片段在图1b中没有加阴影。这个数据片段的先前版本即标记为"a"、"a1"、"a2"和"a3"的数据片段在图1b中被标记用于擦除并且所以被示出加阴影。
数据片段"b"、"c"、"e"、和"i"已被更新了一次。所以，这些数据片段的当前版本被标记"b1"、"c1"、"e1"、和"i1"并且弃用的数据片段已为了擦除而标记。而且，几个新的数据片段即数据片段"q"、"r"、…、"z"已被写入到第一存储器部件2。
在第一存储器部件2中存储的数据的更新被反映在第二存储器部件3中存储的映射信息中。如图1b所示出，这个映射信息现在例如指示：数据片段"a"的当前版本被存储在第一存储器部件2的单元阵列的行"4"和列"3"中，数据片段"b"的当前版本被存储在第一存储器部件2的单元阵列的行"5"和列"0"中，并且数据片段"c"的当前版本被存储在第一存储器部件2的单元阵列的行"5"和列"3"中。
本公开的存储器系统被配置成对于第一存储器部件的单元阵列的每行和每列来监控在分别的行或列中的为了擦除而标记的数据片段的数目。而且，在一个实施例中，存储器系统被配置成每当在行或列中的为了擦除而标记的数据片段的数目达到擦除阈值时同时擦除为了擦除而标记的该行或该列中的所有数据片段。通过每当在行或列的弃用的数据片段的数目达到擦除阈值时同时擦除这行或这列的所有弃用的数据片段，能够减少在EEPROM的仿真期间必须执行的擦除操作的数目。如果例如设定擦除阈值为4，则在每次擦除操作中4个数据片段将同时被擦除。所以，与在其中每个数据片段一旦它变成过时就被擦除的仿真方案相比，用本公开的仿真方案，擦除操作的数目能够被减少75％。这是尤其有利的，因为在大多数存储器系统中执行擦除操作花费相当长的一段时间。设定擦除阈值到更高的值甚至进一步减少擦除操作的数目。然而，擦除阈值越高，为存储给定的数据量所要求的在第一存储器部件的单元阵列中的存储位置的数目就越高。
在图1b中所示出的存储器系统1的配置中，监控在每行和每列中为了擦除而标记的数据片段的数目指示：在行"0"中为了擦除而标记3个数据片段；在行"1"中为了擦除而标记1个数据片段；在行"2"中为了擦除而标记1个数据片段；在行"4"中为了擦除而标记3个数据片段；在列"0"中为了擦除而标记4个数据片段；在列"1"中为了擦除而标记2个数据片段；并且在列"2"中为了擦除而标记2个数据片段。当该擦除阈值设定为4时，系统1将认出在列"0"中为了擦除而标记的数据片段的数目已达到擦除阈值。所以，系统1将现在擦除在列"0"中的为了擦除而标记的所有数据片段，即在行"0"、"1"、"2"、和"4"中的数据片段。在这些数据片段已被擦除后，相应的存储位置再次可用于存储新的数据。在图1c中所示出的这个情形指示行"0"的4个数据片段已被擦除。当为了擦除而标记的数据片段正被擦除时，在第二存储器部件3中存储的映射信息不需要被更新。这个映射信息只涉及有效的数据片段并且所以不受擦除弃用的数据片段的影响。所以，在图1c中所示出的存储器系统1的配置中的第二存储器部件3中存储的映射信息与在图1b中所示出的配置中的相同。
在图1a－1c中所示出的存储器系统1的实施例中，第一存储器部件2的单元阵列的每列位于分离的井上，即第一存储器部件2包括4个井，其中该单元阵列的列中的每个位于这些井中的一个井上。通过为存储位置的每列提供分离的井，它能够保证在没有擦除在其他列中的数据片段的情况下，能够擦除在该列的一列中为了擦除而标记的数据片段。在一个实施例中，大体通过施加第一电压到连接至该数据片段的存储位置的字线和施加第二电压到在里面布置存储位置的井来擦除数据片段。所以，在图1b中所示出的存储器系统1的配置中，通过施加第一电压到字线"0"、"1"、"2"、和"4"和施加第二电压到列"0"的井来擦除在列"0"中为了擦除而标记的数据片段。
为了在特别的行中擦除所有为了擦除而标记的数据片段，第一电压被施加到连接至这些数据片段的存储位置的字线和到在里面布置存储位置的井。所以，为了在行"4"中擦除所有为了擦除而标记的数据片段，例如，在图1b中所示出的存储器系统1的配置中，第一电压被施加到字线"4"并且第二电压被施加到列"0"、"1"、和"2"的井。
在图1a－1c中所示出的系统1的第一存储器部件2的单元阵列包括4列和1024行。所以，如果擦除阈值设定为4，该单元阵列在达到擦除阈值之前能够包括最多12个为了擦除而标记的数据片段。4个列中的每列能够含有3个为了擦除而标记的数据片段（4×3=12）。在这个配置中，不会达到擦除阈值，除非这些数据片段的4个位于单个行中。在下一个数据片段为了擦除而被标记的情况下，为了擦除而标记的数据片段的数目在下一个数据片段的列中将达到4。13个数据片段在那时将为了擦除而标记。接着，这些数据片段的4个将被擦除。该单元阵列然后将含有9个为了擦除而标记的数据片段。所以，在本公开的这个示例实施例中，为了在第一存储器部件中存储一定的数据量，第一存储器部件的单元阵列必须含有大量的存储位置，总计为这个数据量加上至少12个附加的存储位置。
如果在图1a－1c中所示出的本公开的实施例中，擦除阈值设定为8，则该单元阵列在达到擦除阈值之前能够包括最多28个为了擦除而标记的数据片段。4个列中的每列能够含有7个为了擦除而标记的数据片段（4×7=28）。下一个为了擦除而被标记的数据片段将会使为了擦除而标记的数据片段的数目在这些列的一列中为8。所以，在这种情况下，在该单元阵列中必须提供至少28个附加的存储位置。然而，如果擦除阈值设定为8而不是4，能够进一步减少擦除操作的数目，因为在每个擦除操作中8个数据片段将同时被擦除，然而在擦除阈值设定为4的情况下只有4个数据片段将同时被擦除。
根据本公开的另一个实施例，用于仿真EEPROM的系统被配置成对于非易失性存储器阵列的每个存储位置来监控为了写入或擦除而已访问存储位置的次数。有利地，当写入数据片段到在第一存储器部件中的存储位置时，该系统然后选择这样的存储位置：为了写入或擦除而已访问所述存储位置的次数不超过预设的阈值。在这种方式下，能够保证写入操作和擦除操作横跨单元阵列均匀地分布。因为，如上面所提到的，在非易失性存储器系统中，尤其在闪速存储器系统中，为了写入或擦除而只能够访问每个存储位置有限的次数，所以横跨存储器系统均匀地分布写入操作和擦除操作是尤其有利的。
如果在图1c中所示出的存储器系统1中，新的数据片段"zz"需要被写入到第一存储器部件2，基本上能够使用任何空的存储位置，即要么是已被先前擦除的存储位置（诸如存储位置"0/0"），要么是根本没被写入的存储位置（诸如存储位置"1023/0"）。在系统选择存储位置"0/0"以将数据片段"zz"写入到单元阵列之前，该系统检查为了写入或擦除而已访问存储位置"0/0"的次数。如果这个数目没有超过预设的阈值，该系统将继续写入数据片段"zz"到存储位置"0/0"。然而，如果这个数目确实超过预设的阈值，该系统将选择另一个存储位置，例如存储位置"1023/0"。有利地，该预设的阈值在存储器系统1的操作期间逐渐增加。
根据本公开的另一个实施例，系统1维持一个访问表，该访问表对于第一存储器部件的每个存储位置，记录为了写入或擦除而已访问存储位置的次数和指示该存储位置是否准备好接收数据的状态信息。在一个实施例中，当数据片段需要被写入到第一存储器部件时，该系统然后从访问表中选择具有写入-/擦除-访问的最低数目的存储位置。如果这个存储位置准备好接收数据，该数据片段将被写入到这个存储位置。如果存储位置没有准备好接收数据，该系统将选择具有写入-/擦除-访问的第二个最低数目的存储位置，并且将再次检查该存储位置是否准备好接收数据。这个过程将继续直到已发现准备好接收数据的存储位置。然后，该数据片段将会被写入到这个存储位置。
在非易失性存储器系统中，大体通过施加电压到存储器系统的各种元件诸如存储器系统的字线、位线和井来读取、写入、或擦除数据。由于常规的非易失性存储器系统的布局，在读取操作、写入操作、或擦除操作期间，这些电压通常不但被施加到为了读取、写入、或擦除而访问的存储器单元，而且被施加到非易失性存储器系统的其他存储器单元。结果，非易失性存储器系统的存储器单元在读取操作、写入操作、和擦除操作期间接收电压应力。这个电压应力一般被称为“干扰”。存在几种类型的干扰，诸如“读取干扰”、“写入干扰”、或“擦除干扰”，它们还被称为“栅干扰”或“井干扰”。接收许多干扰的存储器单元可能会遭受损坏，即在存储器单元中存储的数据值可能被错误地改变。
在本公开的一个实施例中，用于仿真EEPROM的系统被配置成对于在非易失性存储器阵列中存储的每个数据片段来监控该数据片段已接收的干扰的数目。在一个实施例中，该系统被配置成监控几种类型的干扰。可替代地，该系统被配置成监控干扰的单一类型。在一个实施例中，这个干扰的单一类型是对于依照本公开的存储器系统的特别的体系结构和布局来说具有危害数据完整性的最高潜力的干扰的类型。在本公开的一个实施例中，该系统被配置成监控井干扰。
通过监控在非易失性存储器阵列中存储的数据片段接收的干扰的数目，依照本公开的系统能够防止数据片段由于接收过多数目的干扰而遭受损坏。在一个实施例中，该系统被配置成当数据片段已接收的干扰的数目超过干扰阈值时移动数据片段到在非易失性存储器阵列中新的存储位置。这将保证数据片段在它接收过多数目的干扰之前被移动到新的存储位置并且所以有助于维持数据完整性。
图2示出依照本公开的另一个实施例的存储器系统的第一存储器部件2的示例性表示。在这个实施例中第一存储器部件2非常类似于图1a－1c的第一存储器部件，并且再次包括非易失性存储器阵列，该非易失性存储器阵列包括多个在行和列中布置的存储位置。该非易失性存储器阵列包括4列和1024行的存储位置，其中每个存储位置适合于存储32字节的数据。此外，第一存储器部件2包括一列存储位置6，该存储位置6适合于为非易失性存储器阵列的每行存储多个状态位。在一个实施例中，这些状态位被用来存储计数器，诸如干扰计数器，尤其是井干扰计数器。此外，该状态位可以被用来记录指示该集群是否已被正确擦除的状态信息。
而且，在图2中所示出的第一存储器部件2包括多个字线驱动器7。字线驱动器被耦接到非易失性存储器阵列的每个字线。因为该非易失性存储器阵列包括1024行的存储位置，所以该第一存储器部件2包括1024个字线驱动器。在一个实施例中，该字线驱动器7位于第一存储器部件2的最左边的位置。
图3示出依照本公开的另一个实施例的存储器系统的第一存储器部件2的示例性表示。在这个实施例中，该非易失性存储器阵列包括8列和512行的存储位置，其中每个存储位置适合于存储32字节的数据，即图3的非易失性存储器阵列的总容量与图2的非易失性存储器阵列的总容量相同。该字线驱动器7再次位于第一存储器部件2的最左边的位置。在非易失性存储器系统中，字线和位线的最佳长度大体依赖于各种参数，诸如存储器单元的宽度和长度或字线和位线的电阻或电容。图2和3图示依照本公开的存储器系统的布局能够灵活地适合于存储器阵列的物理尺寸。
图4示出依照本公开的另一个实施例的存储器系统的第一存储器部件2的示例性表示。在这个实施例中，该非易失性存储器阵列再次包括8列和512行的存储位置，其中每个存储位置适合于存储32字节的数据。然而，该字线驱动器7居中地位于非易失性存储器阵列中。尤其是，该字线驱动器7被安放在列"3"和列"4"之间。结果，每个字线分成两个片段，其中单个字线驱动器耦接到两个片段。通过将每个字线分成两个片段，该字线的长度就被减少。所以，该字线驱动器7的这种放置改进了涉及通过字线来施加电压的操作的时间效率。
图5示出依照本公开的另一个实施例的存储器系统的第一存储器部件2和与这个存储器系统关联的数据结构的示例性表示。该第一存储器部件2类似于图1a－1c和2的第一存储器部件，并且包括多个布置在行和列的阵列中的存储位置。该存储器阵列包括4列，其中每列被布置在分离的井9上。所以，第一存储器部件2包括4个井9。而且，第一存储器部件2包括多个字线8。每个字线8被耦接到存储位置的一行。
每个存储位置被配置成存储32字节的用户数据。图5的下面部分示出依照本公开的实施例用于存储这些32字节的用户数据的一个示例数据结构。该32字节的用户数据被划分成4个数据片段：第一数据片段10a、第二数据片段10b、第三数据片段10c、和第四数据片段10d。这些数据片段中的每个包括64位（4×16位）的用户数据，并且通过包括24位的关联的ECC 11a－11d来保护这些数据片段中的每个。所以，四个数据片段10a－10d中的每个数据片段与关联的ECC 11a－11d一起要求88位的存储空间。提供另一个88位的块来存储标记位12（8位）、状态位13（3×16位=48位）、和另一个ECC 14（24位）。这个块中的8位没有被使用。用来存储32字节的用户数据的所得到的数据结构包括440位（5×88位=55字节）。通过在55字节的数据结构中存储32字节的用户数据，依照本公开能够非常高效地将用户数据存储在存储器系统中。该存储效率比使用例如88字节来存储32字节的用户数据的典型常规系统的效率好得多。
在本公开的一个实施例中，用于仿真EEPROM的系统被配置成：当它接收编程数据到存储器系统的请求时中断正在进行的擦除操作，并且在该编程操作已被完成之后自动恢复该中断的擦除操作。这被示出在图6的3个时序图中的一个示例中。第一个图示出该系统执行短的编程操作15，所述短的编程操作15后面是擦除操作16。尽管在图6中的时间规范只是象征性的，该图示出擦除操作16比编程操作15花费更长得多。
在第二个图中，执行两个编程操作。该系统再次以第一个编程操作15a开始，所述第一个编程操作15a后面是擦除操作16。在该擦除操作16已被完成之前，该系统接收到执行第二个编程操作15b的请求。所以，中断正在进行的擦除操作16并且执行第二个编程操作15b。在该第二个编程操作15b已被完成之后，该擦除操作16就被恢复并且最后被完成。因为该擦除操作16被中断，它会比在第一个图的场景中更晚完成。
在第三个图中，执行四个编程操作。该系统再次以第一个编程操作15a开始，所述第一个编程操作15后面是擦除操作16。在该擦除操作16已被完成之前，该系统接收到执行第二个编程操作15b的请求。所以，中断正在进行的擦除操作16并且执行第二个编程操作15b。在该第二个编程操作15b已被完成之后，该擦除操作16就被恢复。此后，该擦除操作16再次被中断来执行第三个编程操作15c，然后再次被恢复，再次被中断来执行第四个编程操作15d，并且再次被恢复以最终被完成。因为该擦除操作16被中断三次，它会比在第一个或第二个图的场景中更晚完成。
在本公开的一个实施例中，用于仿真EEPROM的系统被配置成提供至少3种操作模式。在可能被称为“标准模式”的第一种操作模式下，该系统允许数据片段被读取或更新。在这种操作模式下，在读取执行之前可能需要某种等待时间，因为已经运行的擦除需要被暂停。在可能被称为“快速读取模式”的第二种操作模式下，该系统提供具有尤其短的访问时间的特殊读取功能。通过在第二种操作模式下抑制更新、编程、或擦除操作来实现这个短的读取访问时间。所以，在第二种操作模式下不能够执行更新、编程、或擦除操作。因为在第二种操作模式下不允许编程或擦除操作，所以在能够执行读取操作之前不必要暂停编程或擦除。这个操作模式对于读取突发来说尤其合适。在可能被称为“快速更新模式”的第三种操作模式下，该系统允许数据片段被读取或被更新。在这种操作模式下，旧的数据片段不被擦除。所以，在这种操作模式下，能够实现非常快速的编程速率，因为新的数据片段在没有擦除旧的数据片段的情况下直接被写入到存储器系统。依赖于存储器系统的体系结构，这种操作模式可以被限制到某个小的缓冲区大小例如8KB。在图1a－1c的存储器系统中，在这种操作模式下，新的数据片段优选地被写入到标识为“＋缓冲区”的存储位置，即第一存储器部件2的单元阵列的最后行。
图7示出在依照本公开的实施例的用于仿真电可擦除可编程只读存储器的方法中执行的步骤。该方法包括以下动作：对于非易失性存储器阵列的每行和每列：监控在该行或该列中为了擦除而标记的数据片段的数目（动作30）；对于每行和每列：确定在该行或该列中为了擦除而标记的数据片段的数目是否超过擦除阈值（动作35）。如果对动作35的响应为否，重复动作30；如果在35处是，则擦除在该行或该列中为了擦除而标记的数据片段（动作40）。然后该方法返回到动作30。通过执行这些动作，能够减少在EEPROM仿真期间执行的擦除操作的数目，因为在每次擦除操作中同时擦除几个数据片段。结果，增强了EEPROM仿真的性能。
尽管在这里已图示和描述具体实施例，对本领域那些普通技术人员来说将认识到的是，在没有背离本公开范围的情况下，可以用多种替代的和/或等价的实现取代示出和描述的具体实施例。本申请旨在覆盖在这里讨论的具体实施例的任何改编或变型。所以，旨在本公开仅由权利要求书及其等价物来限制。

Claims (18)

1.一种用于仿真电可擦除可编程只读存储器的系统，该系统包括：
第一存储器部件；以及
第二存储器部件，
所述系统被配置成如果数据将以高耐久性存储，则仿真电可擦除可编程只读存储器，
其中所述第一存储器部件包括多个存储位置，所述存储位置被配置成存储划分成多个数据片段的数据，并且其中第二存储器部件被配置成存储把在第一存储器部件中存储的多个数据片段的数据片段的物理地址映射到所述数据片段的逻辑地址的信息，
其中所述系统被配置成，一旦在第一存储器部件的特定行或特定列中被标记用于擦除的数据片段的数目达到预定阈值，就擦除存储在第一存储器部件的特定行或特定列中并且被标记用于擦除的所有数据片段。
2.权利要求1的所述系统，其中所述第一存储器部件包括非易失性存储器阵列。
3.权利要求2的所述系统，其中所述第二存储器部件包括随机访问存储器（RAM）。
4.权利要求2的所述系统，其中所述第一存储器部件被配置成通过单个访问路径被访问以读取、写入和擦除数据片段。
5.权利要求2的所述系统，其中所述系统被配置成对于所述非易失性存储器阵列的每个存储位置来监控为了写入或擦除而已访问数据片段的次数。
6.权利要求2的所述系统，其中所述系统被配置成对于存储在所述非易失性存储器阵列中的每个数据片段来监控该数据片段已接收的干扰的数目。
7.权利要求6的所述系统，其中所述系统被配置成当所述数据片段已接收的干扰的数目超过干扰阈值时移动数据片段到在所述非易失性存储器阵列中新的存储位置。
8.权利要求1的所述系统，其中所述第二存储器部件被配置成用纠错码来保护在所述第二存储器部件中存储的数据。
9.权利要求2的所述系统，其中所述系统被配置成标记在所述非易失性存储器阵列中的数据片段，所述数据片段将因被标记用于擦除而被擦除。
10.权利要求1的所述系统，其中每列被布置在分离的井上。
11.一种用于在包括多个存储位置的存储器器件中存储数据的方法，所述方法包括：
仿真电可擦除可编程只读存储器，包括：
在存储器器件的第一存储器部件中存储数据的多个数据片段；
对于在所述第一存储器部件中存储的每个数据片段：在第二存储器部件中存储把在第一存储器部件中的所述数据片段的存储位置的物理地址映射到逻辑地址的映射信息；以及
一旦在第一存储器部件的特定行或特定列中被标记用于擦除的数据片段的数目达到预定阈值，就擦除存储在第一存储器部件的特定行或特定列中并且被标记用于擦除的所有数据片段。
12.权利要求11的所述方法，进一步包括：
对于所述第一存储器部件的每个存储位置，监控为了写入或擦除而已访问存储位置的次数。
13.权利要求12的所述方法，进一步包括：
当在第一存储器部件中写入数据片段到存储位置时选择如下存储位置：为了写入或擦除而已访问所述存储位置的次数不超过预设的阈值。
14.权利要求11的所述方法，进一步包括：
对于在所述第一存储器部件中存储的每个数据片段，监控所述数据片段已接收的干扰的数目。
15.权利要求14的所述方法，进一步包括：
当数据片段已接收的干扰的数目超过干扰阈值时，移动数据片段到在第一存储器部件中新的存储位置。
16.一种用于在存储器系统中仿真电可擦除可编程只读存储器的方法，所述存储器系统包括包含多个在行与列的阵列中布置的存储位置的非易失性存储器阵列以及随机访问存储器（RAM），所述方法包括：
在所述非易失性存储器阵列中存储多个数据片段；
在RAM中存储映射信息，所述映射信息映射在所述非易失性存储器阵列中的所述数据片段的存储位置的物理地址到逻辑地址；以及
一旦在存储位置的特定行或特定列中被标记用于擦除的数据片段的数目达到预定阈值，就擦除存储在存储位置的特定行或特定列中并且被标记用于擦除的所有数据片段。
17.权利要求16的所述方法，进一步包括：
当为了擦除而访问数据片段时，标记为了擦除而标记的所述数据片段。
18.权利要求17的所述方法，进一步包括：
对于在所述非易失性存储器阵列中存储的每个数据片段，监控所述数据片段已接收的干扰的数目；以及
当数据片段已接收的干扰的数目超过干扰阈值时：移动数据片段到在所述非易失性存储器阵列中新的存储位置。
CN201410375592.5A 2013-08-02 2014-08-01 用于仿真电可擦除可编程只读存储器的系统及方法 Active CN104347118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/957604 2013-08-02
US13/957,604 US9569354B2 (en) 2013-08-02 2013-08-02 System and method to emulate an electrically erasable programmable read-only memory

Publications (2)

Publication Number Publication Date
CN104347118A CN104347118A (zh) 2015-02-11
CN104347118B true CN104347118B (zh) 2018-02-02

Family

ID=52428740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410375592.5A Active CN104347118B (zh) 2013-08-02 2014-08-01 用于仿真电可擦除可编程只读存储器的系统及方法

Country Status (2)

Country Link
US (1) US9569354B2 (zh)
CN (1) CN104347118B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
US9720835B1 (en) * 2015-01-30 2017-08-01 EMC IP Holding Company LLC Methods to efficiently implement coarse granularity cache eviction based on segment deletion hints
US9921963B1 (en) 2015-01-30 2018-03-20 EMC IP Holding Company LLC Method to decrease computation for cache eviction using deferred calculations
US9892044B1 (en) 2015-01-30 2018-02-13 EMC IP Holding Company LLC Methods to efficiently implement coarse granularity cache eviction
US9892045B1 (en) 2015-01-30 2018-02-13 EMC IP Holding Company LLC Methods to select segments of an evicted cache unit for reinsertion into the cache
CN111143231B (zh) * 2018-11-02 2023-06-13 伊姆西Ip控股有限责任公司 用于数据处理的方法、设备和计算机程序产品
FR3136100A1 (fr) * 2022-05-25 2023-12-01 STMicroelectronics (Alps) SAS Emulation de mémoire de données dans une mémoire Flash
CN115312108B (zh) * 2022-09-30 2022-12-16 芯天下技术股份有限公司 一种存储芯片的读写方法、电子设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727976A (zh) * 2008-10-15 2010-06-09 晶天电子（深圳）有限公司 一种多层闪存装置、固态硬盘和分割非易失性存储器系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625802B2 (en) * 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography
US6839826B2 (en) * 2002-02-06 2005-01-04 Sandisk Corporation Memory device with pointer structure to map logical to physical addresses
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US20060282610A1 (en) * 2005-06-08 2006-12-14 M-Systems Flash Disk Pioneers Ltd. Flash memory with programmable endurance
US7466591B2 (en) * 2006-06-01 2008-12-16 Microchip Technology Incorporated Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits
KR100827695B1 (ko) * 2006-11-03 2008-05-07 삼성전자주식회사 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치
US8516213B2 (en) * 2010-11-24 2013-08-20 Freescale Semiconductor, Inc. Method and apparatus for EEPROM emulation for preventing data loss in the event of a flash block failure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727976A (zh) * 2008-10-15 2010-06-09 晶天电子（深圳）有限公司 一种多层闪存装置、固态硬盘和分割非易失性存储器系统

Also Published As

Publication number Publication date
US20150039805A1 (en) 2015-02-05
US9569354B2 (en) 2017-02-14
CN104347118A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347118B (zh) 用于仿真电可擦除可编程只读存储器的系统及方法
KR101517416B1 (ko) 셀당 단일 비트 ｎａｎｄ 플래시 메모리를 에뮬레이팅하기 위한 셀당 다수 비트 ｎａｎｄ 플래시 메모리에 대한 제어기
US7970987B2 (en) Partial block data programming and reading operations in a non-volatile memory
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
KR100502378B1 (ko) 불휘발성 반도체 메모리
CN105849811B (zh) 用于电荷俘获存储器的写入方法和系统
EP1157328B1 (en) Memory system
CN1902712B (zh) 具有写入/擦除中止检测机制的快闪存储系统
US7702846B2 (en) Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method
CN101471141B (zh) 执行故障测试、块管理、擦除以及编程的方法
CN103765392A (zh) 存储器装置的损耗均衡
CN101399081A (zh) 半导体存储器件和使用其的数据管理方法
TWI388982B (zh) 包含具有電荷累積層及控制閘極之記憶胞的半導體記憶裝置及記憶系統
CN106598479A (zh) 闪速存储器的故障安全擦除的方法和装置
CN108028071A (zh) 3-d非易失性存储器中的部分坏的块的操作
CN102099866A (zh) 专用闪存参考单元
US10055267B2 (en) Block management scheme to handle cluster failures in non-volatile memory
JP7095568B2 (ja) メモリコントローラ及びこれを備えるフラッシュメモリシステム
US20170154681A1 (en) Memory control method and apparatus
CN102880562A (zh) 闪存装置
US9389999B2 (en) System and method for emulating an EEPROM in a non-volatile memory device
CN102880561B (zh) 闪存装置
CN109426443A (zh) 存储器控制装置和方法
CN114372008A (zh) 数据存储方法和系统
KR20090068663A (ko) 불휘발성 메모리 장치의 파라미터 독출 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant