CN102099866A - 专用闪存参考单元 - Google Patents

专用闪存参考单元 Download PDF

Info

Publication number
CN102099866A
CN102099866A CN2009801282411A CN200980128241A CN102099866A CN 102099866 A CN102099866 A CN 102099866A CN 2009801282411 A CN2009801282411 A CN 2009801282411A CN 200980128241 A CN200980128241 A CN 200980128241A CN 102099866 A CN102099866 A CN 102099866A
Authority
CN
China
Prior art keywords
unit
flash memory
word lines
lines
stand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801282411A
Other languages
English (en)
Inventor
马克.穆林
伊兰.沙伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Israel Ltd
Original Assignee
SanDisk IL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk IL Ltd filed Critical SanDisk IL Ltd
Publication of CN102099866A publication Critical patent/CN102099866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

在包括在多条位线和多条字线中组织的单元的非易失性存储器中，用户数据存储在两条字线中的每条各自的部分中。控制信息存储在位线之一和两条字线之一共用的单元中。该位线和另一字线共用的单元用作参考单元。询问包括多个主单元和多个备用单元的闪存以确定哪些备用单元已经被用来替代各自的主单元，至少一些其他备用单元用作参考单元。

Description

专用闪存参考单元
本专利申请要求2008年6月23日提交的美国临时专利申请No.61/074705的优先权。
技术领域
本发明涉及闪存，更具体地，涉及将闪存单元作为参考单元的使用，该闪存单元起初并不试图用于该目的。
背景技术
闪存被构成为存储器单元的矩形阵列。将各单元布置在正交位线和字线中。通过将足够的电荷注入到单元的浮置栅极中，来将一个或多个位的数据写到每个单元，以将单元的阈值电压置于代表该位或那些位的值的阈值电压的范围内。通过将其阈值电压和标记阈值电压范围之间的界限的参考电压相比较，来读取闪存单元。在NOR(或非)闪存的情况下，可以单独写和读单元。在NAND(与非)闪存的情况下，每次一页地写和读单元，其中每条字线包括小整数(典型地一或二，通常不多于四)的页。字线还被分组为块，使得每次整块地擦除单元。
因为历史的原因，将数据写到闪存单元还被称为“编程”单元。
在闪存的操作中最令人烦恼的问题之一是由于电荷从单元的浮置栅极泄漏而使得单元的阈值电压随着时间改变。该现象还被称为“数据保持漂移(data retention shift)”。如果没有根据该漂移而调整读取参考电压电平，则过多的数据保持漂移可能导致从闪存读取数据时的错误。然而，人们如何能够知道由于数据保持漂移而使得单元阈值电压漂移了多少，或者换言之，应该将读取参考电压调整多少？
解决该问题的一种传统方法是将每页中一定量的单元分配为参考单元，用先验(a-propri)已知数据编程这些单元，并“感测”这些单元的电压阈值，以评价由数据保持而导致的漂移量。在闪存系统中这样的参考单元的实现极大地改善了系统处理数据保持漂移现象的能力。
然而，为了使用这样的参考单元来得到数据保持漂移的可靠估计，每闪存页的这样的单元的数量不小。对于每个电压电平，至少要求几十个参考单元。特别是在每个单元存储多于一个位的“多级单元”闪存设备中，这是相当多的单元。将这样相当多的单元添加到闪存页，明显地增加闪存晶片(die)尺寸，从而增加了闪存硅衬底的成本。
因此，能够实现参考单元而不增加闪存晶片尺寸将是非常有益的。
发明内容
在这里提供的一个实施例是一种管理包括在多条位线和多条字线中组织的多个单元的非易失性存储器的方法，该方法包括：(a)将用户数据存储在两条字线中的每条各自的部分单元中；以及(b)在由该两条字线共享的位线之一中：(i)将控制信息存储在该一条位线和该两条字线中的第一字线共用的单元中，以及(ii)将该一条位线和该两条字线中的第二字线共用的单元用作参考单元。
在这里提供的另一实施例是一种用于包括在多条位线和多条字线中组织的多个单元的闪存的控制器，该控制器操作来：(a)将用户数据存储在两条字线中的每条各自的部分单元中；以及(b)在由该两条字线共享的位线之一中：(i)将控制信息存储在该一条位线和该两条字线中的第一字线共用的单元中，以及(ii)将该一条位线和该两条字线中的第二字线共用的单元用作参考单元。
在这里提供的另一实施例是一种闪存设备，包括：(a)闪存，包括在多条位线和多条字线中组织的多个单元；以及(b)控制器，操作来：(i)将用户数据存储在两条字线中的每条各自的部分单元中，以及(ii)在由该两条字线共享的位线之一中：(A)将控制信息存储在该一条位线和该两条字线中的第一字线共用的单元中，以及(B)将该一条位线和该两条字线中的第二字线共用的单元用作参考单元。
在这里提供的另一实施例是一种系统，包括：(a)闪存，包括在多条位线和多条字线中组织的多个单元；(b)闪存的主机，包括：(i)存储器，用于存储代码，该代码通过以下步骤管理闪存，包括：(A)将用户数据存储在两条字线中的每条各自的部分单元中，以及(B)在由该两条字线共享的位线之一中：(I)将控制信息存储在该一条位线和该两条字线中的第一字线共用的单元中，以及(II)将该一条位线和该两条字线中的第二字线共用的单元用作参考单元，以及(ii)处理器，用于执行该代码。
在这里提供的另一实施例是一种在其上包含有用于管理包括在多条位线和多条字线中组织的多个单元的闪存的计算机可读代码的计算机可读存储介质，该计算机可读代码包括：(a)用于将用户数据存储在两条字线中的每条各自的部分单元中的程序代码；以及(b)在由该两条字线共享的位线之一中用于以下的程序代码：(i)将控制信息存储在该一条位线和该两条字线中的第一字线共用的单元中，以及(ii)将该一条位线和该两条字线中的第二字线共用的单元用作参考单元。
在这里提供的另一实施例是一种管理包括多个主单元和多个备用单元的闪存的方法，该方法包括：(a)询问闪存以确定哪些备用单元已经被用来替代各自的主单元；以及(b)将至少一部分剩余的备用单元用作参考单元。
在这里提供的另一实施例是一种用于包括多个主单元和多个备用单元的闪存的控制器，该控制器操作来：(a)询问闪存以确定哪些备用单元已经被用来替代各自的主单元；以及(b)将至少一部分剩余的备用单元用作参考单元。
在这里提供的另一实施例是一种闪存设备，包括：(a)闪存，包括多个主单元和多个备用单元；以及(b)控制器，操作来：(i)询问闪存以确定哪些备用单元已经被用来替代各自的主单元，以及(ii)将至少一部分剩余的备用单元用作参考单元。
在这里提供的另一实施例是一种系统，包括：(a)闪存，包括多个主单元和多个备用单元；以及(b)闪存的主机，包括：(i)存储器，用于存储代码，该代码通过以下步骤管理闪存，包括：(A)询问闪存以确定哪些备用单元已经被用来替代各自的主单元，以及(B)将至少一部分剩余的备用单元用作参考单元，以及(ii)处理器，用于执行代码。
在这里提供的另一实施例是一种在其上包含有管理包括多个主单元和多个备用单元的闪存的计算机可读代码的计算机可读存储介质，该计算机可读代码包括：(a)用于询问闪存以确定哪些备用单元已经被用来替代各自的主单元的程序代码；以及(b)用于将至少一部分剩余的备用单元用作参考单元的程序代码。
针对存储器的参考单元的专用(ad hoc)指定，在这里提出了两种总体方法。第一种方法不限于闪存，而旨在管理包括在多条位线和多条字线中组织的多个单元的任何非易失性存储器。第二种方法专门用于闪存，并且旨在管理包括多个主单元和多个备用单元的闪存。
根据第一种总体方法，将用户数据存储在两条字线中的每条各自的部分单元中。在由该两条字线共享的位线之一中，将控制信息存储在位线和字线之一共用的单元中，并将位线和另一字线共用的单元用作参考单元，以读取存储器的至少一个其他单元。注意，所涉及的两个单元是不用于存储用户数据的单元。
优选地，将用户数据仅仅存储在除了包括参考单元的该一条位线的单元以外的单元中。例如，在下面优选实施例中提出的例子中，用于存储用户数据的单元是分区108的单元，用于存储控制信息的单元是分区110的单元，以及用作参考单元的单元是分区110的另一单元。
在一些实施例中，该两条字线在非易失性存储器的相同擦除块中。在这样的实施例中，优选地，控制信息是用于管理共享块的块级管理信息，与例如用于管理存储在字线之一中的页的页级管理信息相对。在其他实施例中，该两条字线在非易失性存储器的单独的各自的擦除块中。在一些这样的实施例中，控制信息是纠错码信息。
根据第二种总体方法，询问闪存以确定哪些备用单元已经被用来替代各自的主单元。至少一部分剩余备用单元(即，没有被用来替代各自的主单元的一个或多个备用单元)用作参考单元，以读取至少一些没有被替代的主单元和/或读取至少一些已经被用来替代主单元的备用单元。
实现第一种总体方法的存储器控制器操作来将用户数据存储在两条字线中的每条各自的部分单元中，以及在由该两条字线共享的位线之一中，将控制信息存储在位线和字线之一共用的单元中，并将位线和另一字线共用的单元用作参考单元。
实现第二种总体方法的闪存控制器操作来询问闪存以确定哪些备用单元已经被用来替代各自的主单元，并将至少一部分其他剩余单元用作参考单元。
与两种总体方法之一相应的存储器设备包括存储器以及根据相关的总体方法来管理存储器的控制器。
与两种总体方法之一相应的系统包括第一存储器、第二存储器和处理器。第二存储器用于存储实现相关的总体方法以管理第一存储器的代码。处理器执行该代码。与两种总体方法之一相应的计算机可读存储介质在其上包含有使用相关的总体方法来管理存储器的计算机代码。
附图说明
参考附图，仅仅通过例子的方式，在这里描述各种实施例，在附图中：
图1是由控制器实现参考单元的专用指定的闪存设备的高级别示意性框图；
图2示出了图1的闪存设备的一个示例性存储器单元阵列的一些细节；
图3是由软件实现闪存的参考单元的专用指定的系统的高级别框图。
具体实施方式
参考附图和相应描述，可以更好地理解根据本发明的闪存的原理和操作。
现在参考附图，图1是闪存设备的高级别示意性框图。由列控制电路2、行控制电路3、c-源极(c-source)控制电路4和c-p-阱(c-p-well)控制电路5来控制包括以矩阵布置的多个存储器单元M的存储器单元阵列1。列控制单元2与存储器单元阵列1的位线(BL)相连，来读取存储在存储器单元(M)中的数据、在写操作期间确定存储器单元(M)的状态、并控制位线(BL)的电势大小(potential level)以促进写或禁止写。行控制电路3与字线(WL)相连，以选择字线(WL)之一、施加读电压、与由列控制电路2控制的位线电势大小组合地施加写电压、并与在其上形成存储器单元(M)的p-型区域的电压耦合地施加擦除电压。C-源极控制电路4控制与存储器单元(M)相连的公共源极线。C-p-阱控制电路5控制c-p-阱电压。
存储在存储器单元(M)中的数据被列控制电路2读出，并经由I/O数据线和数据输入/输出缓存6输出到外部I/O线。将被存储在存储器单元中的编程数据经由外部I/O线输入到数据输入/输出缓存6，并传输到列控制电路2。外部I/O线与控制器20相连。
把用于控制闪存设备的命令数据输入到与连接到控制器20的外部控制线相连的命令接口。命令数据将请求什么操作通知给闪存。将输入命令传输到控制列控制电路2、行控制电路3、c-源极控制电路4、c-p-阱控制电路5和数据输入/输出缓存6的状态机8。状态机8可以输出诸如就绪/繁忙(READY/BUSY)或通过/失败(PASS/FAIL)之类的闪存的状态数据。
控制器20与诸如个人计算机、数码照相机、个人数字助理之类的主机系统相连，或者能够与之相连。主机分别启动诸如将数据存储到存储器阵列1或从存储器阵列1读取数据之类的命令，并提供或接收这样的数据。控制器20将这样的命令转换为可以由命令电路7解释并执行的命令信号。典型地，控制器20还包含针对被写到存储器阵列或从存储器阵列读取的用户数据的缓存存储器。典型的存储器设备包括包含控制器20的一个集成电路芯片21、以及每个包含存储器阵列和相关联的控制、输入/输出和状态机电路的一个或多个集成电路芯片22。当然，趋势是将这样的设备的存储器阵列和控制器电路一起集成在一个或多个集成电路芯片上。存储器设备可以被嵌入为主机系统的一部分，或者可以被包括在可移除地可插入到主机系统的匹配插口内的存储卡中。这样的卡可以包括整个存储器设备，或者可以在单独的卡中提供带有相关联的外围电路的控制器和存储器阵列。
图2示出了一个示例性存储器单元阵列1的一些细节。图2的存储器单元阵列1包括三个擦除块102。每个擦除块102包括四条字线106。(擦除块通常包括比四条多得多的字线。为了简化，图2的例子示出了每个擦除块四条字线)。垂直于字线106的是许多位线104。(图2中的椭圆表示在所指示的位线104之间还有更多的位线104。)字线106和位线104的交点处的方形代表存储器单元。从而，如上所述，阵列1的存储器单元是矩形阵列的单元，其中每列的单元在共享的位线104上并且每行的单元在共享的字线106上。
图2的存储器单元阵列1被划分为三个分区(section)，其中每个分区的单元用于不同的目的。分区108是数据分区。分区108的单元用于存储数据。分区110是控制分区。分区110的单元用于存储针对分区108中的数据的诸如纠错码(ECC)位之类的控制和管理信息。分区112是冗余分区。分区112的单元被称为“冗余列单元”，并用于补偿(即替代)分区108和110中的坏的位线104。(在所附的一些权利要求中，分区108和110的单元被称为“主单元”，而分区112的单元被称为“备用(spare)单元”。)在图1的设备的初始测试期间，检测坏的位线104，并通过重映射到分区112的好的位线104来用分区112的好的位线114“替代”坏的位线104。该重映射信息被记录在图1的设备中。
闪存单元阵列1被设计为在分区112中用足够的冗余位线104来甚至覆盖分区108和110中相当多的位线104坏的少见情况。然而，经验表明，在大多数情况下，仅仅少量的位线104需要重映射位线。因此，大部分的冗余位线104在统计上是未使用的，并且空闲而可以用作参考单元。
为了将冗余位线104的单元用作参考单元，控制器20被配置为在正常工作模式中执行以下操作：
-获取列重映射信息
-使能到冗余位线104的访问(读取和编程)。
应该注意的是，传统的闪存设备已经在针对闪存设备测试的特殊工作模式中使能这些控制器动作。
如果针对该目的分配没有用于存储数据的额外单元，则可以进一步增加用作参考单元的闪存单元的数量。
这样的单元的一个“来源”是分区110中的位线104，如果该分区的一部分没有用于ECC或闪存管理的目的的话。
参考单元的另一“来源”是位线104的部分，在块102的一些字线106中使用而在其它字线106中未使用，或者可替代地，在沿着字线106的一些块102中使用而在其他块102中“空闲(free)”。
可能发生块102的一些字线106可以使用位线104的单元，而块102的其他字线106不使用这些位线102的单元的情形，如果这些位线104的单元已经被分配来存储块级管理数据的话。在这样的情况下，可能不需要在块102的所有字线106中使用这些位线104的单元，并且可以将未使用的单元分配为参考单元。
类似地，如果闪存设备在同一平面(plane)中包括不同逻辑类型的块102，则这些块102中的一些可以具有用于存储数据的某些位线104，而其他块102可以使这些位线104空闲。这样的情况的一个例子是如下闪存设备，其块102用每单元不同数量的位编程(例如，作为例子，一些块102是每单元存储一位的SLC(“单一电平单元”)块，而其他块102是每单元存储两个或多个位的MLC(“多电平单元”)块)，从而具有导致分配来存储ECC位的位线104的不同数量的不同ECC要求。在这样的情况下，当MLC块102使分区110的所有位线104都被占用时，SLC块102使分区110的一些位线104空闲。
虽然传统上在闪存设备中使用参考单元来估计阈值电压漂移，但是用于该目的的单元是预先分配为参考单元并位于专用位线上的单元。在这里描述的技术使用未预先分配为参考单元或者没有位于专用位线上的参考单元，特别是根据如下配置——
A.在给定块102内并在相同的位线104上，将一些单元用作管理数据单元，并将其他单元用作参考单元。例子——使块102的一条字线106的管理分区110中的一些单元存储控制信息，而将块102的其他字线106中的相应单元用作参考单元。
B.在给定闪存晶片(die)内并在不同块102(即便在相同的平面上)中的相应位线104上，一些单元用作管理数据单元，其他单元用作参考单元。例子——在MLC模式中使用的块102将ECC奇偶校验位存储在一些位线104的单元中，而在SLC模式中使用的块102中的相应位线104(或相同位线104)的单元用作参考单元。
C.在给定的多个闪存晶片内(包括在相同晶片的晶片内)，将一些位线104的单元用作数据单元，并将其他位线104的单元用作参考单元。例子——具有大量坏的位线104的一个闪存晶片使分区112的几乎所有冗余位线104被用作数据位线，而在另一闪存晶片中，几乎所有位线104是好的位线，并将分区112的冗余位线104用作参考单元。
图3是由软件实现闪存的参考单元的专用(ad hoc)指定的系统200的高级别框图。系统200包括处理器202、四个存储器设备：RAM 204、引导(boot)ROM 206、大容量存储设备(硬盘)208和作为闪存设备212的图1的闪存设备，所有经由公共总线214通信。在系统200中，闪存设备212的控制器20仅仅用作到总线214的接口；通过存储在大容量存储设备208中并由处理器202执行的闪存驱动器代码210仿真如上所述的图1的闪存控制器20的其余功能，以在由处理器202执行的用户应用和闪存设备212之间接口，并管理闪存设备212的闪存。除了这样的闪存管理驱动器代码的传统功能之外，驱动器代码210还仿真与将在其他情况下不为任何目的使用的存储器单元阵列1的单元用作参考单元有关的图1的控制器20的功能，如上所述。典型地，驱动器代码210被包括在系统200的操作系统代码中，但是也可以是独立式(freestanding)代码。
除了闪存设备212以外的系统200的部件构成闪存设备212的主机220。大容量设备208是计算机可读存储介质的例子，其承载用于把在其他情况下将不为任何目的使用的闪存阵列的单元用作闪存阵列的参考单元的计算机可读驱动器代码。这样的计算机可读存储介质的其他例子包括诸如承载这样的代码的CD之类的只读存储器。
描述了用于闪存的参考单元的专用指定的方法、以及使用该方法的设备和系统的有限数量的实施例。将理解的是，可以对方法、设备和系统进行许多变型、修改和其他应用。

Claims (15)

1.一种管理包括在多条位线和多条字线中组织的多个单元的非易失性存储器的方法，所述方法包括：
(a)将用户数据存储在两条字线中的每条各自的部分单元中；以及
(b)在由所述两条字线共享的位线之一中：
(i)将控制信息存储在该一条位线和所述两条字线中的第一字线共用的单元中，以及
(ii)将该一条位线和所述两条字线中的第二字线共用的单元用作参考单元。
2.根据权利要求1所述的方法，其中所述用户数据仅仅存储在除了包括所述参考单元的该一条位线的单元以外的单元中。
3.根据权利要求1所述的方法，其中该第一和第二字线在所述非易失性存储器的共用块中。
4.根据权利要求3所述的方法，其中所述控制信息是用于管理所述共用块的块级管理信息。
5.根据权利要求1所述的方法，其中该第一和第二字线在所述非易失性存储器的单独的各自的块中。
6.根据权利要求5所述的方法，其中所述控制信息是纠错码信息。
7.一种用于包括在多条位线和多条字线中组织的多个单元的闪存的控制器，所述控制器操作来：
(a)将用户数据存储在两条字线中的每条各自的部分单元中；以及
(b)在由所述两条字线共享的位线之一中：
(i)将控制信息存储在该一条位线和所述两条字线中的第一字线共用的单元中，以及
(ii)将该一条位线和两条字线中的第二字线共用的单元用作参考单元。
8.一种闪存设备，包括：
(a)闪存，包括在多条位线和多条字线中组织的多个单元；以及
(b)控制器，操作来：
(i)将用户数据存储在两条字线中的每条各自的部分单元中，以及
(ii)在由所述两条字线共享的位线之一中：
(A)将控制信息存储在该一条位线和所述两条字线中的第一字线共用的单元中，以及
(B)将该一条位线和两条字线中的第二字线共用的单元用作参考单元。
9.一种系统，包括：
(a)闪存，包括在多条位线和多条字线中组织的多个单元；
(b)所述闪存的主机，包括：
(i)存储器，用于存储代码，该代码通过以下步骤管理所述闪存，
包括：
(A)将用户数据存储在两条字线中的每条各自的部分单元中，
以及
(B)在由所述两条字线共享的位线之一中：
(I)将控制信息存储在该一条位线和所述两条字线中的第一字线共用的单元中，以及
(II)将该一条位线和所述两条字线中的第二字线共用的单元用作参考单元，以及
(ii)处理器，用于执行所述代码。
10.一种在其上包含有用于管理包括在多条位线和多条字线中组织的多个单元的闪存的计算机可读代码的计算机可读存储介质，所述计算机可读代码包括：
(a)用于将用户数据存储在两条字线中的每条各自的部分单元中的程序代码；以及
(b)用于在由所述两条字线共享的位线之一中进行以下的程序代码：
(i)将控制信息存储在该一条位线和所述两条字线中的第一字线共用的单元中，以及
(ii)将该一条位线和所述两条字线中的第二字线共用的单元用作参考单元。
11.一种管理包括多个主单元和多个备用单元的闪存的方法，所述方法包括：
(a)询问所述闪存以确定哪些备用单元已经被用来替代各自的主单元；
以及
(b)将至少一部分剩余备用单元用作参考单元。
12.一种用于包括多个主单元和多个备用单元的闪存的控制器，所述控制器操作来：
(a)询问所述闪存以确定哪些备用单元已经被用来替代各自的主单元；
以及
(b)将至少一部分剩余备用单元用作参考单元。
13.一种闪存设备，包括：
(a)闪存，包括多个主单元和多个备用单元；以及
(b)控制器，操作来：
(i)询问所述闪存以确定哪些备用单元已经被用来替代各自的主单元，以及
(ii)将至少一部分剩余备用单元用作参考单元。
14.一种系统，包括：
(a)闪存，包括多个主单元和多个备用单元；以及
(b)所述闪存的主机，包括：
(i)存储器，用于存储代码，该代码通过以下步骤管理所述闪存，包括：
(A)询问所述闪存以确定哪些备用单元已经被用来替代各自的主单元，以及
(B)将至少一部分剩余备用单元用作参考单元，以及
(ii)处理器，用于执行所述代码。
15.一种在其上包含有管理包括多个主单元和多个备用单元的闪存的计算机可读代码的计算机可读存储介质，所述计算机可读代码包括：
(a)用于询问所述闪存以确定哪些备用单元已经被用来替代各自的主单元的程序代码；以及
(b)用于将至少一部分剩余备用单元用作参考单元的程序代码。
CN2009801282411A 2008-06-23 2009-04-26 专用闪存参考单元 Pending CN102099866A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7470508P 2008-06-23 2008-06-23
US61/074,705 2008-06-23
PCT/IB2009/051703 WO2009156873A1 (en) 2008-06-23 2009-04-26 Ad hoc flash memory reference cells

Publications (1)

Publication Number Publication Date
CN102099866A true CN102099866A (zh) 2011-06-15

Family

ID=40810573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801282411A Pending CN102099866A (zh) 2008-06-23 2009-04-26 专用闪存参考单元

Country Status (7)

Country Link
US (2) US8321623B2 (zh)
EP (1) EP2301035B1 (zh)
JP (1) JP5497754B2 (zh)
KR (1) KR101434160B1 (zh)
CN (1) CN102099866A (zh)
TW (1) TWI515730B (zh)
WO (1) WO2009156873A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499909B (zh) 2007-01-26 2015-09-11 Cheriton David 階層式不可改變的內容可定址的記憶體處理器
US9601199B2 (en) 2007-01-26 2017-03-21 Intel Corporation Iterator register for structured memory
US8407428B2 (en) * 2010-05-20 2013-03-26 Hicamp Systems, Inc. Structured memory coprocessor
KR20100107089A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 저장 장치 및 이를 포함하는 데이터 저장 시스템
JP2012069181A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 半導体記憶装置
KR102049258B1 (ko) 2013-03-15 2019-11-28 삼성전자주식회사 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및
KR101628925B1 (ko) * 2014-06-17 2016-06-10 고려대학교 산학협력단 메모리 시스템 및 메모리 시스템의 동작 방법
US9361030B2 (en) * 2014-08-20 2016-06-07 Sandisk Technologies Inc. Temperature accelerated stress time
US9478303B1 (en) 2015-04-29 2016-10-25 Sandisk Technologies Llc System and method for measuring data retention in a non-volatile memory
TWI670717B (zh) 2016-09-13 2019-09-01 東芝記憶體股份有限公司 記憶裝置及記憶體系統
US10388368B2 (en) * 2017-10-31 2019-08-20 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
US10276233B1 (en) 2017-10-31 2019-04-30 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0935255A2 (en) 1989-04-13 1999-08-11 SanDisk Corporation Flash EEPROM system
JP3202042B2 (ja) * 1991-07-29 2001-08-27 株式会社日立製作所 半導体記憶装置
JP2000173275A (ja) * 1998-12-08 2000-06-23 Hitachi Ltd 不揮発性メモリ及びメモリシステム
US6469945B2 (en) * 2000-05-25 2002-10-22 Tachyon Semiconductor Corp. Dynamically configurated storage array with improved data access
US6501675B2 (en) * 2001-05-14 2002-12-31 International Business Machines Corporation Alternating reference wordline scheme for fast DRAM
US6490212B1 (en) * 2001-07-11 2002-12-03 Silicon Storage Technology, Inc. Bitline precharge matching
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4208500B2 (ja) * 2002-06-27 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP3821066B2 (ja) * 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP2004062922A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 不揮発性半導体記憶装置
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
EP1624463A1 (en) * 2004-07-14 2006-02-08 STMicroelectronics S.r.l. A Programmable memory device with an improved redundancy structure
JP2007265589A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 不揮発性半導体メモリ
JP5189868B2 (ja) * 2008-03-21 2013-04-24 シチズン時計株式会社 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法

Also Published As

Publication number Publication date
US8874832B2 (en) 2014-10-28
JP2011525680A (ja) 2011-09-22
KR101434160B1 (ko) 2014-08-27
KR20110033221A (ko) 2011-03-30
EP2301035A1 (en) 2011-03-30
EP2301035B1 (en) 2014-10-01
US20130097368A1 (en) 2013-04-18
TWI515730B (zh) 2016-01-01
JP5497754B2 (ja) 2014-05-21
US20090319722A1 (en) 2009-12-24
TW201001425A (en) 2010-01-01
US8321623B2 (en) 2012-11-27
WO2009156873A1 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
CN102099866A (zh) 专用闪存参考单元
US10372603B2 (en) Handling of unaligned writes
US10860228B1 (en) Method to switch between traditional SSD and open-channel SSD without data loss
US9645895B2 (en) Data storage device and flash memory control method
US9478315B2 (en) Bit error rate mapping in a memory system
EP2106587B1 (en) Programming management data for nand memories
US9298534B2 (en) Memory system and constructing method of logical block
US20160179399A1 (en) System and Method for Selecting Blocks for Garbage Collection Based on Block Health
US9092320B2 (en) Storage system which includes non-volatile semiconductor storage medium, and storage control method of storage system
US20050210184A1 (en) Operating non-volatile memory without read disturb limitations
US9812209B2 (en) System and method for memory integrated circuit chip write abort indication
US8074128B2 (en) Block management and replacement method, flash memory storage system and controller using the same
CN106486163A (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US10229751B2 (en) Storage system and method for bad block recycling
US11442666B2 (en) Storage system and dual-write programming method with reverse order for secondary block
KR20130008300A (ko) 오버 프로그램을 이용하여 소거 동작을 수행하는 플래시 메모리 장치 및 그 동작방법
KR102653845B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10783034B2 (en) Memory system and control method
US20210240358A1 (en) Storage System and Method for Boundary Wordline Data Retention Handling
CN112698784A (zh) 存储器系统
US20230031193A1 (en) Memory system and operating method thereof
US20230393738A1 (en) Data Storage Device and Method for Host Buffer Management
JP2006048746A (ja) メモリカード
CN112435705A (zh) 存储器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110615