CN104345763A - 低压降电压调节器 - Google Patents

Abstract

本发明涉及低压降电压调节器。一种电压调节器包括调节回路(2)和稳定性补偿电路(10)，所述调节回路(2)至少包括传输晶体管(18)、源晶体管(28)、感测晶体管(22)以及保持晶体管(24)，所述稳定性补偿电路(10)包括第一MOS电阻器(12)和与所述第一MOS电阻器(12)耦合的第二MOS电阻器(14)。所述第二MOS电阻器(14)的所述栅极耦合到所述传输晶体管(18)的所述栅极。

Description

低压降电压调节器

技术领域

本发明涉及电压调节器的领域并且尤其涉及低压降(LDO)调节器。

背景技术

低压降或LDO调节器是一种可以用相对小的输入-输出差分电压操作的DC线性电压调节器。通常，这样的调节器特征为相对低的压降电压和相对低的最小操作电压，进一步具有高效率操作和相对低热耗散。典型地，这样的调节器包括至少一个典型地通过金属氧化物半导体部件实现的场效应晶体管(FET)。

当涉及到在电池操作的便携式消费产品的高效电源管理时，低压降调节器是特别令人感兴趣的。在LDO中根本的设计挑战是在零负载电流(无负载)到特定应用所需的最大负载电流(满负载)内稳定化LDO。此外，LDO调节器应该呈现响应于负载改变的稳定和快速的瞬态相应。更具体地，在LDO的受控输出中的瞬态电压峰值在动态负载电流的步骤和数字负载电路固有大电流尖峰二者期间不应该超过最大电压范围。

典型地，LDO调节器也包括至少一个电容器，例如，用于在调节器的输出处的主极点频率补偿。这样的电容器的非理想特性可以用在LDO调节器的环路传递函数中典型地产生零的等效电阻建模。现有技术方案的关键缺陷源于LDO的稳定性关键取决于等效电阻的值的事实，这不仅取决于电容器的制造商而且取决于随操作频率和温度的变化。因此这样的LDO调节器的等效电阻引起稳定性问题。

发明内容

因此，本发明的目的是提供一种改进的电压调节器，尤其是一种可操作为关于在所述调节器的输出处的可变负载补偿零频率的LDO调节器。而且，所述电压调节器应该对于可变负载以及诸如变化温度的变化外部条件提供稳定输出。附加地，所述调节器应该呈现响应于负载改变的稳定瞬态特性。

在第一方面本发明涉及一种电压调节器，典型地涉及低压降调节器。所述电压调节器包括至少包括传输晶体管、源晶体管、感测晶体管以及保持晶体管的调节回路。这些晶体管典型地实现为或者PMOS或者NMOS-类型的MOS晶体管。所述提到的晶体管可备选地表示为建立所述调节回路的第一、第二、第三以及第四晶体管。但是，出于功能性描述的原因，所述四个晶体管根据它们在所述调节回路中的通用功能和特性被表示。

所述传输晶体管实际上耦合到所述电压调节器的输出，并因此适合于提供调节的输出电压。所述源晶体管典型地为电流镜的部分并适合于耦合驱动电流到所述调节回路。所述感测晶体管典型地耦合到参考电压并用于限定所述调节器的输出电压。所述保持晶体管实际上可操作为保持并维持在所述调节回路中和/或跨所述调节回路的特定电压。

所述调节回路特别适合于在输出处(因此在所述传输晶体管的所述漏极处)提供相当恒定的调节的输出电压Vreg。因此，在瞬态接通或关闭之后或在瞬态负载变化后的稳定状态中，所述调节回路适合于自动稳定化并以在所述输出处提供所述预定输出电压。

附加地并为了补偿变化的负载、变化的温度或其他变化的外部条件的负面影响，所述电压调节器包括稳定性补偿电路。所述稳定性补偿电路包括第一MOS电阻器和与所述第一MOS电阻器耦合的第二MOS电阻器。此处，所述第一MOS电阻器为相当稳定的MOS电阻器并展示出即使在变化的负载条件下其电阻率或其等效电阻率的无变化。

然而，所述第二MOS电阻器耦合到所述传输晶体管的所述栅极。尤其，所述第二MOS电阻器的所述栅极耦合到所述传输晶体管的所述栅极。以这种方式，所述第二MOS电阻器是可变电阻器，其依赖所述调节回路的或所述电压调节器的变化的负载条件改变其电阻率或等效电阻率。以这种方式，施加到所述传输晶体管的所述栅极的所述电压可以适合于所述调节回路的变化的负载。以这种方式，变量零可以被插入到回路传递函数以提高所述电压调节器的所述实际操作条件。

根据又一实施例，所述稳定性补偿电路包括与所述源晶体管的源极耦合并进一步与所述传输晶体管的源极耦合的第一节点或输入节点。因此，所述稳定性补偿电路的输入与所述源晶体管和所述传输晶体管的所述源极并联。

所述第一节点也被表示为控制节点，其也与所述源晶体管的栅极和所述传输晶体管的栅极耦合。以这种方式，所述MOS电阻器的所述电阻可以被控制和/或被修改。

由于所述补偿网络的所述输入或控制节点连接到所述传输晶体管的源极并因此连接到所述输入电压V_DD，所述补偿网络被有效地放置在所述传输晶体管的所述栅极和源极之间。这将允许改进的PSR(电源抑制)，这由于有效电容从所述传输晶体管的所述源极到所述栅极传输噪音因此在所述源极和所述栅极之间保持所述电压更加恒定，而然后抑制一些噪音。这是在实施例中的特别好处，其中所述补偿网络是在所述传输晶体管的所述漏极和栅极之间连接。

根据另一实施例，所述补偿电路包括与所述保持晶体管的所述漏极耦合并进一步与所述源晶体管的所述漏极耦合的第二节点。因此，所述补偿电路的所述第二或输出节点耦合与所述保持晶体管和所述源晶体管的所述漏极并联。

而且，并根据另一实施例，所述补偿电路包括至少一个与所述第一MOS电阻器和所述第二MOS电阻器中的至少一个的漏极耦合的电容器。因此通过所述电容器，所述补偿电路和因此的所述调节回路展示出特定等效电阻，其随在所述电压调节器的所述输出上的所述负载电流改变。这允许所述稳定性补偿电路的总电阻随所述电压调节器的所述负载变化。

因此，所述变化的电阻朝向实质上增强所述电压调节器的实际操作条件的频带移动零频率或零位置。以这种方式，响应于诸如温度的变化的外部条件以及变化的负载条件的所述电压调节器的稳定性可以被提高。

根据另一实施例，所述稳定性补偿电路的所述第二节点耦合到所述第二MOS电阻器的所述栅极以及所述传输晶体管的所述栅极。

附加地或可选地，所述第二节点也可以连接到所述电容器。典型地，所述第二节点连接到所述电容器的第一端，而因此所述电容器的相对的第二端与所述第一或第二MOS电阻器中的至少一个的所述漏极连接。典型地，所述第一和第二MOS电阻器中的至少一个的所述漏极、所述电容器以及所述第二节点被设置为串联。因此，经由所述至少一个电容器，所述第一和第二MOS电阻器中的至少一个的所述漏极连接到所述第二节点。

所述电容器用于修改所述补偿电路以及所述调节回路二者的所述瞬态特性。所述电容器有效地位于所述电压调节器的输入端与所述传输晶体管的所述栅极之间。通过所述电容器，所述电压调节器的所述调节特性的所述斜升或斜降速度可以被修改并适于预定条件。因此，所述电容器用于控制或修改至少所述传输晶体管的所述动态特性。

根据另一实施例，所述第一MOS电阻器和所述第二MOS电阻器被并联设置，其中它们的源极连接到所述稳定性补偿电路的所述第一节点。而且并根据又一实施例，所述第一MOS电阻器和所述第二MOS电阻器同样被并联设置，其中它们的漏极连接到所述第二节点。因此，所述第一MOS电阻器的所述源极连接到所述第二MOS电阻器的所述源极。附加地，所述第一MOS电阻器的所述漏极也连接到所述第二MOS电阻器的所述漏极。

相互连接的第一和第二MOS电阻器的源极可以连接到所述第一节点，而连接的所述第一节点或控制节点和所述第二MOS电阻器的漏极可以连接到所述第二节点。经由又一晶体管，例如经由输入电流镜的晶体管，所述第一MOS电阻器的所述漏极连接到输入端。以这种方式，所述第一MOS电阻器被经由恒定电压驱动并因此展出相当恒定的电阻。

在又一实施例中，所述稳定性补偿电路包括在所述第一和所述第二MOS电阻器的所述漏极与所述第二节点之间的第三电阻器。所述第三电阻器或者被实现为常规电阻器或者也可以为MOS电阻器。如果需要的话，将MOS电阻器实现为所述第三电阻器提供所述第三电阻器的所述电阻的可调谐性。以这种方式，所述稳定性补偿电路的所述特性可以被任意修改。

典型地，所述第三电阻器连接到第一和第二电阻器二者的漏极。因此，所述第三电阻器与第一和第二MOS电阻器并联而所述第三电阻器的相反端连接到所述第二节点或进一步与连接到所述第二节点的所述电容器成一线或串联。

根据另一和备选实施例，所述第一和第二MOS电阻器被设置为串联，其中所述第一MOS电阻器的漏极连接到所述第二MOS电阻器的源极。

遵循另一实施例，所述第一MOS电阻器的源极连接到所述第一节点，而所述第二MOS电阻器的漏极连接到所述第二节点。

任何一个上文描述的第一和第二MOS电阻器的所述装置和连接的变化的布局(topology)和架构，与第三电阻器结合和/或与至少一个电容器结合提供所述稳定性补偿电路的并因此所述整个调节回路的所述等效电阻的所述零频率的不同修改。通过第一和第二MOS电阻器的变化的设置，所述电压调节器的所述回路传递函数可以以不同方式变化以补偿变化的负载条件的任何影响。在所述MOS电阻器连接和附加地它们的相对尺寸上的这些变化允许改变所述第一MOS电阻器的固定电阻和所述第二MOS电阻器的变化电阻的所述比例，由此改变零位置如何随所述调节器的负载电流移动。

根据另一实施例，所述传输晶体管、所述源晶体管以及所述传导晶体管被设计为PMOS晶体管。在备选实施例中这也是可想象的，所述晶体管包括NMOS晶体管。

此外并根据另一实施例，所述保持晶体管包括或为NMOS晶体管。典型地，所述保持晶体管作为共源共栅配置(cascode)晶体管并用于稳定和保持所述调节回路的预定电压。

在另一方面本发明也涉及包括至少一个如上文描述的电压调节器的电子设备。典型地，所述电子设备为电池驱动的电子设备，尤其消费电子设备，诸如相机、移动手机、显示器应用、计算设备或计算机外围设备。

对于本领域的普通技术人员来说这将被考虑，所述电压调节器和所述电子设备的各种修改可以不脱离在所述附加要求中所限定的本发明的所述一般概念和范围。

附图说明

下面，本发明的各种实施例将参考附图被描述，其中：

图1示意性示出根据第一实施例的电压调节器的电路图，

图2示出稳定性补偿电路的MOS电阻器装置的第二实施例，

图3示出稳定性补偿电路的MOS电阻器装置的第三实施例，

图4示出稳定性补偿电路的MOS电阻器装置的第四实施例，

图5示出在相对低负载下的电压调节器的瞬态特性，以及

图6示出在相对大负载下的电压调节器的瞬态特性。

具体实施方式

如在图1中示意性示出的电压调节器1包括特征为传输晶体管18、感测晶体管22、保持晶体管24以及源晶体管28的调节回路2。源晶体管28和又一晶体管32构建电流镜3。因此，源晶体管28的源极和晶体管32的源极连接到输入端21，此处提供输入电压V_DD。晶体管32和源晶体管28的栅极相互连接。在源晶体管28和晶体管32的栅极之间的节点31与晶体管32的漏极连接。该特定节点31进一步与第一MOS电阻器12的栅极连接，将如下进一步说明。晶体管32的漏极与连接到接地的第一电流源38连接。

而且，源晶体管28的漏极与节点25连接，其与保持晶体管24串联。典型地作为共源共栅配置的保持晶体管24的特征为漏极与节点25连接并因此与源晶体管28的漏极连接。保持晶体管24的源极与节点23连接。该节点23与第二电流源40连接，该第二电流源依次耦合到接地。

而且节点23连接到感测晶体管22的漏极。该感测晶体管22的源极连接到电压调节器1的输出节点20，此处将提供调节输出电压Vreg。感测晶体管22的栅极连接到参考电压Vref。而且输出节点20与传输晶体管18的漏极连接。传输晶体管18的源极连接到稳定性补偿电路10的第一节点30。而且该第一节点30连接到源晶体管28的源极。因此，第一节点30有效地作为控制节点30，其也连接到输入端21。

稳定性补偿电路10包括第一MOS电阻器12，其典型地为MOSFET的形式。而且，稳定性补偿电路包括第二MOS电阻器14，其也典型地实现为MOSFET。如图1所示，第一和第二MOS电阻器12、14的源极互相连接并进一步耦合到稳定性补偿电路10的第一节点30。在根据图1的实施例中，第一和第二MOS电阻器12、14的各自漏极相互连接。而且，该漏极连接到特征为电容Cc的电容器16。

电容器16的一端连接到第一和第二MOS电阻器12、14二者的漏极。然而，电容器16的相反端连接到第二节点25。如图1示出第二节点25也是在第二MOS电阻器14的栅极与传输晶体管18的栅极之间的直接连接。

两个MOS电阻器12、14与电容器16串联以提供维持调节回路的稳定性的足够的相位余量。MOS电阻器12和14的等效电阻与在电压Vgs与阈值电压Vth之间的差的倒数成比例，其中，Vgs代表在第一和第二MOS电阻器12、14的栅极电压与输入电压V_DD之间的差，以及其中Vth是设备阈值电压或开启电压。因此，第一MOS电阻器12提供固定电阻，然而由于电压Vgs随在输出节点20上的负载电流改变，第二MOS电阻器14的电阻随Vgs变化。

在启动和当假设在保持晶体管24上的下拉电流大于通过源晶体管28的上拉电流时，连接到传输晶体管18的栅极的第二节点25的电压被假定为零。由于传输晶体管18典型地实现为PMOS器件，在其栅极处的零电压将开启传输晶体管18并将开始上拉在输出节点20处的输出电压Vreg。调节的输出电压Vreg将继续上升直到达到平衡。当通过保持晶体管24的电流等于通过源晶体管28的电流时达到稳定状态条件或平衡。因为来自感测晶体管22的电流抽取来自第二电流源40的电流，因而将达到平衡。因此将有更少的电流通过保持晶体管24。

该调节将继续直到通过保持晶体管24的电流等于通过源晶体管28的电流。然后，调节回路2将处在稳定状态条件，其中，输出电压Vreg大约为参考电压Vref和感测晶体管22的阈值电压的总和。

如图2、3以及4中示出的各种备选实施例显示第一和第二MOS电阻器12、14的相互耦合的不同配置。以这种方式，典型地与电容器16结合的MOS电阻器装置的等效电阻的各种不同的特定的依赖负载的移动可以被达到，以移动电压调节器1的回路传递函数的零频率。

如图2所示，另一MOS电阻器形式的第三电阻器34经由其源极连接到第一和第二MOS电阻器12、14的漏极。根据图3中的实施例，MOS电阻器34经由常规电阻器36交换。此处，电阻器36连接到第一和第二MOS电阻器12、14的漏极，第一和第二MOS电阻器12、14的漏极也互相连接。因此，电阻器36的相反端连接到电容器16。

而且，根据图4中的实施例，两个MOS电阻器12、14被设置为串联。此处，第一MOS电阻器12的漏极连接到第二MOS电阻器14的源极。然后第一MOS电阻器12的源极将连接到第一节点30，而第二MOS电阻器14的漏极将连接到电容器16和/或第二节点25。

根据图5中的图表，示出大约10μA的相对低负载时电压调节器1的接通时的瞬态特性。此处，随时间推移以毫秒为单位示出瞬态特性。在图表100中，图101中示出输入电压V_DD，在图102中示出各自的输出电压Vreg。图103表示电压Vnc，其是出现在保持晶体管24的栅极处。在图104中示出第一MOS电阻器12的栅极电压，而在图105示出随时间推移的传输晶体管18的栅极电压。如在图102中所见，调节的输出电压在大约1毫秒的时间间隔内从零电压电平到1.5V的相当稳定的输出电压电平几乎突然上升。

根据图6的图200的各自的图201、202、203、204、205的比较也示出在大约1ms之后大约1.5V的相当恒定的调节的输出电压Vreg。各种图201、202、203、204、205直接对应如在图5的图100中有关的已经描述的各自的图101、102、103、104、105。与图5的情况对比，根据图6的图示出1 mA的负载，其是根据图5的图的负载的100倍。

图5和6的图100、200的对比揭示即使在不同负载条件下，电压调节器1展出相当稳定和恒定的输出电压Vreg。

Claims (13)

1.一种电压调节器，包括：

-至少包括传输晶体管、源晶体管、感测晶体管和保持晶体管的调节回路，

-包括第一MOS电阻器和与所述第一MOS电阻器耦合的第二MOS电阻器的稳定性补偿电路，其中所述第二MOS电阻器的所述栅极耦合到所述传输晶体管的所述栅极。

2.根据权利要求1所述的电压调节器，其中所述稳定性补偿电路包括与源晶体管的源极和传输晶体管的源极耦合的第一节点。

3.根据权利要求1所述的电压调节器，其中所述补偿电路包括与所述保持晶体管的漏极和所述源晶体管的漏极耦合的第二节点。

4.根据权利要求1所述的电压调节器，其中所述补偿电路包括经由第一端与所述第一MOS电阻器和所述第二MOS电阻器中的至少一个的漏极耦合的至少一个电容器，并且其中所述电容器的第二端连接到与所述保持晶体管的漏极和所述源晶体管的漏极耦合的第二节点。

5.根据先前权利要求3和4中任一项所述的电压调节器，其中所述第二节点耦合到所述第二MOS电阻器的栅极和所述传输晶体管的栅极。

6.根据权利要求2所述的电压调节器，其中所述第一MOS电阻器和所述第二MOS电阻器被并联设置，其中所述第一MOS电阻器和所述第二MOS电阻器的源极被连接到所述第一节点。

7.根据权利要求3所述的电压调节器，其中所述第一MOS电阻器和所述第二MOS电阻器被并联设置，其中所述第一MOS电阻器和所述第二MOS电阻器的漏极被连接到所述第二节点。

8.根据权利要求7所述的电压调节器，其中所述稳定性补偿电路包括在所述第一和第二MOS电阻器的所述漏极与所述第二节点之间的第三电阻器。

9.根据权利要求1所述的电压调节器，其中所述第一和第二MOS电阻器被串联设置，其中第一MOS电阻器的漏极被连接到第二MOS电阻器的源极。

10.根据权利要求9所述的电压调节器，其中所述补偿电路包括与源晶体管的源极和传输晶体管的源极耦合的第一节点，其中所述补偿电路包括与所述保持晶体管的漏极和所述源晶体管的漏极耦合的第二节点，其中第一MOS电阻器的源极被连接到所述第一节点，而第二MOS电阻器的漏极被连接到所述第二节点。

11.根据权利要求1所述的电压调节器，其中所述传输晶体管、所述源晶体管以及所述感测晶体管为PMOS晶体管。

12.根据权利要求1所述的电压调节器，其中所述保持晶体管为NMOS晶体管。

13.一种包括至少一个根据权利要求1的电压调节器的电子设备。