TWI646416B - 低壓差電壓穩壓器 - Google Patents

低壓差電壓穩壓器 Download PDF

Info

Publication number
TWI646416B
TWI646416B TW103124391A TW103124391A TWI646416B TW I646416 B TWI646416 B TW I646416B TW 103124391 A TW103124391 A TW 103124391A TW 103124391 A TW103124391 A TW 103124391A TW I646416 B TWI646416 B TW I646416B
Authority
TW
Taiwan
Prior art keywords
transistor
source
mos
node
voltage regulator
Prior art date
Application number
TW103124391A
Other languages
English (en)
Other versions
TW201516610A (zh
Inventor
凱文 布斯克
吉日 伯亞尼克
Original Assignee
瑞士商艾姆微體電子 馬林公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞士商艾姆微體電子 馬林公司 filed Critical 瑞士商艾姆微體電子 馬林公司
Publication of TW201516610A publication Critical patent/TW201516610A/zh
Application granted granted Critical
Publication of TWI646416B publication Critical patent/TWI646416B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一種電壓穩壓器包括穩壓迴路(2)，其包括至少一通路電晶體(18)、源極電晶體(28)、感測電晶體(22)及抑制電晶體(24)，以及穩定補償電路(10)，其包括第一MOS電阻器(12)，以及與第一MOS電阻器(12)相耦合的第二MOS電阻器(14)；第二MOS電阻器(14)之閘極係耦合至通路電晶體(18)之閘極。

Description

低壓差電壓穩壓器
本發明是有關於一種電壓穩壓器的領域，特別是有關於一種低壓差(LDO)穩壓器。
低壓差或LDO穩壓器是能夠以較小的輸入/輸出差分電壓進行操作的直流(DC)線性電壓穩壓器。一般而言，此穩壓器具有較低的壓差電壓及較低的最小操作電壓，更具有高操作效率及較低的熱耗散。一般來說，此穩壓器包括至少一通常透過金氧半導體組件實施的場效電晶體(FET)。
在使用可攜式消費性產品的電池高效電源管理中，低壓差穩壓器是特別令人感興趣的。在LDO的基本設計困難是其需要特定應用程式使其在零負載電流(空載)至最大負載電流(滿載)期間保持穩定。再者，LDO穩壓器應呈現穩定及快速的暫態以回應負載修正。更具體而言，在LDO的控制輸出中的暫態電壓峰值在動態負載電流步驟及大電流峰值兩者中應不超過數位負載電路固有 的最大電壓範圍。
一般而言，LDO穩壓器亦包括至少一電容 器，其係用於例如在穩壓器輸出上的主極點頻率補償。此電容器的非理想行為可使用等效電阻來模擬，且此等效電阻通常會在LDO穩壓器的迴路轉移函數中產生零。先前技術解決方案主要的缺點是因LDO穩定性主要取決於等效電阻值所導致，且其不僅是取決於電容器的製造商，但也隨操作頻率及溫度而變動。因此，此LDO穩壓器的等效電阻施加了穩定性問題。
因此，本發明之目的係提供一種關於穩壓器輸出上之可變負載的改良電壓穩壓器，特別是可操作以補償零頻率的LDO穩壓器。再者，電壓穩壓器對於可變負載以及例如變動溫度的變動外部條件應提供穩定輸出。此外，穩壓器應呈現穩定暫態行為以回應負載修正。
在第一態樣中，本發明係關於電壓穩壓器，通常係關於低壓差穩壓器。電壓穩壓器包括穩壓迴路，其包括至少一通路電晶體、源極電晶體、感測電晶體及抑制電晶體。這些電晶體通常實作為P型金氧半導體(PMOS)或N型金氧半導體(NMOS)任一種的金氧半導體(MOS)電晶體。上述電晶體可替代地表示成建立穩壓迴路的第一、第二、第三及第四電晶體。然而，出於功能性描述的原因，第四電晶體係根據其通用功能及行為而 被表示在穩壓迴路中。
通路電晶體實際上係耦合至電壓穩壓器的輸 出，因此被適配於提供穩定的輸出電壓。源極電晶體通常為電流鏡的一部分，而被適配於耦合驅動電流至穩壓迴路。感測電晶體通常耦合至參考電壓且用於界定穩壓器的輸出電壓。抑制電晶體通常可操作以保持及維持在穩壓迴路中及/或橫跨穩壓迴路的特定電壓。
穩壓迴路特別被適配於在輸出上提供較恆定的穩定輸出電壓Vreg，因此其在通路電晶體的汲極上。因此，在穩定狀態下，在暫態接通或斷開後或者在暫態負載變動後，穩壓迴路被適配於在輸出上自動保持穩定以及提供預訂輸出電壓。
此外，為了補償變動負載、變動溫度或其他變動的外部條件的負面影響，電壓穩壓器包括穩定補償電路。此穩定補償電路包括第一MOS電阻器以及與第一MOS電阻器相耦合的第二MOS電阻器。此處，第一MOS電阻器為較穩定的MOS電阻器，且即使在變動的負載條件上，其電阻率或等效電阻率也未呈現變動。
然而，第二MOS電阻器係耦合至通路電晶體的閘極。特別是第二MOS電阻器之閘極係耦合至通路電晶體之閘極。如此，第二MOS電阻器係改變其電阻率或等效電阻率的可變電阻器，且電阻率或等效電阻率係根據穩壓迴路或電壓穩壓器的變動負載條件。如此，應用於通路電晶體之閘極的電壓可被適配於穩壓迴路的變動負載。 如此，變數零可被嵌入迴路轉移函數中以提升電壓穩壓器的實際操作情況。
根據進一步實施方式，穩定補償電路包括與 源極電晶體之源極以及進一步與通道電晶體之源極相耦合的第一節點或輸入節點。因此，穩定補償電路的輸入係平行於源極電晶體及通路電晶體之源極。
第一節點也可表示為控制節點，其亦與源極 電晶體之閘極以及通路電晶體之閘極相耦合。如此，MOS電阻器的電阻可被控制及/或修正。
因為補償網路之輸入或控制節點係連接至通 路電晶體之源極，並因此連接至輸入電壓VDD，所以補償網路被有效地置於此通路電晶體之閘極與源極間。由於有效電容，這將允許改良的電源抑制(power supply rejection,PSR)將雜訊自通路電晶體之源極轉移至閘極，且因此使源極與閘極間的電壓更恆定而抑制了部分雜訊。 這特別有利於補償網路係連接於通路電晶體之汲極與閘極間的實施方式。
根據另一實施方式，補償電路包括與抑制電晶體之汲極以及進一步與源極電晶體之汲極相耦合的第二節點。因此，補償電路之第二或輸出節點係平行耦合至抑制電晶體及源極電晶體之汲極
再者，又根據另一實施方式，補償電路包括至少一電容器，其與第一MOS電阻器及第二MOS電阻器之至少一的汲極相耦合。透過電容器，補償電路及穩壓迴 路因此呈現特定等效電阻，且特定等效電阻係隨電壓穩壓器之輸出上的負載電流而改變。這允許了穩定補償電路之總電阻係隨電壓穩壓器之負載而變動。
因此，變動電阻用於將零頻率或零位置移至 頻帶，其實質上提升了電壓穩壓器的實際操作情況。如此，不僅用以回應例如溫度的變動外部條件也回應變動負載條件之電壓穩壓器的穩定性可被改良。
根據另一實施方式，穩定補償電路之第二節 點係耦合至第二MOS電阻器之閘極及通路電晶體之閘極。
可替代地或可選地，第二節點也可連接至電 容器。一般來說，第二節點正好相反地連接至電容器之第一端子，因此電容器之第二端子係與第一及第二MOS電阻器之至少一的汲極相連接。一般來說，第一及第二MOS電阻器之至少一的閘極、電容器以及第二節點係串聯設置。因此，第一及第二MOS電阻器之至少一的汲極係透過至少一電容器連接至第二節點。
電容器用於修正補償電路以及穩壓迴路兩者 的暫態行為。電容器有效地設置於電壓穩壓器之輸入埠與通路電晶體之閘極間。透過電容器，電壓穩壓器之穩壓行為的緩升與緩降速度可被修正並適配於預定條件。因此，電容器用於控制或修正至少一通路電晶體的動態行為。
根據另一實施方式，第一MOS電阻器及第二 MOS電阻器係與其連接至穩定補償電路之第一節點的源 極平行設置。再者，又根據進一步實施方式，第一MOS電阻器及第二MOS電阻器亦與其連接至第二節點的汲極平行設置。因此，第一MOS電阻器之源極係連接至第二MOS電阻器之源極。此外，第一MOS電阻器之汲極亦可連接至第二MOS電阻器之汲極。
第一及第二MOS電阻器相互連接的源極可連 接至第一節點，而第一節點或控制節點及第二MOS電阻器相互連接的汲極可連接至第二節點。第一MOS電阻器之汲極可透過進一步的電晶體，例如透過輸入電流鏡的電晶體，連接至輸入埠。如此，第一MOS電阻器係透過恆定電壓來驅動，因此呈現較恆定的電阻。
在進一步實施方式中，穩定補償電路包括第 三電阻器，其在第一及第二MOS電阻器之汲極與第二節點間。第三電阻器既可實作為傳統電阻器亦可實作為MOS電阻器。以MOS電阻器作為第三電阻器的實施，如有需要，第三電阻器可具有電阻可調性。如此，穩定補償電路的行為可被任意修正。
一般來說，第三電阻器係連接至第一及第二 電阻器兩者的汲極。因此，第三電阻器係平行於第一及第二MOS電阻器，而第三電阻器之相對的端子係連接至第二節點，或者進一步與連接至第二節點的電容器在同一條線上或與其串聯。
根據另一及可替代的實施方式，第一及第二 MOS電阻器係以串聯設置，其中第一MOS電阻器之汲極 係連接至第二MOS電阻器之源極。
下列另一實施方式，第一MOS電阻器之源極 係連接至第一節點，而第二MOS電阻器之汲極係連接至第二節點。
上述第一及第二MOS電阻器之配置及連接的 布局及架構中之任一項，其與第三電阻器及/或與至少一電容器之組合為穩定補償電路之等效電阻的零頻率提供不同修正，因而亦為整體穩壓迴路之等效電阻的零頻率提供不同修正。由於第一及第二MOS電阻器變動的配置，電壓穩壓器的迴路轉移函數可以不同方式作變動以補償變動負載條件的任何影響。在MOS電阻器連接上又加上與其相對大小的這些變動，允許改變第一MOS電阻器之固定電阻比以及第二MOS電阻器之可變電阻，因而允許改變零位置隨穩壓器之負載電流移動的方式。
根據另一實施方式，通路電晶體、源極電晶 體以及感測電晶體被設計成PMOS電晶體。在可替代的實施方式中，此電晶體包括NMOS電晶體亦是可想而知的。
再者，又根據另一實施方式，抑制電晶體包 括或係NMOS電晶體。一般來說，抑制電晶體作為共源共閘電晶體且用於穩定及保持穩壓迴路的預定電壓。
在另一態樣中，本發明亦有關於電子裝置， 其包括至少一如上所述的電壓穩壓器。一般來說，電子裝置係蓄電池驅動的電子裝置，特別是消費性電子裝置，例如照相機、行動電話、顯示應用程式、計算裝置或電腦週 邊裝置。
因電子裝置之電壓穩壓器被定義於所附的申請專利範圍中，所以如那些本領域中具有通常知識者所預期的，可在未背離本發明之一般概念及範疇下進行各種修正。
1‧‧‧電壓穩壓器
2‧‧‧穩壓迴路
3‧‧‧電流鏡
10‧‧‧穩定補償電路
12‧‧‧第一金氧半導體(MOS)電阻器
14‧‧‧第二金氧半導體(MOS)電阻器
16‧‧‧電容器
18‧‧‧通路電晶體
20‧‧‧輸出節點
21‧‧‧輸入節點
22‧‧‧感測電晶體
23‧‧‧節點
24‧‧‧抑制電晶體
25‧‧‧第二節點
28‧‧‧源極電晶體
30‧‧‧第一節點/控制節點
31‧‧‧節點
32‧‧‧電晶體
34‧‧‧第三電阻器
36‧‧‧電阻器
38‧‧‧第一電流源
40‧‧‧第二電流源
100、101~105、200、201~205‧‧‧曲線圖
下文中，本發明之各種實施方式將參照圖式來描述，其中：圖1係示意性地描繪根據第一實施方式之電壓穩壓器電路圖；圖2係示出穩定補償電路之MOS電阻器配置之第二實施方式；圖3係示出穩定補償電路之MOS電阻器配置之第三實施方式；圖4係示出穩定補償電路之MOS電阻器配置之第四實施方式；圖5係示出在較低負載之電壓穩壓器之暫態行為；以及圖6係示出在較大負載之電壓穩壓器之暫態行為。
示意性地描繪於圖1的電壓穩壓器1包括穩 壓迴路2，其設有通路電晶體18、感測電晶體22、抑制電晶體24以及源極電晶體28。源極電晶體28與另一電晶體32共同設置了電流鏡3。因此，源極電晶體28之源極以及電晶體32之源極係連接至輸入埠21，其設為輸入電壓VDD。電晶體32之閘極係與源極電晶體28之閘極相互連接。源極電晶體28及電晶體32之閘極間的節點31係與電晶體32之汲極相連接。此特定節點31進一步與第一MOS電阻器12之閘極相連接，如下將進一步說明。電晶體32之汲極係與接地的第一電流源38相連接。
再者，源極電晶體28之汲極係與節點25相 連接，且其與抑制電晶體24串聯。通常作為共源共閘的抑制電晶體24設有汲極，且汲極係與節點25相連接，因而與源極電晶體28之汲極相連接。抑制電晶體24之源極係與節點23相連接。此節點23係與第二電流源40相連接，其又接地。
節點23進一步連接至感測電晶體22之汲 極。感測電晶體22之源極連接至電壓穩壓器1之輸出節點20，其將設為穩定輸出電壓Vreg。感測電晶體22之閘極連接至參考電壓Vref。輸出節點20進一步與通路電晶體18之汲極相連接。通路電晶體18之源極連接至穩定補償電路10之第一節點30。此第一節點30進一步連接至源極電晶體28之源極。因此，第一節點30有效地作為控制節點30，其亦連接至輸入埠21。
穩定補償電路10包括第一MOS電阻器12， 其通常是以金氧半導體場效電晶體(MOSFET)的形式。穩定補償電路10進一步包括第二MOS電阻器14，其通常亦實作為MOSFET。如圖1描繪的，第一及第二MOS電阻器12、14之源極係相互連接且進一步耦合至穩定補償電路10的第一節點30。根據圖1的實施方式中，第一及第二MOS電阻器12、14之各個源極係相互連接。此源極進一步連接至電容器16，其設有容量Cc。
電容器16之一端子連接至第一及第二MOS電阻器12、14之汲極兩者。然而，電容器16之相對端子連接至第二節點25。如圖1描繪的，第二節點25亦與第二MOS電阻器14之閘極及通路電晶體18之閘極間有直接連接。
這二種MOS電阻器12、14係與電容器16串聯以提供足夠的相位邊限來維持穩壓迴路的穩定。MOS電阻器12、14的等效電阻係與電壓Vgs及閾值電壓Vth之差值的倒數成正比，其中Vgs表示第一及第二MOS電阻器12、14之閘極電壓與輸入電壓VDD之差值，以及其中Vth係裝置閾值電壓或導通電壓。因此，第一MOS電阻器12提供固定電阻，其中第二MOS電阻器14之電阻隨Vgs而變動，因為電壓Vgs隨輸出節點20上的負載電流而改變。
在啟動時，假設在抑制電晶體24上的下拉電流大於通過源極電晶體28之上拉電流，連接至通路電晶體18之閘極的第二節點25之電壓則假設為零。因為通路 電晶體18通常實作為PMOS裝置，所以在其閘極的零電壓將導通通路電晶體18並開始上拉在輸出節點20的輸出電壓Vreg。穩定輸出電壓Vreg將持續上升直到達到平衡。通過抑制電晶體24的電流與通過源極電晶體28的電流相等時，則將達到穩態條件或平衡。因為來自感測電晶體22的電流吸取來自第二電流源40的電流，所以將達到平衡。因此，將有較少的電流通過抑制電晶體24。
這種穩壓將持續至通過抑制電晶體24的電流 與通過源極電晶體28的電流相等時。然後，穩壓迴路2將在穩態條件中，其中輸出電壓Vreg係約為參考電壓Vref及感測電晶體22之閾值電壓的總和。
如圖2、3及4描繪的各種可替代的實施方式 示出第一及第二MOS電阻器12、14相互耦合的不同配置。如此，通常與電容器16組合的MOS電阻器配置之等效電阻的各種不同與特定負載相關的移動，其可被實現以移動電壓穩壓器1之迴路轉移函數的零頻率。
如圖2描繪的，以另一MOS電阻器的形式的 第三電阻器34係透過其源極連接至第一及第二MOS電阻器12、14之汲極。在根據圖3之實施方式中，MOS電阻器34係與傳統電阻器36交換。此處，電阻器36連接至第一及第二MOS電阻器12、14之汲極，且第一及第二MOS電阻器12、14之汲極亦相互連接。因此，電阻器36之相對端子連接至電容器16。
再者，在根據圖4之實施方式中，二種MOS 電阻器12、14係串聯設置。此處，第一MOS電阻器之汲極連接至第二MOS電阻器14之源極。然後，第一MOS電阻器12之源極將連接至第一節點30，而第二MOS電阻器14之汲極將連接至電容器16及/或第二節點25。
根據圖5之曲線圖中，於大約10微安(μA) 的較低負載，描繪電壓穩壓器1之接通時的暫態行為。此處，時間以毫秒(ms)為單位描繪暫態行為。在曲線圖100中，輸入電壓VDD示於曲線圖101中，相應的輸出電壓Vreg示於曲線圖102中。曲線圖103表示電壓Vnc，其存在於抑制電晶體24之閘極。第一MOS電阻器12之閘極電壓表示於圖104中，而通路電晶體18之閘極電壓示於時間軸上方的曲線圖105中。如在曲線圖102中所見的，穩定輸出電壓幾乎在時間間隔1ms內自零電壓位準突然上升至較穩定的輸出電壓位準1.5V。
根據圖6之曲線圖200的各曲線圖201、 202、203、204、205的比較係經過約1ms後亦示出較恆定的穩定輸出電壓Vreg約1.5V。各曲線圖201、202、203、204、205直接對應至關於已描述的圖5之曲線圖100的各曲線圖101、102、103、104、105。與圖5情況相比，根據圖6的曲線圖表示1毫安(mA)的負載，其係相較於根據圖5之曲線圖的負載有100倍大。
圖5及圖6之曲線圖100、200的比較揭示電 壓穩壓器1即使在不同的負載條件下仍呈現較穩定及恆定的輸出電壓Vreg。

Claims (12)

  1. 一種電壓穩壓器，包括：穩壓迴路，包括至少一通路電晶體、源極電晶體、感測電晶體及抑制電晶體；穩定補償電路，包括第一金氧半導體(MOS)電阻器，以及與該第一MOS電阻器相耦合的第二MOS電阻器，其中該第二MOS電阻器之閘極係耦合至該通路電晶體之閘極，其中，該感測電晶體之汲極係耦合至該抑制電晶體的源極，且其中，該穩定補償電路包括與該抑制電晶體之汲極以及與該源極電晶體之汲極相耦合的第二節點。
  2. 如申請專利範圍第1項之電壓穩壓器，其中該穩定補償電路包括與該源極電晶體之源極以及與該通路電晶體之源極相耦合的第一節點。
  3. 如申請專利範圍第1項之電壓穩壓器，其中該補償電路包括至少一透過第一端子與該第一MOS電阻器及該第二MOS電阻器之至少一的汲極相耦合的電容器，且其中該電容器之第二端子係連接至與該抑制電晶體之汲極以及與該源極電晶體之汲極相耦合的該第二節點。
  4. 如申請專利範圍第1及3項中任一項之電壓穩壓器，其中該第二節點係耦合至該第二MOS電阻器之閘極以及該通路電晶體之閘極。
  5. 如申請專利範圍第2項之電壓穩壓器，其中該第 一MOS電阻器及該第二MOS電阻器係與各自之源極平行設置，且該各自之源極係連接至該第一節點。
  6. 如申請專利範圍第1項之電壓穩壓器，其中該第一MOS電阻器及該第二MOS電阻器係與各自之汲極平行設置，且該各自之汲極係連接至該第二節點。
  7. 如申請專利範圍第6項之電壓穩壓器，其中該穩定補償電路包括在該第一MOS電阻器及該第二MOS電阻器之汲極與該第二節點間的第三電阻器。
  8. 如申請專利範圍第1項之電壓穩壓器，其中該第一及第二MOS電阻器係串聯設置，且其中該第一MOS電阻器之汲極係連接至該第二MOS電阻器之源極。
  9. 如申請專利範圍第8項之電壓穩壓器，其中該補償電路包括與該源極電晶體之源極以及與該通路電晶體之源極相耦合之第一節點，其中該補償電路包括與該抑制電晶體之汲極以及與該源極電晶體之汲極相耦合的第二節點，其中該第一MOS電阻器之該源極係連接至該第一節點，而該第二MOS電阻器之該汲極係連接至該第二節點。
  10. 如申請專利範圍第1項之電壓穩壓器，其中該通路電晶體、源極電晶體及感測電晶體係P型金氧半(PMOS)電晶體。
  11. 如申請專利範圍第1項之電壓穩壓器，其中該抑制電晶體係N型金氧半(NMOS)電晶體。
  12. 一種電子裝置，包括至少一如申請專利範圍第1 項之電壓穩壓器。
TW103124391A 2013-07-31 2014-07-16 低壓差電壓穩壓器 TWI646416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/955,380 2013-07-31
US13/955,380 US9229464B2 (en) 2013-07-31 2013-07-31 Low drop-out voltage regulator

Publications (2)

Publication Number Publication Date
TW201516610A TW201516610A (zh) 2015-05-01
TWI646416B true TWI646416B (zh) 2019-01-01

Family

ID=51063358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124391A TWI646416B (zh) 2013-07-31 2014-07-16 低壓差電壓穩壓器

Country Status (6)

Country Link
US (1) US9229464B2 (zh)
EP (1) EP2833232B1 (zh)
KR (1) KR101649033B1 (zh)
CN (1) CN104345763B (zh)
SG (1) SG10201404268XA (zh)
TW (1) TWI646416B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047276A1 (en) * 2013-09-26 2015-04-02 Intel Corporation Low dropout voltage regulator integrated with digital power gate driver
CN104734498B (zh) * 2015-04-13 2017-03-29 无锡新硅微电子有限公司 Dc‑dc升压模块
US10133287B2 (en) * 2015-12-07 2018-11-20 Macronix International Co., Ltd. Semiconductor device having output compensation
KR102124241B1 (ko) * 2016-08-16 2020-06-18 선전 구딕스 테크놀로지 컴퍼니, 리미티드 선형 레귤레이터
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US10545523B1 (en) * 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
CN111124022A (zh) * 2018-10-31 2020-05-08 财团法人成大研究发展基金会 数字线性调节器与功率金属氧化物半导体数组
US11372436B2 (en) 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
CN111796619B (zh) * 2020-06-28 2021-08-24 同济大学 一种防止低压差线性稳压器输出电压过冲的电路
CN114356016B (zh) * 2021-12-28 2024-02-09 上海兴赛电子科技有限公司 低功耗cmos超宽温度范围瞬态增强型ldo电路
DE102022101930A1 (de) 2022-01-27 2023-07-27 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Ansteuerschaltung für einen aktiven Drehzahlsensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261797A1 (en) * 2005-03-07 2006-11-23 The Hong Kong University Of Science And Technology Single-transistor-control low-dropout regulator
TW200903988A (en) * 2007-07-03 2009-01-16 Holtek Semiconductor Inc Low drop-out voltage regulator with high-performance linear and load regulation
US20100052635A1 (en) * 2008-08-26 2010-03-04 Texas Instruments Incorporated Compensation of LDO regulator using parallel signal path with fractional frequency response
TW201011492A (en) * 2008-09-15 2010-03-16 Mediatek Singapore Pte Ltd Low dropout regulator
TW201111937A (en) * 2009-09-24 2011-04-01 Anpec Electronics Corp Switching regulator for fixing frequency
US20110101936A1 (en) * 2008-06-26 2011-05-05 Nxp B.V. Low dropout voltage regulator and method of stabilising a linear regulator
US20130159977A1 (en) * 2011-12-14 2013-06-20 Microsoft Corporation Open kernel trace aggregation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842068B2 (en) * 2003-02-27 2005-01-11 Semiconductor Components Industries, L.L.C. Power management method and structure
US6765374B1 (en) * 2003-07-10 2004-07-20 System General Corp. Low drop-out regulator and an pole-zero cancellation method for the same
US7589507B2 (en) 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
TWI332134B (en) 2006-12-28 2010-10-21 Ind Tech Res Inst Adaptive pole and zero & pole zero cancellation control low drop-out voltage regulator
KR101514459B1 (ko) * 2007-11-09 2015-04-22 세이코 인스트루 가부시키가이샤 볼티지 레귤레이터
CN201616035U (zh) * 2009-04-28 2010-10-27 Bcd半导体制造有限公司 一种增强型密勒补偿低压差线性稳压器
CN102073332B (zh) * 2010-12-28 2012-07-04 华东师范大学 一种输出带低压差线性稳压器的低温度系数cmos带隙基准电路
CN102063146A (zh) * 2011-01-21 2011-05-18 东南大学 自适应频率补偿低压差线性稳压器
JP6038516B2 (ja) * 2011-09-15 2016-12-07 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261797A1 (en) * 2005-03-07 2006-11-23 The Hong Kong University Of Science And Technology Single-transistor-control low-dropout regulator
TW200903988A (en) * 2007-07-03 2009-01-16 Holtek Semiconductor Inc Low drop-out voltage regulator with high-performance linear and load regulation
US20110101936A1 (en) * 2008-06-26 2011-05-05 Nxp B.V. Low dropout voltage regulator and method of stabilising a linear regulator
US20100052635A1 (en) * 2008-08-26 2010-03-04 Texas Instruments Incorporated Compensation of LDO regulator using parallel signal path with fractional frequency response
TW201011492A (en) * 2008-09-15 2010-03-16 Mediatek Singapore Pte Ltd Low dropout regulator
TW201111937A (en) * 2009-09-24 2011-04-01 Anpec Electronics Corp Switching regulator for fixing frequency
US20130159977A1 (en) * 2011-12-14 2013-06-20 Microsoft Corporation Open kernel trace aggregation

Also Published As

Publication number Publication date
CN104345763A (zh) 2015-02-11
KR20150015411A (ko) 2015-02-10
TW201516610A (zh) 2015-05-01
EP2833232A3 (en) 2015-04-01
EP2833232A2 (en) 2015-02-04
US9229464B2 (en) 2016-01-05
CN104345763B (zh) 2016-12-07
US20150035506A1 (en) 2015-02-05
EP2833232B1 (en) 2020-09-02
KR101649033B1 (ko) 2016-08-17
SG10201404268XA (en) 2015-02-27

Similar Documents

Publication Publication Date Title
TWI646416B (zh) 低壓差電壓穩壓器
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
US8933682B2 (en) Bandgap voltage reference circuit
US10128821B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US9671804B2 (en) Leakage reduction technique for low voltage LDOs
US9817427B2 (en) Static offset reduction in a current conveyor
US9323265B2 (en) Voltage regulator output overvoltage compensation
US10591941B2 (en) Low dropout regulator with wide input supply voltage
JP2017506032A (ja) バッファ回路および方法
US20190179352A1 (en) Regulator circuit and semiconductor device, and power supply
US10739801B2 (en) Band-gap reference circuit
US20140009220A1 (en) Regulated charge pump circuit
US20200064877A1 (en) Regulator controlled by single transistor and integrated circuit using the same
US20220283600A1 (en) Voltage Regulator Providing Quick Response to Load Change
US10310529B1 (en) Linear voltage regulator for low-power digital circuit of chip
US9285813B2 (en) Supply voltage regulation with temperature scaling
US20140253067A1 (en) Low drop out voltage regulator
JP2010165071A (ja) 定電圧電源
CN114115415B (zh) 一种低压差线性稳压电路
US20230152832A1 (en) Voltage regulator
Chauhan AN OUTPUT-CAPACITOR-LESS LOW DROPOUT (LDO) VOLTAGE REGULATOR WITH SUPERIOR TRANSIENT RESPONSE
CN112650345A (zh) 半导体装置
JP2013211681A (ja) 半導体集積回路装置