CN104345259A - 金氧半场效晶体管mosfet的漏电位置检测方法 - Google Patents
金氧半场效晶体管mosfet的漏电位置检测方法 Download PDFInfo
- Publication number
- CN104345259A CN104345259A CN201310343940.6A CN201310343940A CN104345259A CN 104345259 A CN104345259 A CN 104345259A CN 201310343940 A CN201310343940 A CN 201310343940A CN 104345259 A CN104345259 A CN 104345259A
- Authority
- CN
- China
- Prior art keywords
- testing result
- electrode
- drain electrode
- current value
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种金氧半场效晶体管MOSFET的漏电位置检测方法。基于本发明提供的方法通过简单的电路连接，用探针测试就可以锁定漏电位置；通过本发明的方法能够提高漏电失效分析效率，降低漏电分析成本，而且漏电位置定位准确。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种金氧半场效晶体管MOSFET的漏电位置检测方法。
背景技术
金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管。
现有技术中进行MOSFET漏电失效定位的技术包括例如红外热像、液晶、电子束探针等。但是IC（即集成电路是采用半导体制作工艺）进入深亚微米时代后，上述方法的性能逐渐成为瓶颈，难以对微区域的缺陷进行比较精确的定位，使得针对IC中缺陷的定位和失效的认定变得愈加困难。上述的红外热像、液晶、电子束探针等漏电分析设备不是所有的芯片制造工厂都有，而且用这些设备做漏电分析成本很高。
发明内容
本发明提供一种金氧半场效晶体管MOSFET的漏电位置检测方法，该方法适用于对MOSFET的漏电位置进行定位，所述MOSFET包括衬底、所述衬底上设置有漏极、源极、栅极以及衬底电极；该方法包括：
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvd/sgt测试结构；所述Bvd/sgt测试结构中所述源极、所述栅极以及所述衬底电极共同接地；向所述漏极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述漏极的电流是否达到预设电流值，以获得第一检测结果；
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvds/gt测试结构；所述Bvds/gt测试结构中所述栅极和所述衬底电极共同接地，所述漏极和所述源极短接；向所述漏极和所述源极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述漏极和所述源极的电流是否达到预设电流值，以获得第二检测结果；
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvt/sdg测试结构；所述Bvt/sdg测试结构中所述源极、所述栅极以及所述漏极共同接地；向所述衬底电极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述衬底电极的电流是否达到预设电流值，以获得第三检测结果；
根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位。
如上所述的方法，其中，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述栅极和所述漏极之间；
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述栅极和所述源极之间；
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述源极和所述衬底电极之间；
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述漏极和所述衬底电极之间；
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流没有达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述源极和所述漏极之间；
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流没有达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述栅极和所述衬底电极之间。
如上所述的方法，其中，所述预设电流值为1μA。
本发明提供的MOSFET的漏电位置检测方法，通过简单的电路连接，用探针测试就可以锁定漏电位置；通过本发明的方法能够提高漏电失效分析效率，降低漏电分析成本，而且漏电位置定位准确。
附图说明
图1为本发明实施例进行漏电检测的MOSFET的结构示意图；
图2为本发明实施例中Bvd/sgt测试结构电路示意图；
图3为本发明实施例中Bvds/gt测试结构电路示意图；
图4为本发明实施例中Bvt/sdg测试结构电路示意图。
具体实施方式
图1为本发明实施例进行漏电检测的MOSFET的结构示意图，如图1所示，该MOSFET包括衬底PTUB，衬底PTUB上设置有栅极G、漏极D、源极S以及衬底电极P+。本发明提供的漏电位置检测方法便是用于对如图1所示的MOSFET的漏电位置进行定位。
在芯片测试时一般可以分为两种测试方式：一种是施加电压测试电流；另一种是施加电流测试电压。由于本发明要确定漏电流，因此采用第一种方法即施加电压测试电流来定位漏电位置。
通常单管的击穿电压就是在漏极上加一个反向电压，一开始当漏极上的电压还没有达到击穿电压时，源漏电流很小。当电压达到击穿电压时，源漏之间的电流会突然增大，达到微安级甚至更高。这个时候漏极上加的电压就是击穿电压。本发明中判断达到击穿电压的条件一般是1μA电流，即本发明可以将1μA作为预设电流值来获得判断结果。
本发明具体是通过将如图1的MOSFET进行电路连接，分别组成Bvd/sgt测试结构、Bvds/gt测试结构以及Bvt/sdg测试结构，并且基于上述三种结构进行测试，获得三个测试结果，并根据获得三个测试结果来判断漏电位置。此处应该说明的是上述三种测试结构的连接和测试并不分先后，测试顺序不会影响最后的判断结果。
以下结合附图对本发明提供的方法进行详细说明。图2为本发明实施例中Bvd/sgt测试结构电路示意图，图3为本发明实施例中Bvds/gt测试结构电路示意图，图4为本发明实施例中Bvt/sdg测试结构电路示意图。
首先，如图2所示，对漏极D、源极S、栅极G以及衬底电极P+进行电线连接，形成Bvd/sgt测试结构；该Bvd/sgt测试结构中源极S、栅极G以及衬底电极P+共同接地；向漏极D施加测试电压（电压源未示出），在测试电压逐渐增大的过程，检测流经漏极的电流是否达到预设电流值例如1μA，以获得第一检测结果。本发明可以在电压源与漏极之间设置一个电流表，来观察流经漏极的电流的变化。其中，所述第一检测结果可以理解为流经漏极D的电流是否达到1μA。
然后，如图3所示，对漏极D、源极S、栅极G以及衬底电极P+进行电线连接，形成Bvds/gt测试结构；该Bvds/gt测试结构中栅极S和衬底电极P+共同接地，漏极D和源极S短接；向漏极D和源极S施加测试电压，在测试电压逐渐增大的过程，检测流经漏极D和源极S的电流是否达到预设电流值例如1μA，以获得第二检测结果。本发明可以在电压源与漏极和源极之间设置一个电流表，来观察流经漏极和源极的电流的变化。其中，所述第二检测结果可以理解为流经漏极D和源极S的电流是否达到1μA。
然后，如图4所示，对漏极D、源极S、栅极G以及衬底电极P+进行电线连接，形成Bvt/sdg测试结构；该Bvt/sdg测试结构中源极S、栅极G以及漏极D共同接地；向衬底电极P+施加测试电压，在测试电压逐渐增大的过程，检测流经衬底电极P+的电流是否达到预设电流值例如1μA，以获得第三检测结果。本发明可以在电压源与衬底电极之间设置一个电流表，来观察流经衬底电极的电流的变化。其中，所述第三检测结果可以理解为流经衬底电极P+的电流是否达到1μA。
最后，根据上述获得第一检测结果、第二检测结果和第三检测结果，对MOSFET的漏电位置进行定位，具体包括：
若第一检测结果为流经漏极的电流达到预设电流值，第二检测结果为流经漏极和源极的电流达到预设电流值，且第三检测结果为流经衬底电极的电流没有达到预设电流值，则获知漏电位置位于栅极和漏极之间；
若第一检测结果为流经漏极的电流没有达到预设电流值，第二检测结果为流经漏极和源极的电流达到预设电流值，且第三检测结果为流经衬底电极的电流没有达到预设电流值，则获知漏电位置位于栅极和源极之间；
若第一检测结果为流经漏极的电流没有达到预设电流值，第二检测结果为流经漏极和源极的电流达到预设电流值，且第三检测结果为流经衬底电极的电流达到预设电流值，则获知漏电位置位于源极和衬底电极之间；
若第一检测结果为流经漏极的电流达到预设电流值，第二检测结果为流经漏极和源极的电流达到预设电流值，且第三检测结果为流经衬底电极的电流达到预设电流值，则获知漏电位置位于漏极和衬底电极之间；
若第一检测结果为流经漏极的电流达到预设电流值，第二检测结果为流经漏极和源极的电流没有达到预设电流值，且第三检测结果为流经衬底电极的电流没有达到预设电流值，则获知漏电位置位于源极和漏极之间；
若第一检测结果为流经漏极的电流没有达到预设电流值，第二检测结果为流经漏极和源极的电流没有达到预设电流值，且第三检测结果为流经衬底电极的电流达到预设电流值，则获知漏电位置位于栅极和衬底电极之间。
为了便于理解，可以将第一检测结果、第二检测结果和第三检测结果填入表1，以“X”表示电流达到1μA，“-”表示电流没有达到1μA，“G-D”表示漏电位置在栅极G和漏极D之间。由表1可见所有MOSFET相应位置的漏电都可以通过本发明提供的检测方法准确定位，从而明确是哪里漏电失效。
表1
| Bvd/sgt | Bvt/sdg | Bvds/gt | 漏电位置 |
| X | - | X | G-D |
| - | - | X | G-S |
| - | X | X | S-T |
| X | X | X | D-T |
| X | - | - | D-S |
| - | X | - | G-T |
本发明提供的MOSFET的漏电位置检测方法，通过简单的电路连接，用探针测试就可以锁定漏电位置，而且探针测试在所有的芯片制造工厂都有；通过本发明的方法能够提高漏电失效分析效率，降低漏电分析成本，而且漏电位置定位准确。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种金氧半场效晶体管MOSFET的漏电位置检测方法，适用于对MOSFET的漏电位置进行定位，所述MOSFET包括衬底、所述衬底上设置有漏极、源极、栅极以及衬底电极；其特征在于，所述方法包括：
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvd/sgt测试结构；所述Bvd/sgt测试结构中所述源极、所述栅极以及所述衬底电极共同接地；向所述漏极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述漏极的电流是否达到预设电流值，以获得第一检测结果；
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvds/gt测试结构；所述Bvds/gt测试结构中所述栅极和所述衬底电极共同接地，所述漏极和所述源极短接；向所述漏极和所述源极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述漏极和所述源极的电流是否达到预设电流值，以获得第二检测结果；
对漏极、源极、栅极以及衬底电极进行电线连接，形成Bvt/sdg测试结构；所述Bvt/sdg测试结构中所述源极、所述栅极以及所述漏极共同接地；向所述衬底电极施加测试电压，在所述测试电压逐渐增大的过程，检测流经所述衬底电极的电流是否达到预设电流值，以获得第三检测结果；
根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述栅极和所述漏极之间。
3.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述栅极和所述源极之间。
4.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述源极和所述衬底电极之间。
5.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述漏极和所述衬底电极之间。
6.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流没有达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流没有达到预设电流值，则获知漏电位置位于所述源极和所述漏极之间。
7.根据权利要求1所述的方法，其特征在于，所述根据所述第一检测结果、所述第二检测结果和所述第三检测结果，对所述MOSFET的漏电位置进行定位包括：
若所述第一检测结果为流经所述漏极的电流没有达到预设电流值，所述第二检测结果为流经所述漏极和所述源极的电流没有达到预设电流值，且所述第三检测结果为流经所述衬底电极的电流达到预设电流值，则获知漏电位置位于所述栅极和所述衬底电极之间。
8.根据权利要求1至7任一所述的方法，其特征在于，所述预设电流值为1μA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310343940.6A CN104345259A (zh) | 2013-08-08 | 2013-08-08 | 金氧半场效晶体管mosfet的漏电位置检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310343940.6A CN104345259A (zh) | 2013-08-08 | 2013-08-08 | 金氧半场效晶体管mosfet的漏电位置检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104345259A true CN104345259A (zh) | 2015-02-11 |
Family
ID=52501284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310343940.6A Pending CN104345259A (zh) | 2013-08-08 | 2013-08-08 | 金氧半场效晶体管mosfet的漏电位置检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104345259A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109709465A (zh) * | 2019-01-02 | 2019-05-03 | 电子科技大学 | 一种mosfet漏电电流提取电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030224545A1 (en) * | 2002-06-04 | 2003-12-04 | Chung Steve S. | Direct determination of interface traps in mos devices |
| CN1982909A (zh) * | 2005-12-14 | 2007-06-20 | 万国半导体股份有限公司 | 进行晶片水平的非箝位感性切换试验的结构和方法 |
| CN102692543A (zh) * | 2012-06-01 | 2012-09-26 | 西安邮电大学 | 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法 |
| US20130054210A1 (en) * | 2010-10-21 | 2013-02-28 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Method for Determining BSIMSOI4 DC Model Parameters |
-
2013
- 2013-08-08 CN CN201310343940.6A patent/CN104345259A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030224545A1 (en) * | 2002-06-04 | 2003-12-04 | Chung Steve S. | Direct determination of interface traps in mos devices |
| CN1982909A (zh) * | 2005-12-14 | 2007-06-20 | 万国半导体股份有限公司 | 进行晶片水平的非箝位感性切换试验的结构和方法 |
| US20130054210A1 (en) * | 2010-10-21 | 2013-02-28 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Method for Determining BSIMSOI4 DC Model Parameters |
| CN102692543A (zh) * | 2012-06-01 | 2012-09-26 | 西安邮电大学 | 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法 |
Non-Patent Citations (2)
| Title |
|---|
| 无锡华晶上华半导体有限公司: "PCM测试原理及方法简介", 《PCM测试原理及方法简介》 * |
| 金红杰 等: "半导体芯片PCM测试技术的应用研究", 《微电子学与计算机》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109709465A (zh) * | 2019-01-02 | 2019-05-03 | 电子科技大学 | 一种mosfet漏电电流提取电路 |
| CN109709465B (zh) * | 2019-01-02 | 2020-10-27 | 电子科技大学 | 一种mosfet漏电电流提取电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106646180B (zh) | 一种wat阈值电压测试方法及系统 | |
| Yang et al. | High temperature gate-bias and reverse-bias tests on SiC MOSFETs | |
| CN103941172B (zh) | 半导体测试装置及测试方法 | |
| CN107621600A (zh) | 一种利用GaN基HEMT器件反向栅源电流在线测量结温的方法 | |
| JP2008058313A (ja) | 漏れ電流測定方法及び装置 | |
| CN104377143B (zh) | 一种测试mos器件阱电阻的方法 | |
| CN103308840B (zh) | 晶圆可接受测试方法 | |
| US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
| CN104535885A (zh) | 字线漏电点的定位方法 | |
| CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
| CN103605064B (zh) | 防止探针测试载物台漏电的方法 | |
| CN104345259A (zh) | 金氧半场效晶体管mosfet的漏电位置检测方法 | |
| CN103412032A (zh) | 增强型功率mos器件栅内引线脱落的检测方法 | |
| CN103915415B (zh) | 集成电路的可靠性分析测试结构及其测试方法 | |
| CN102298100B (zh) | 一种检测器件肖特基漏电模式的方法 | |
| CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
| CN204241624U (zh) | 击穿电压的测试结构 | |
| CN103995222B (zh) | 开关管的开启电压测试方法 | |
| CN204088304U (zh) | 半导体测试结构 | |
| CN102313613A (zh) | 一种测量fet沟道温度的装置及方法 | |
| CN103197222B (zh) | 晶体管漏电流的测试方法 | |
| CN103176116B (zh) | 一种半导体器件测试装置及其测试方法 | |
| CN102054723A (zh) | Mos器件掺杂缺陷的检测方法 | |
| Wen et al. | Failure isolation using FIB assist photon emission microscopy analysis and microprobe analysis | |
| CN104977519A (zh) | 一种测试器件热载流子注入效应的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |
|
| RJ01 | Rejection of invention patent application after publication |