CN102054723A - Mos器件掺杂缺陷的检测方法 - Google Patents
Mos器件掺杂缺陷的检测方法 Download PDFInfo
- Publication number
- CN102054723A CN102054723A CN 200910207783 CN200910207783A CN102054723A CN 102054723 A CN102054723 A CN 102054723A CN 200910207783 CN200910207783 CN 200910207783 CN 200910207783 A CN200910207783 A CN 200910207783A CN 102054723 A CN102054723 A CN 102054723A
- Authority
- CN
- China
- Prior art keywords
- mos device
- disappearance
- metal plug
- source
- defect model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种MOS器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。利用本发明简化了检测步骤，提高了检测的精确度。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种MOS器件掺杂缺陷的检测方法。
背景技术
在MOS器件的制造中，离子掺杂是一种常用的技术手段，例如阱区的掺杂、深阱区的掺杂、源/漏轻掺杂区、源/漏重掺杂区以及口袋区等等都要用到离子掺杂工艺。在上述离子掺杂工艺中如果存在缺陷，则对MOS器件的性能会造成较大的影响，因此在现有技术中通常都要通过对集成电路芯片的失效分析而对离子掺杂的缺陷进行测试。
掺杂工艺形成的缺陷很难通过表面形貌来判断，在排除其它可见缺陷的基础上，通常是通过结合经验推断存在这种缺陷的可能性，这样就存在相当的不确定性。另外，也可以通过扫描电容显微镜(SCM，Scanning CapacitanceMicroscopy)和扫描电子显微镜来判定。
电容显微镜技术是通过捕捉表面电阻的变化来成像的，其设备昂贵，操作复杂，并且测试样品的制备要求很高，通常需要去除多晶硅，保留深阱区，因此制备非常困难，而且定位困难、成功率不高。鉴于上述缺点，电容显微镜技术在检测掺杂缺陷方面的实用性不高。
扫描电子显微镜的电压亮度对比技术也是常见和实用的掺杂缺陷检测手段，扫描电子显微镜通过PN结表面的金属插塞来收集表面结反射的二次电子的多寡，呈现出明暗对比的图像。具体地，当PN结正偏或导通时，二次电子反射率最高，金属插塞表面为“亮”；当PN结反偏时，二次电子反射率低，金属插塞表面为“灰”；当结断开时，二次电子反射率最低，金属插塞表面为“暗”，所述“灰”介于“亮”和“暗”之间。在离子掺杂工艺中，掺杂离子的浓度不同可导致扫描电子显微镜呈现出不同亮度的图像，从而可以根据图像的明亮程度判断离子掺杂的工艺是否存在缺陷。通常地，采用扫描电子显微镜测试后，人们利用肉眼来观察测试图上的明亮程度和图形区域，这样就存在对图形区域定位困难和对明亮程度的判断不准确的问题，因此测试的精确度较差。
发明内容
本发明解决的技术问题是提供一种MOS器件掺杂缺陷的检测方法可以提高检测的精确度。
本发明的MOS器件掺杂缺陷的检测方法，包括步骤：
预先建立缺陷模型库，所述缺陷模型库包括掺杂区域缺失的MOS器件以及其对应的扫描电子显微镜测试图，即缺陷模型图，所述缺陷模型图包括源极/漏极上的金属插塞所对应的图形；
提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；
利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；
利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。
优选的，所述金属插塞包括位于源极/漏极上与源极/漏极连通的第一金属插塞，位于栅极上与栅极连通的第二金属插塞；
所述利用所述测试图和所述缺陷模型图比对的步骤包括比较所述测试图中第一金属插塞对应的图形和所述缺陷模型图中源极/漏极上的第一金属插塞对应的图形；比较所述测试图中第二金属插塞对应的图形和所述缺陷模型图中栅极上的第二金属插塞对应的图形。
优选的，所述建立缺陷模型库的步骤包括：
提供所述存在掺杂缺失的MOS器件，所述掺杂缺失的MOS器件包括位于源极/漏极上与源极/漏极连通的第一金属插塞，位于栅极上与栅极连通的第二金属插塞；
利用扫描电子显微镜对所述源极/漏极上的第一金属插塞和栅极上的第二金属插塞进行测试，得到所述缺陷模型图。
优选的，还包括步骤：
提供存在掺杂缺失的MOS器件和不存在掺杂缺失的MOS器件；
将所述待检测MOS器件的栅极、所述存在掺杂缺失的MOS器件的栅极和所述不存在掺杂缺失的MOS器件的栅极相连，并且连接到第一金属层；
将所述待检测MOS器件的源极、所述存在掺杂缺失的MOS器件的源极和所述不存在掺杂缺失的MOS器件的源极相连，并且连接到第二金属层；
将所述待检测MOS器件的的漏极、所述存在掺杂缺失的MOS器件的漏极和所述不存在掺杂缺失的MOS器件的漏极相连，并且连接到第三金属层；
向第一金属层、第二金属层、第三金属层施加电压，并测试所述待检测MOS器件、所述存在掺杂缺失的MOS器件和所述不存在掺杂缺失的MOS器件的电学特性曲线；
利用所述待检测MOS器件的电学特性曲线与所述存在掺杂缺失的MOS器件和所述不存在掺杂缺失的MOS器件的电学特性曲线进行比对，从而得到所述待检测MOS器件的存在掺杂缺陷的区域。
优选的，将所述待检测MOS器件的衬底、所述存在掺杂缺失的MOS器件的衬底和所述不存在掺杂缺失的MOS器件的衬底相连，并且连接到第四金属层，所述第四金属层接地。
优选的，所述存在掺杂缺失的MOS器件包括深阱区缺失的MOS器件、沟道掺杂区缺失的MOS器件、源/漏轻掺杂区缺失的MOS器件、源/漏重掺杂区缺失的MOS器件以及口袋区缺失的MOS器件。
优选的，所述不存在掺杂缺失的MOS器件包括深阱区、沟道掺杂区、源/漏轻掺杂区、源/漏重掺杂区以及口袋区。
优选的，所述电学特性曲线包括Vg-Id-Vd曲线、Vg-Ig-Vd曲线、Vg-Is-Vs曲线或Vg-Ig-Vs曲线。
优选的，所述Vg-Id-Vd曲线的测量方法包括：Vg变化，测量Id-Vd或者固定Vd，测量Id-Vg。
和现有技术相比本发明的优点在于：
通过建立缺陷模型库，从而可以预先获得掺杂区域缺失的MOS器件及其对应的缺陷模型图，从而在对待检测的MOS器件检测的时候，就可以利用测试图和缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。这样就可以更加准确的定位存在缺陷的掺杂区域，以及缺陷的严重程度，因此提高了掺杂缺陷检测的精确度。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为本发明的掺杂缺陷的检测方法流程图；
图2所示为N型源/漏极轻掺杂区缺失的MOS器件的结构示意图；
图3为图2所对应的N型源/漏极轻掺杂区缺失的MOS器件的缺陷模型图；
图4所示为P型沟道掺杂区缺失的MOS器件的结构示意图；
图5所示为N型深阱区缺失的MOS器件的结构示意图；
图6所示为P型源/漏重掺杂区缺失的MOS器件的结构示意图；
图7所示为P型口袋区缺失的MOS器件的结构示意图；
图8为待测试MOS器件的结构示意图；
图9为本发明的源/漏轻掺杂区的MOS器件存在缺陷的测试图；
图10为电性测试的测试结构示意图。
具体实施方式
从背景技术可知现有的掺杂缺陷的检测方法成功率和实用性都不高，因此本发明经过研究得出一种掺杂缺陷的检测方法。
本发明通过建立缺陷模型库，从而可以预先获得掺杂区域缺失的MOS器件及其对应的缺陷模型图，从而在对待检测的MOS器件检测的时候，就可以利用测试图和缺陷模型图比对，当所述测试图中第一金属插塞对应的图形和所述缺陷模型图中源极/漏极上的金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。这样就可以更加准确的定位存在缺陷的掺杂区域，以及缺陷的严重程度，因此提高了掺杂缺陷检测的精确度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
图1为本发明的掺杂缺陷的检测方法的流程图。下面结合图1进行说明，掺杂缺陷的检测方法包括步骤：
S10：预先建立缺陷模型库，所述缺陷模型库包括掺杂区域缺失的MOS器件以及其对应的扫描电子显微镜测试图，即缺陷模型图，所述缺陷模型图包括源极/漏极上的金属插塞所对应的图形。
具体地还包括步骤：
首先，提供所述存在掺杂缺失的MOS器件。所述存在掺杂缺失的MOS器件可以是深阱区缺失的MOS器件、源/漏轻掺杂区缺失的MOS器件、源/漏重掺杂区缺失的MOS器件或口袋区缺失的MOS器件。例如在制作MOS器件的过程中，掺杂深阱区时不进行掺杂，而其它的制作步骤不变，这样就得到了深阱区缺失的MOS器件；同样在制作MOS器件的过程中，源/漏轻掺杂区时不进行掺杂，而其它的制作步骤不变，这样就得到了源/漏轻掺杂区缺失的MOS器件，同样道理可以一一得到源/漏重掺杂区缺失的MOS器件以及口袋区缺失的MOS器件，或者存在两种或两种以上掺杂区缺失的MOS器件。
所述掺杂缺失的MOS器件包括位于源极/漏极上与源极/漏极连通的金属插塞。
接着，利用扫描电子显微镜对所述存在掺杂缺失的MOS器件进行测试，得到扫描电子显微镜测试图，即缺陷模型图。将每一种掺杂缺失MOS器件的掺杂缺失的区域，例如深阱区缺失、口袋区缺失等，以及掺杂缺失区域对应的缺陷模型图存入缺陷模型库。
图2所示为N型源/漏轻掺杂区缺失的MOS器件的结构示意图，图3为图2所对应的N型源/漏轻掺杂区缺失的MOS器件的缺陷模型图。其中源/漏轻掺杂区和源/漏重掺杂区构成源极和漏极，源极和漏极上具有第一金属插塞210，栅极上具有第二金属插塞220。
图4所示为P型沟道掺杂区缺失的MOS器件的结构示意图。其中MOS器件的P型沟道掺杂区缺失。图5所示为N型深阱区掺杂区缺失的MOS器件的结构示意图，其中MOS器件的N型深阱区掺杂区缺失。图6所示为P型源/漏重掺杂区缺失的MOS器件的结构示意图，其中MOS器件的P型源/漏重掺杂区缺失。图7所示为P型口袋区缺失的MOS器件的结构示意图，其中MOS器件的P型口袋区缺失。在上述示意图中缺失的区域用虚线表示。
其中不同掺杂区缺失的MOS器件对应的缺陷模型图的亮暗程度不同，例如重掺杂源极区缺失的NMOS器件的缺陷模型图的金属插塞位置为亮，而轻掺杂源极区缺失的MOS器件的缺陷模型图的金属插塞位置为灰。
优选的，所述存在掺杂缺失的MOS器件还包括位于栅极上与栅极连通的第二金属插塞；所述缺陷模型图还包括栅极上的金属插塞所对应的图形。
S20：提供待检测MOS器件，所述待检测MOS器件包括位于源极/漏极上与源极/漏极连通的第一金属插塞。
具体的，参考图8，所述待检测MOS器件包括半导体衬底300，位于半导体衬底内的P型阱区302，位于阱区内的N型深阱区305、位于N型深阱区305内的P型源/漏轻掺杂区325和P型源/漏重掺杂区335，位于源/漏轻掺杂区之间的沟槽掺杂区315。源/漏轻掺杂区和源/漏重掺杂区构成源/漏极。在源/漏极上具有第一金属插塞330。且在该MOS器件中，沟道掺杂区315的掺杂存在缺陷，例如离子浓度小于制作MOS晶体管的合格值。
优选的，在栅极上具有第二金属插塞320。
S30：利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括第一金属插塞对应的图形。
具体的，参考图9，该测试图为源/漏轻掺杂区的MOS器件存在缺陷的测试图。该扫描电子显微镜的测试方法为本领域技术人员熟知的方法，由于背景技术处有描述因此不在赘述。
S40：利用所述测试图和所述缺陷模型图比对，当所述测试图中第一金属插塞对应的图形和所述缺陷模型图中源极/漏极上的金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。
具体的，利用图9所示的测试图和缺陷模型库中的缺陷模型图一一比对，例如先和深阱区缺失的缺陷模型图比对，再和源/漏轻掺杂区缺失的缺陷模型图比对、源/漏重掺杂区缺失的缺陷模型图、再和沟道掺杂区缺失的模型图比对以及口袋区缺失的缺陷模型图比对。
通过比对发现当所述中第一金属插塞330对应的图形和所述轻掺杂源极/漏极区域缺陷模型图中源极/漏极上的金属插塞对应的图形亮度接近，从而可以判断所述待检测MOS器件内的轻掺杂源极/漏极区存在掺杂缺陷，并且当所述亮度越接近，说明所述半导体器件内的沟道掺杂区缺陷越严重，说明轻掺杂源极/漏极区的掺杂浓度远远小于合格值。
优选的，所述待检测MOS器件还包括位于栅极上与栅极连通的第二金属插塞320；所述测试图还包括第二金属插塞320对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中第二金属插塞320对应的图形和所述缺陷模型图中栅极上的金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在对应的掺杂缺陷区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。
而将待测MOS器件和源/漏重掺杂区缺失的缺陷模型图比对以及口袋区缺失的缺陷模型图比对时，图形亮度差别较大，从而说明源/漏重掺杂区以及口袋区的掺杂存在的缺陷较小或者不存在缺陷。
在利用测试图和缺陷模型图对比中，将测试图中第一金属插塞对应的图形和缺陷模型图中源极/漏极上的金属插塞对应的图形对比，再结合测试图中第二金属插塞对应的图形和缺陷模型图中栅极上的金属插塞对应的图形对比。这样可以较好的确定待测试MOS器件中存在掺杂缺陷的区域。
对于上述测试方法可能对于轻掺杂源/漏极区、重掺杂源/漏极区以及深阱区的掺杂缺陷有时候较难区分。进一步的在本发明的还可以包括下面的优选技术方案。
在一个优选实施方式中，如图10所示，进一步的还包括将存在掺杂缺失的MOS器件、不存在掺杂缺失的MOS器件以及待检测的MOS器件的栅极都接到第一金属层410上，源极都接到第二金属层420上，漏极都接到第三金属层430上，衬底都接到第四金属层(未图示)上。所述不存在掺杂缺失的MOS器件是指比较理想的不存在掺杂缺陷的MOS器件。
接着将第一金属层从0V到VDD变化，第二金属层接VDD，第四金属层接GND，测量第三金属层的电压和电流变化，得到漏极的电流Id和漏极的电压Vd，得到Vg-Id-Vd曲线。
优选的，所述Vg-Id-Vd曲线的测量方法还包括：固定Vd，测量Id-Vg。
接着将第一金属层的电压从0V到VDD变化，第二金属层接GND，第四金属层接GND，第三金属层的电压接VDD，测量第一金属层的电流和第三金属层的电压，得到栅极电流Ig和漏极电压Vd，得到Vg-Ig-Vd曲线。
接着将第一金属层从0V到VDD变化，第三金属层接VDD，第四金属层接GND，测量第二金属层的电压和电流变化，得到源极的电流Is和源极的电压Vs，得到Vg-Is-Vs曲线。
接着将第一金属层从0V到VDD变化，第三金属层接VDD，第四金属层接GND，测量第二金属层的电压和栅极电流变化，得到源极的电压Vs和栅极电流Ig，得到Vg-Ig-Vs曲线。
另外还包括电容与电压的测量。
上述测量是利用微米探针(micri-probing)进行测量，通过测量得到存在掺杂缺失的MOS器件、不存在掺杂缺失的MOS器件以及待检测的MOS器件的Vg-Id-Vd曲线、Vg-Ig-Vd曲线、Vg-Is-Vs曲线或Vg-Ig-Vs曲线，并且进行比较，从而可以得到待测量器件的哪一个掺杂区域出现存在缺陷，并且缺陷的程度如何。
在上述测试之后，还可以包括对器件进行解剖，观察其截面。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种MOS器件掺杂缺陷的检测方法，其特征在于，包括步骤：
预先建立缺陷模型库，所述缺陷模型库包括掺杂区域缺失的MOS器件以及其对应的扫描电子显微镜测试图，即缺陷模型图，所述缺陷模型图包括半导体器件上的金属插塞所对应的图形；
提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；
利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；
利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。
2.根据权利要求1所述的检测方法，其特征在于，所述金属插塞包括位于源极/漏极上与源极/漏极连通的第一金属插塞，位于栅极上与栅极连通的第二金属插塞；
所述利用所述测试图和所述缺陷模型图比对的步骤包括比较所述测试图中第一金属插塞对应的图形和所述缺陷模型图中源极/漏极上的第一金属插塞对应的图形；比较所述测试图中第二金属插塞对应的图形和所述缺陷模型图中栅极上的第二金属插塞对应的图形。
3.根据权利要求2所述的检测方法，其特征在于，所述建立缺陷模型库的步骤包括：
提供所述存在掺杂缺失的MOS器件，所述掺杂缺失的MOS器件包括位于源极/漏极上与源极/漏极连通的第一金属插塞，位于栅极上与栅极连通的第二金属插塞；
利用扫描电子显微镜对所述源极/漏极上的第一金属插塞和栅极上的第二金属插塞进行测试，得到所述缺陷模型图。
4.根据权利要求2所述的检测方法，其特征在于，还包括步骤：
提供存在掺杂缺失的MOS器件和不存在掺杂缺失的MOS器件；
将所述待检测MOS器件的栅极、所述存在掺杂缺失的MOS器件的栅极和所述不存在掺杂缺失的MOS器件的栅极相连，并且连接到第一金属层；
将所述待检测MOS器件的源极、所述存在掺杂缺失的MOS器件的源极和所述不存在掺杂缺失的MOS器件的源极相连，并且连接到第二金属层；
将所述待检测MOS器件的的漏极、所述存在掺杂缺失的MOS器件的漏极和所述不存在掺杂缺失的MOS器件的漏极相连，并且连接到第三金属层；
向第一金属层、第二金属层、第三金属层施加电压，并测试所述待检测MOS器件、所述存在掺杂缺失的MOS器件和所述不存在掺杂缺失的MOS器件的电学特性曲线；
利用所述待检测MOS器件的电学特性曲线与所述存在掺杂缺失的MOS器件和所述不存在掺杂缺失的MOS器件的电学特性曲线进行比对，从而得到所述待检测MOS器件的存在掺杂缺陷的区域。
5.根据权利要求4所述的检测方法，其特征在于，将所述待检测MOS器件的衬底、所述存在掺杂缺失的MOS器件的衬底和所述不存在掺杂缺失的MOS器件的衬底相连，并且连接到第四金属层，所述第四金属层接地。
6.根据权利要求1或4所述的检测方法，其特征在于，所述存在掺杂缺失的MOS器件包括深阱区缺失的MOS器件、沟道掺杂区缺失的MOS器件、源/漏轻掺杂区缺失的MOS器件、源/漏重掺杂区缺失的MOS器件以及口袋区缺失的MOS器件。
7.根据权利要求4所述的检测方法，其特征在于，所述不存在掺杂缺失的MOS器件包括深阱区、沟道掺杂区、源/漏轻掺杂区、源/漏重掺杂区以及口袋区。
8.根据权利要求4所述的检测方法，其特征在于，所述电学特性曲线包括Vg-Id-Vd曲线、Vg-Ig-Vd曲线、Vg-Is-Vs曲线或Vg-Ig-Vs曲线。
9.根据权利要求8所述的检测方法，其特征在于，所述Vg-Id-Vd曲线的测量方法包括：Vg变化，测量Id-Vd或者固定Vd，测量Id-Vg。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910207783 CN102054723B (zh) | 2009-10-30 | 2009-10-30 | Mos器件掺杂缺陷的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910207783 CN102054723B (zh) | 2009-10-30 | 2009-10-30 | Mos器件掺杂缺陷的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054723A true CN102054723A (zh) | 2011-05-11 |
| CN102054723B CN102054723B (zh) | 2012-10-17 |
Family
ID=43958914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910207783 Active CN102054723B (zh) | 2009-10-30 | 2009-10-30 | Mos器件掺杂缺陷的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054723B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091326A (zh) * | 2011-10-31 | 2013-05-08 | 无锡华润上华科技有限公司 | 识别缺陷类型的方法 |
| CN104483615A (zh) * | 2014-12-24 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mos器件缺陷验证方法 |
| CN103137603B (zh) * | 2011-11-23 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法 |
-
2009
- 2009-10-30 CN CN 200910207783 patent/CN102054723B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091326A (zh) * | 2011-10-31 | 2013-05-08 | 无锡华润上华科技有限公司 | 识别缺陷类型的方法 |
| CN103091326B (zh) * | 2011-10-31 | 2015-04-22 | 无锡华润上华科技有限公司 | 识别缺陷类型的方法 |
| CN103137603B (zh) * | 2011-11-23 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法 |
| CN104483615A (zh) * | 2014-12-24 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mos器件缺陷验证方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054723B (zh) | 2012-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
| KR101365193B1 (ko) | 집적 회로 검사에 이용되는 표면 전압에 대한 신호 강도맵핑용 구조 및 방법 | |
| TWI433160B (zh) | 積體電路製程中判定缺陷的結構與方法 | |
| US10451666B2 (en) | Methodology for early detection of TS to PC short issue | |
| US20080267489A1 (en) | Method for determining abnormal characteristics in integrated circuit manufacturing process | |
| CN102522386B (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
| CN102157496B (zh) | 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 | |
| CN103367193B (zh) | 栅氧化层陷阱密度及位置的测试方法及装置 | |
| CN101025427A (zh) | 集成电路及金属氧化物半导体元件中判断漏电流的方法 | |
| CN102054723B (zh) | Mos器件掺杂缺陷的检测方法 | |
| CN104733343A (zh) | 栅氧层缺陷检测方法及器件漏电检测方法 | |
| Lee et al. | Fault localization in contact level by using conductive atomic force microscopy | |
| CN103822948B (zh) | 半导体器件的测试方法 | |
| CN204241624U (zh) | 击穿电压的测试结构 | |
| US20050037525A1 (en) | System and method of evaluating gate oxide integrity for semiconductor microchips | |
| CN2938404Y (zh) | 一种测量pn结电流的测试装置 | |
| CN102569116B (zh) | 适于源漏导通检测的检测结构及其检测方法 | |
| CN103915415B (zh) | 集成电路的可靠性分析测试结构及其测试方法 | |
| KR20150042404A (ko) | 반도체 장치의 검사 방법 및 이에 사용되는 프로빙 어셈블리 | |
| CN106653641B (zh) | 一种tft制程工艺的电学性能测试方法 | |
| CN104297667A (zh) | 检测晶格位错的方法 | |
| Shen et al. | Couple passive voltage contrast with Scanning Probe Microscope to identify invisible implant issue | |
| Zhang et al. | Conductive-AFM for Inline Voltage Contrast Defect Characterization at Advanced Technology Nodes | |
| Lin et al. | Conductive atomic force microscopy application for semiconductor failure analysis in advanced nanometer process | |
| CN104977519A (zh) | 一种测试器件热载流子注入效应的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171031 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TR01 | Transfer of patent right |