CN104332503A - 一种高压快恢复二极管芯片及其生产工艺 - Google Patents

一种高压快恢复二极管芯片及其生产工艺 Download PDF

Info

Publication number
CN104332503A
CN104332503A CN201410551171.3A CN201410551171A CN104332503A CN 104332503 A CN104332503 A CN 104332503A CN 201410551171 A CN201410551171 A CN 201410551171A CN 104332503 A CN104332503 A CN 104332503A
Authority
CN
China
Prior art keywords
silicon chip
chip
photoetching
passivation layer
fast recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410551171.3A
Other languages
English (en)
Other versions
CN104332503B (zh
Inventor
孙澜
单慧
朱军
刘韵吉
杨敏红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saunders Microelectronic Devices (nanjing) Co Ltd
Original Assignee
Saunders Microelectronic Devices (nanjing) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saunders Microelectronic Devices (nanjing) Co Ltd filed Critical Saunders Microelectronic Devices (nanjing) Co Ltd
Priority to CN201410551171.3A priority Critical patent/CN104332503B/zh
Publication of CN104332503A publication Critical patent/CN104332503A/zh
Application granted granted Critical
Publication of CN104332503B publication Critical patent/CN104332503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明公开了一种高压快恢复二极管芯片及其生产工艺，属于半导体芯片领域。一种高压快恢复二极管芯片，包括芯片、N+截止环、表面特殊钝化层和P+阳极，所述的芯片为快恢复二极管芯片；芯片截层从下向上依次为芯片、N+截止环、表面特殊钝化层和P+阳极。特殊钝化层包含电场限制环。芯片生产工艺采用电场限制环的方法，成功调制快恢复二极管表面电场，在同样条件下，增加了快恢复二极管的耐压；采用特殊表面钝化层，中和氧化层中表面电荷，提高了快恢复二极管耐压的稳定性，降低了反向漏电流。它具有开关损耗低，击穿电压高，漏电流小，反向功耗少的优点，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。

Description

一种高压快恢复二极管芯片及其生产工艺
技术领域
本发明涉及半导体芯片领域，更具体地说，涉及一种高压快恢复二极管芯片及其生产工艺。
背景技术
多年来，PN高压功率快恢复二极管(FRD)的关断特性，一直备受关注。如何获得反向恢复时间段、软度大、反向漏电流低的二极管是器件设计的主要目标。在广泛使用的高速硬件开关电路中，开关器件的软度具有特别重要的意义。但是，但常规的器件设计制造技术，提高软度与提高开关速度是相互矛盾的。现有技术利用质子辐照感生的空位缺陷对铂院子的汲取作用，获得了局域寿命控制，辅以能量为4MeV电子辐照整体寿命控制技术，在具有低阳极发射效率结构的高压功率快恢复二极管中实现了更好的综合性能的优化。测试表明此类快恢复二极管具有反向恢复时间短、软度大、反向漏电低的优良特性。参考文献：固体电子学研究与进展，高压功率快恢复二极管的寿命控制研究，2008年3月第28卷第1期，谢书珊、胡冬青、亢宝位。
参考文献：半导体学报，用局域寿命控制技术改善功率快恢复二极管性能的仿真研究，2003年第24卷第5期，第520-526页，吴鹤，吴郁，亢宝位，贾云鹏。文献中表述了作为功率开关器件，高压快恢复二极管(FRD)的最重要的性能参数是反向恢复时间，为了减小反向恢复时间，针对局域低寿命区的参数对快恢复硅功率二极管性能的影响进行了系统的仿真研究，得到了全面系统的研究结果其中包括局域低寿命区在二极管中的位置不同和局域低寿命区中复合中心能级在禁带中的位置不同对快恢复二极管的反向恢复时间、反向恢复软度银子、正向压降、漏电流对各个单项性能的影响，以及水各项综合性能综合折衷的影响。这些结果对高速功率器件寿命工程研究和器件制造工程都有重要的参考价值。
目前半导体行业内生产高压快恢复二极管(FRD)芯片通常采用V型槽玻璃钝化生产工艺。但现有技术存在多种问题，主要的问题如下：1)、击穿电压低，漏电流大。2)、正向导通电压较大，导致功耗较大，二极管易烧毁。
发明内容
1.要解决的技术问题
针对现有技术中存在的击穿电压低，漏电流大，正向导通电压较大，功耗较大，二极管芯片易烧毁问题，本发明提供了一种高压快恢复二极管芯片及其生产工艺，它具有开关损耗低，击穿电压高，漏电流小，反向功耗少的优点，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。
2.技术方案
本发明的目的通过以下技术方案实现。
一种高压快恢复二极管芯片，包括芯片、N+截止环、表面特殊钝化层和P+阳极，所述的芯片为快恢复二极管芯片；芯片截层从下向上依次为芯片、N+截止环、表面特殊钝化层和P+阳极。
更进一步的，所述的特殊钝化层包含电场限制环。
一种高压快恢复二极管芯片生产工艺，其步骤如下：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化层的生长：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1-2um，氧化炉温度为1000-1100℃；
3)P+硼扩散光刻：对步骤2)处理完成的硅片进行光刻，形成在P+阳极区域的P+阳极(4)，表面特殊钝化层(3)区域形成电场限制环；
4)湿刻腐蚀场氧化层：对步骤3)处理完成的硅片进行湿刻腐蚀，在P+硼扩散光刻的区域中去除步骤2)淀积的场氧化层；去除P+硼扩散光刻的光刻胶；
5)离子注入保护氧化前表面清洗：使用步骤1)的相同方法对上一步骤处理完成后的硅片表面进行清洗；
6)离子注入保护氧化层的生长：将步骤5)处理完成的硅片置于氧化炉中生长，在P+硼扩散的光刻区域生长一层保护氧化层，氧化炉温度为900-1000℃；
7)P+硼离子注入：将步骤6)处理完成的硅片在40KeV-80KeV能量下进行硼离子轰击，硼离子注入硅片表面，形成P+-N-结；
8)湿刻腐蚀离子注入保护氧化层：将步骤7)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除P+硼扩散区域的氧化层；
9)离子推进前表面清洗：使用步骤1)的相同方法对上一步骤处理完成硅片进行表面清洗；
10)离子推进：将步骤9)处理完成的硅片置于扩散炉中，进行扩散，P+-N-结的结深增加，同时激活注入的硼离子；扩散炉温度为1100-1200℃；
11)N+截止环光刻：对步骤10)处理完成的硅片进行光刻，硅片中形成高压快恢复二极管的N+截止环；
12)湿刻腐蚀热氧化层：将步骤11)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除N+截止环光刻区域淀积的热氧化层；
13)N+截止环离子注入：将步骤12)处理完成的硅片，在N+截止环(2)使用40KeV-80KeV能量进行磷离子注入，用剥离液在常温下去除N+截止环表面的光刻胶；
14)正面金属接触窗口光刻：对步骤13)处理完成的硅片进行光刻，在电场限制环和表面特殊钝化层的区域中形成金属接触窗口的区域；
15)湿刻腐蚀热氧化层：将步骤14)处理完成的硅片，使用湿刻腐蚀，在正面金属接触窗口光刻的区域使用体积比为6：1的氟化氨和氢氟酸溶液去除淀积的热氧化层；用剥离液在常温下去除正面金属接触窗口光刻的光刻胶；
16)蒸发正面金属：将步骤15)处理完成的硅片，对硅片进行电子束蒸发，在硅片上淀积隔离金属和正面金属；
17)正面金属光刻：对步骤16)处理完成的硅片进行光刻，正面金属区域的正面金属在P+阳极内；
18)湿刻正面金属：将步骤17)处理完成的硅片，在常温下使用体积比为85％的磷酸溶液去除P+阳极区域外的正面金属，使用剥离液在常温下去除正面金属光刻时涂覆的光刻胶；
19)炉管淀积特殊表面钝化层：将步骤18)处理完成的硅片置入合金炉管中，硅片形成表面特殊钝化层，表面特殊钝化层由氮化硅材料组成；
20)正面金属合金：将步骤19)处理完成的硅片置入合金炉管中，正面金属部分形成正面金属合金，合金炉管温度为400-500℃，合金时间为20min；
21)表面钝化层光刻：将步骤20)处理完成的硅片进行光刻，硅片形成表面特殊钝化层区域；
22)湿刻表面钝化层：对步骤21)处理完成的硅片，使用体积比为85％的磷酸溶液去除P+阳极区域内的表面特殊钝化层，P+阳极区域形成正面电极，用剥离液在常温下去除表面特殊钝化层光刻的光刻胶；
23)背面减薄：对步骤22)处理得到的硅片，将硅片厚度从背面减薄到200-300um，以降低正向导通电阻；
24)背面金属淀积：对于步骤23)处理得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，形成背面电极；
25)电子束辐照：对步骤24)处理得到的硅片，用200kGy-800kGy剂量的电子束辐照，硅片引入缺陷；
26)芯片切割：将步骤25)产生的硅片，使用划片机将硅片划成单个芯片，形成独立芯片。
更进一步的，步骤8)、12)和15)中，所述的氟化氨和氢氟酸溶液，氟化氨质量浓度为40％，氢氟酸质量浓度为40％。
更进一步的，步骤16)中所述的隔离金属和正面金属相同，为钛或铝。
更进一步的，步骤23)中所述的背面减薄方法为研磨、化学机械抛光、湿法腐蚀、常压等离子腐蚀。
更进一步的，步骤24)中所述的背面金属为银。
3.有益效果
相比于现有技术，本发明的优点在于：
(1)芯片结构简单，自上而下分为四层结构，易于与其他器件进行匹配，适应性好，兼容性高；
(2)采用电场限制环的方法，成功调制快恢复二极管表面电场，在同样条件下，增加了快恢复二极管的耐压；
(3)采用特殊表面钝化层，中和氧化层中表面电荷，提高了快恢复二极管耐压的稳定性，降低了反向漏电流；
(4)使用新型的二极管芯片生产工艺，减小了开关损耗，降低了压降，减小了芯片功耗，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命；
(5)采用正面金属合金和背面减薄的方法，减小了二极管的正向导通电阻，提高了二极管的导通性能，提高了二极管的可靠性；
(6)生长的背面金属使用银，使得二极管芯片具有更好的导电性能，可靠性强，能耗低。
附图说明
图1高压快恢复二极管芯片的结构示意图；
图2高压快恢复二极管芯片的制备工艺流程图。
图中标号说明：
1、芯片；2、N+截止环；3、表面特殊钝化层；4、P+阳极。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
实施例1
如图1所示，一种高压快恢复二极管芯片，包括芯片1、N+截止环2、表面特殊钝化层3和P+阳极4，所述的芯片1为快恢复二极管芯片；所述的表面特殊钝化层3使用氮化硅材料制成，特殊钝化层3包含电场限制环，采用电场限制环的方法，成功调制快恢复二极管表面电场，在同样条件下，增加了快恢复二极管的耐压，采用特殊表面钝化层，中和氧化层中表面电荷，提高了快恢复二极管耐压的稳定性，降低了反向漏电流。
芯片截层从下向上依次为芯片1、N+截止环2、表面特殊钝化层3和P+阳极4，芯片自上而下分为四层结构，易于与其他器件进行匹配，适应性好，兼容性高。
芯片参数：
击穿电压VBR≥600V；
正向电压VF(IF＝10A)≤1.3V；
反向漏电流IR≤1μA；
反向恢复时间Trr≤50S；
结温Tj＝150℃。
针对结构方法制成的产品，产品名称U120600AA，电性能如下：VBR(25℃，IR＝100uA)＝720V，VF(25℃，IF＝15A)＝0.95V，IR(25℃，VR＝600V)＝0.1uA。
芯片的开关损耗低，压降低，芯片功耗小，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。
如图2所示，一种高压快恢复二极管芯片生产工艺，其步骤如下：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化层的生长：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1um，氧化炉温度为1000℃；
3)P+硼扩散光刻：对步骤2)处理完成的硅片进行光刻，在P+阳极4区域形成P+阳极4，表面特殊钝化层3区域形成电场限制环；
4)湿刻腐蚀场氧化层：对步骤3)处理完成的硅片进行湿刻腐蚀，在P+硼扩散光刻的区域中去除步骤2)淀积的场氧化层；去除P+硼扩散光刻的光刻胶；
5)离子注入保护氧化前表面清洗：使用步骤1)的相同方法对上一步骤处理完成后的硅片表面进行清洗；
6)离子注入保护氧化层的生长：将步骤5)处理完成的硅片置于氧化炉中生长，在P+硼扩散的光刻区域生长一层保护氧化层，氧化炉温度为900℃；
7)P+硼离子注入：将步骤6)处理完成的硅片在40KeV能量下进行硼离子轰击，硼离子注入硅片表面，形成P+-N-结；
8)湿刻腐蚀离子注入保护氧化层：将步骤7)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除P+硼扩散区域的氧化层；其中所述的氟化氨和氢氟酸溶液，氟化氨质量浓度为40％，氢氟酸质量浓度为40％；
9)离子推进前表面清洗：使用步骤1)的相同方法对上一步骤处理完成硅片进行表面清洗；
10)离子推进：将步骤9)处理完成的硅片置于扩散炉中，进行扩散，P+-N-结的结深增加，同时激活注入的硼离子；扩散炉温度为1100℃；
11)N+截止环光刻：对步骤10)处理完成的硅片进行光刻，硅片中形成高压快恢复二极管的N+截止环2；
12)湿刻腐蚀热氧化层：将步骤11)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除N+截止环2光刻区域淀积的热氧化层，氟化氨质量浓度为40％，氢氟酸质量浓度为40％；
13)N+截止环离子注入：将步骤12)处理完成的硅片，在N+截止环2使用40KeV能量进行磷离子注入，用剥离液在常温下去除N+截止环2表面的光刻胶；
14)正面金属接触窗口光刻：对步骤13)处理完成的硅片进行光刻，在电场限制环和表面特殊钝化层3的区域中形成金属接触窗口的区域；
15)湿刻腐蚀热氧化层：将步骤14)处理完成的硅片，使用湿刻腐蚀，在正面金属接触窗口光刻的区域使用体积比为6：1的氟化氨和氢氟酸溶液去除淀积的热氧化层；用剥离液在常温下去除正面金属接触窗口光刻的光刻胶，氟化氨质量浓度为40％，氢氟酸质量浓度为40％；
16)蒸发正面金属：将步骤15)处理完成的硅片，对硅片进行电子束蒸发，在硅片上淀积隔离金属和正面金属，隔离金属和正面金属为铝；
17)正面金属光刻：对步骤16)处理完成的硅片进行光刻，正面金属区域的正面金属在P+阳极4内；
18)湿刻正面金属：将步骤17)处理完成的硅片，在常温下使用体积比为85％的磷酸溶液去除P+阳极4区域外的正面金属，使用剥离液在常温下去除正面金属光刻时涂覆的光刻胶；
19)炉管淀积特殊表面钝化层：将步骤18)处理完成的硅片置入合金炉管中，硅片形成表面特殊钝化层3，表面特殊钝化层3由氮化硅材料组成，采用特殊表面钝化层，中和氧化层中表面电荷，提高了快恢复二极管耐压的稳定性，降低了反向漏电流，对二极管芯片可靠性大大提高，寿命增加；
20)正面金属合金：将步骤19)处理完成的硅片置入合金炉管中，正面金属部分形成正面金属合金，合金炉管温度为400℃，合金时间为20min；
21)表面钝化层光刻：将步骤20)处理完成的硅片进行光刻，硅片形成表面特殊钝化层3区域；
22)湿刻表面钝化层：对步骤21)处理完成的硅片，使用体积比为85％的磷酸溶液去除P+阳极4区域内的表面特殊钝化层3，P+阳极4区域形成正面电极，用剥离液在常温下去除表面特殊钝化层3光刻的光刻胶；
23)背面减薄：对步骤22)处理得到的硅片，进行化学机械抛光，将硅片厚度从背面减薄到200um，采用背面减薄，减小了二极管的正向导通电阻，提高了二极管的导通性能，提高了二极管的可靠性；
24)背面金属淀积：对于步骤23)处理得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极，银的导电性能好，使得芯片具有更好的导电性能，功耗更加低；
25)电子束辐照：对步骤24)处理得到的硅片，用200kGy剂量的电子束辐照，硅片引入缺陷；
26)芯片切割：将步骤25)产生的硅片，使用划片机将硅片划成单个芯片，形成独立芯片。
实施例2：
一种高压快恢复二极管芯片生产工艺，其步骤如下：
1)场氧化前表面清洗：配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化层的生长：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚2um，氧化炉温度为1100℃；
3)P+硼扩散光刻：对步骤2)处理完成的硅片进行光刻，形成在P+阳极4区域的P+阳极4，表面特殊钝化层3区域形成电场限制环；
4)湿刻腐蚀场氧化层：对步骤3)处理完成的硅片进行湿刻腐蚀，在P+硼扩散光刻的区域中去除步骤2)淀积的场氧化层；去除P+硼扩散光刻的光刻胶；
5)离子注入保护氧化前表面清洗：使用步骤1)的相同方法对上一步骤处理完成后的硅片表面进行清洗；
6)离子注入保护氧化层的生长：将步骤5)处理完成的硅片置于氧化炉中生长，在P+硼扩散的光刻区域生长一层保护氧化层，氧化炉温度为1000℃；
7)P+硼离子注入：将步骤6)处理完成的硅片在80KeV能量下进行硼离子轰击，硼离子注入硅片表面，形成P+-N-结；
8)湿刻腐蚀离子注入保护氧化层：将步骤7)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除P+硼扩散区域的氧化层；其中所述的氟化氨和氢氟酸溶液，氟化氨质量浓度为40％，氢氟酸质量浓度为40％。步骤12)和15)中相同。
9)离子推进前表面清洗：使用步骤1)的相同方法对上一步骤处理完成硅片进行表面清洗；
10)离子推进：将步骤9)处理完成的硅片置于扩散炉中，进行扩散，P+-N-结的结深增加，同时激活注入的硼离子；扩散炉温度为1200℃；
11)N+截止环光刻：对步骤10)处理完成的硅片进行光刻，硅片中形成高压快恢复二极管的N+截止环2；
12)湿刻腐蚀热氧化层：将步骤11)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除N+截止环2光刻区域淀积的热氧化层；
13)N+截止环离子注入：将步骤12)处理完成的硅片，在N+截止环2使用80KeV能量进行磷离子注入，用剥离液在常温下去除N+截止环2表面的光刻胶；
14)正面金属接触窗口光刻：对步骤13)处理完成的硅片进行光刻，在电场限制环和表面特殊钝化层3的区域中形成金属接触窗口的区域；
15)湿刻腐蚀热氧化层：将步骤14)处理完成的硅片，使用湿刻腐蚀，在正面金属接触窗口光刻的区域使用体积比为6：1的氟化氨和氢氟酸溶液去除淀积的热氧化层；用剥离液在常温下去除正面金属接触窗口光刻的光刻胶；
16)蒸发正面金属：将步骤15)处理完成的硅片，对硅片进行电子束蒸发，在硅片上淀积隔离金属和正面金属，隔离金属和正面金属为钛；
17)正面金属光刻：对步骤16)处理完成的硅片进行光刻，正面金属区域的正面金属在P+阳极4内；
18)湿刻正面金属：将步骤17)处理完成的硅片，在常温下使用体积比为85％的磷酸溶液去除P+阳极4区域外的正面金属，使用剥离液在常温下去除正面金属光刻时涂覆的光刻胶；
19)炉管淀积特殊表面钝化层：将步骤18)处理完成的硅片置入合金炉管中，硅片形成表面特殊钝化层3，表面特殊钝化层3由氮化硅材料组成；
20)正面金属合金：将步骤19)处理完成的硅片置入合金炉管中，正面金属部分形成正面金属合金，合金炉管温度为500℃，合金时间为20min；
21)表面钝化层光刻：将步骤20)处理完成的硅片进行光刻，硅片形成表面特殊钝化层3区域；
22)湿刻表面钝化层：对步骤21)处理完成的硅片，使用体积比为85％的磷酸溶液去除P+阳极4区域内的表面特殊钝化层3，P+阳极4区域形成正面电极，用剥离液在常温下去除表面特殊钝化层3光刻的光刻胶；
23)背面减薄：对步骤22)处理得到的硅片，进行研磨减薄，将硅片厚度从背面减薄到300um；
24)背面金属淀积：对于步骤23)处理得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极；
25)电子束辐照：对步骤24)处理得到的硅片，用800kGy剂量的电子束辐照，硅片引入缺陷；
26)芯片切割：将步骤25)产生的硅片，使用划片机将硅片划成单个芯片，形成独立芯片。
实施例3：
实施例3与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为湿法腐蚀。
实施例4：
实施例4与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为常压等离子腐蚀。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。

Claims (7)

1.一种高压快恢复二极管芯片，包括芯片(1)，其特征在于：还包括N+截止环(2)、表面特殊钝化层(3)和P+阳极(4)，所述的芯片(1)为快恢复二极管芯片；芯片截层从下向上依次为芯片(1)、N+截止环(2)、表面特殊钝化层(3)和P+阳极(4)。
2.根据权利要求1所述的一种高压快恢复二极管芯片，其特征在于：所述的特殊钝化层(3)包含电场限制环。
3.一种高压快恢复二极管芯片生产工艺，其步骤如下：
1)场氧化前表面清洗：
配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
b.用1号液浸泡硅片10min，用去离子水冲洗；
c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
2)硅片表面场氧化层的生长：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1-2um，氧化炉温度为1000-1100℃；
3)P+硼扩散光刻：对步骤2)处理完成的硅片进行光刻，形成在P+阳极区域的P+阳极(4)，表面特殊钝化层(3)区域形成电场限制环；
4)湿刻腐蚀场氧化层：对步骤3)处理完成的硅片进行湿刻腐蚀，在P+硼扩散光刻的区域中去除步骤2)淀积的场氧化层；去除P+硼扩散光刻的光刻胶；
5)离子注入保护氧化前表面清洗：使用步骤1)的相同方法对上一步骤处理完成后的硅片表面进行清洗；
6)离子注入保护氧化层的生长：将步骤5)处理完成的硅片置于氧化炉中生长，在P+硼扩散的光刻区域生长一层保护氧化层，氧化炉温度为900-1000℃；
7)P+硼离子注入：将步骤6)处理完成的硅片在40KeV-80KeV能量下进行硼离子轰击，硼离子注入硅片表面，形成P+-N-结；
8)湿刻腐蚀离子注入保护氧化层：将步骤7)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除P+硼扩散区域的氧化层；
9)离子推进前表面清洗：使用步骤1)的相同方法对上一步骤处理完成硅片进行表面清洗；
10)离子推进：将步骤9)处理完成的硅片置于扩散炉中，进行扩散，P+-N-结的结深增加，同时激活注入的硼离子；扩散炉温度为1100-1200℃；
11)N+截止环光刻：对步骤10)处理完成的硅片进行光刻，硅片中形成高压快恢复二极管的N+截止环(2)；
12)湿刻腐蚀热氧化层：将步骤11)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除N+截止环(2)光刻区域淀积的热氧化层；
13)N+截止环离子注入：将步骤12)处理完成的硅片，在N+截止环(2)使用40KeV-80KeV能量进行磷离子注入，用剥离液在常温下去除N+截止环(2)表面的光刻胶；
14)正面金属接触窗口光刻：对步骤13)处理完成的硅片进行光刻，在电场限制环和表面特殊钝化层(3)的区域中形成金属接触窗口的区域；
15)湿刻腐蚀热氧化层：将步骤14)处理完成的硅片，使用湿刻腐蚀，在正面金属接触窗口光刻的区域使用体积比为6：1的氟化氨和氢氟酸溶液去除淀积的热氧化层；用剥离液在常温下去除正面金属接触窗口光刻的光刻胶；
16)蒸发正面金属：将步骤15)处理完成的硅片，对硅片进行电子束蒸发，在硅片上淀积隔离金属和正面金属；
17)正面金属光刻：对步骤16)处理完成的硅片进行光刻，正面金属区域的正面金属在P+阳极(4)内；
18)湿刻正面金属：将步骤17)处理完成的硅片，在常温下使用体积比为85％的磷酸溶液去除P+阳极(4)区域外的正面金属，使用剥离液在常温下去除正面金属光刻时涂覆的光刻胶；
19)炉管淀积特殊表面钝化层：将步骤18)处理完成的硅片置入合金炉管中，硅片形成表面特殊钝化层(3)，表面特殊钝化层(3)由氮化硅材料组成；
20)正面金属合金：将步骤19)处理完成的硅片置入合金炉管中，正面金属部分形成正面金属合金，合金炉管温度为400-500℃，合金时间为20min；
21)表面钝化层光刻：将步骤20)处理完成的硅片进行光刻，硅片形成表面特殊钝化层(3)区域；
22)湿刻表面钝化层：对步骤21)处理完成的硅片，使用体积比为85％的磷酸溶液去除P+阳极(4)区域内的表面特殊钝化层(3)，P+阳极(4)区域形成正面电极，用剥离液在常温下去除表面特殊钝化层(3)光刻的光刻胶；
23)背面减薄：对步骤22)处理得到的硅片，将硅片厚度从背面减薄到200-300um；
24)背面金属淀积：对于步骤23)处理得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，形成背面电极；
25)电子束辐照：对步骤24)处理得到的硅片，用200kGy-800kGy剂量的电子束辐照，硅片引入缺陷；
26)芯片切割：将步骤25)产生的硅片，使用划片机将硅片划成单个芯片，形成独立芯片。
4.根据权利要求3所述的一种高压快恢复二极管芯片生产工艺，其特征在于：步骤8)、12)和15)中，所述的氟化氨和氢氟酸溶液，氟化氨质量浓度为40％，氢氟酸质量浓度为40％。
5.根据权利要求3或4所述的一种高压快恢复二极管管芯片生产工艺，其特征在于：步骤16)中所述的隔离金属和正面金属相同，为钛或铝。
6.根据权利要求3所述的一种高压快恢复二极管管芯片生产工艺，其特征在于：步骤23)中所述的背面减薄方法为研磨、化学机械抛光、湿法腐蚀、常压等离子腐蚀。
7.根据权利要求3或6所述的一种高压快恢复二极管芯片生产工艺，其特征在于：步骤24)中所述的背面金属为银。
CN201410551171.3A 2014-10-16 2014-10-16 一种高压快恢复二极管芯片生产工艺 Active CN104332503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410551171.3A CN104332503B (zh) 2014-10-16 2014-10-16 一种高压快恢复二极管芯片生产工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410551171.3A CN104332503B (zh) 2014-10-16 2014-10-16 一种高压快恢复二极管芯片生产工艺

Publications (2)

Publication Number Publication Date
CN104332503A true CN104332503A (zh) 2015-02-04
CN104332503B CN104332503B (zh) 2019-01-25

Family

ID=52407195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410551171.3A Active CN104332503B (zh) 2014-10-16 2014-10-16 一种高压快恢复二极管芯片生产工艺

Country Status (1)

Country Link
CN (1) CN104332503B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701386A (zh) * 2015-02-11 2015-06-10 株洲南车时代电气股份有限公司 集成门极换流晶闸管配套用快恢复二极管及其制造方法
CN105489658A (zh) * 2016-01-13 2016-04-13 桑德斯微电子器件（南京）有限公司 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN105489639A (zh) * 2016-01-13 2016-04-13 桑德斯微电子器件（南京）有限公司 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺
CN106920742A (zh) * 2017-01-22 2017-07-04 北京工业大学 一种基于电子辐照控制pn结缺陷能级的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246791A1 (en) * 2006-04-20 2007-10-25 Hans-Joachim Schulze Power Semiconductor Device
CN201256151Y (zh) * 2008-09-16 2009-06-10 江苏宏微科技有限公司 快恢复二极管芯片
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置
CN102832121A (zh) * 2011-06-17 2012-12-19 中国科学院微电子研究所 快恢复二极管制造方法
CN103578978A (zh) * 2013-10-17 2014-02-12 北京时代民芯科技有限公司 一种基于硅基键合材料的高压快恢复二极管制造方法
CN103618006A (zh) * 2013-10-30 2014-03-05 国家电网公司 一种快恢复二极管及其制造方法
CN103715083A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 Frd的制备方法
CN204144270U (zh) * 2014-10-16 2015-02-04 桑德斯微电子器件（南京）有限公司 一种高压快恢复二极管芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246791A1 (en) * 2006-04-20 2007-10-25 Hans-Joachim Schulze Power Semiconductor Device
CN201256151Y (zh) * 2008-09-16 2009-06-10 江苏宏微科技有限公司 快恢复二极管芯片
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置
CN102832121A (zh) * 2011-06-17 2012-12-19 中国科学院微电子研究所 快恢复二极管制造方法
CN103715083A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 Frd的制备方法
CN103578978A (zh) * 2013-10-17 2014-02-12 北京时代民芯科技有限公司 一种基于硅基键合材料的高压快恢复二极管制造方法
CN103618006A (zh) * 2013-10-30 2014-03-05 国家电网公司 一种快恢复二极管及其制造方法
CN204144270U (zh) * 2014-10-16 2015-02-04 桑德斯微电子器件（南京）有限公司 一种高压快恢复二极管芯片

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MICHAEL QUIRK等: "《半导体制造技术》", 31 July 2009, 电子工业出版社 *
谢书珊: ""超低漏电超快恢复二极管寿命控制新技术研究"", 《万方学位论文数据库》 *
邢毅: ""150A/1200V快速软恢复功率二极管的设计与试制"", 《万方学位论文数据库》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701386A (zh) * 2015-02-11 2015-06-10 株洲南车时代电气股份有限公司 集成门极换流晶闸管配套用快恢复二极管及其制造方法
CN104701386B (zh) * 2015-02-11 2018-05-29 株洲南车时代电气股份有限公司 集成门极换流晶闸管配套用快恢复二极管及其制造方法
CN105489658A (zh) * 2016-01-13 2016-04-13 桑德斯微电子器件（南京）有限公司 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN105489639A (zh) * 2016-01-13 2016-04-13 桑德斯微电子器件（南京）有限公司 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺
CN105489658B (zh) * 2016-01-13 2018-06-05 桑德斯微电子器件（南京）有限公司 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN105489639B (zh) * 2016-01-13 2018-07-10 桑德斯微电子器件（南京）有限公司 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺
CN106920742A (zh) * 2017-01-22 2017-07-04 北京工业大学 一种基于电子辐照控制pn结缺陷能级的方法
CN106920742B (zh) * 2017-01-22 2020-05-08 北京工业大学 一种基于电子辐照控制pn结缺陷能级的方法

Also Published As

Publication number Publication date
CN104332503B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN105489639A (zh) 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺
CN105210187B (zh) 半导体装置
CN104054178B (zh) 半导体装置的制造方法
CN105977154B (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN104332503A (zh) 一种高压快恢复二极管芯片及其生产工艺
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN106601826A (zh) 一种快恢复二极管及其制作方法
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN105489658A (zh) 一种高htrb的高压快恢复二极管芯片及其生产工艺
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法
CN109103094A (zh) 一种混合pin/肖特基快恢复二极管的制备方法
CN103578967A (zh) 改善沟槽型igbt 栅极击穿能力的制备方法
CN204144270U (zh) 一种高压快恢复二极管芯片
CN105225952A (zh) 一种vdmos器件的制作方法及vdmos器件
CN205303472U (zh) 一种渐变电场限制环高压快恢复二极管芯片
CN105762198B (zh) 沟槽式快恢复二极管及其制备方法
CN205508830U (zh) 一种高htrb的高压快恢复二极管芯片
CN103578959B (zh) 一种fs-igbt器件阳极的制造方法
CN104241285A (zh) 一种肖特基势垒二极管芯片及其生产工艺
CN104851925B (zh) 一种局部背接触太阳能电池的背面开口结构
CN104183485A (zh) 一种超级势垒整流器结构及其制作方法
CN111415984B (zh) 逆导型igbt器件的制造方法
CN204067359U (zh) 一种肖特基势垒二极管芯片
CN103700590B (zh) 实现肖特基二极管的双极ic结构的制造方法及双极ic结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Production process of high voltage fast recovery diode chip

Effective date of registration: 20200306

Granted publication date: 20190125

Pledgee: Bank of China Limited Nanjing City Branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) CO.,LTD.

Registration number: Y2020980000476

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20200925

Granted publication date: 20190125

Pledgee: Bank of China Limited Nanjing City Branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd.

Registration number: Y2020980000476

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A high voltage fast recovery diode chip production process

Effective date of registration: 20200927

Granted publication date: 20190125

Pledgee: Bank of China Limited Nanjing City Branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd.

Registration number: Y2020980006501

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20210924

Granted publication date: 20190125

Pledgee: Bank of China Limited Nanjing City Branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd.

Registration number: Y2020980006501

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A production process of high voltage fast recovery diode chip

Effective date of registration: 20210926

Granted publication date: 20190125

Pledgee: Bank of China Limited by Share Ltd. Nanjing Xuanwu sub branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) Co.,Ltd.

Registration number: Y2021980009866

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230921

Granted publication date: 20190125

Pledgee: Bank of China Limited by Share Ltd. Nanjing Xuanwu sub branch

Pledgor: SANGDEST MICROELECTRONICS (NANJING) CO.,LTD.

Registration number: Y2021980009866