CN1043214A - 真值流推理装置 - Google Patents

真值流推理装置 Download PDF

Info

Publication number
CN1043214A
CN1043214A CN89109095A CN89109095A CN1043214A CN 1043214 A CN1043214 A CN 1043214A CN 89109095 A CN89109095 A CN 89109095A CN 89109095 A CN89109095 A CN 89109095A CN 1043214 A CN1043214 A CN 1043214A
Authority
CN
China
Prior art keywords
circuit
true value
input
rule
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN89109095A
Other languages
English (en)
Inventor
张洪敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APT Instruments Corp
Original Assignee
APT Instruments Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APT Instruments Corp filed Critical APT Instruments Corp
Publication of CN1043214A publication Critical patent/CN1043214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/048—Fuzzy inferencing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/04—Physical realisation
    • G06N7/043—Analogue or partially analogue implementation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/90—Fuzzy logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Fuzzy Systems (AREA)
  • Biomedical Technology (AREA)
  • Computational Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Algebra (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Feedback Control In General (AREA)
  • Devices For Executing Special Programs (AREA)
  • Logic Circuits (AREA)

Abstract

一种真值流推理装置，它可以输出表示蕴涵式中后件相同的多个前件的推理结果的真值。该装置设有选择电路和运算电路。选择电路对于前件所用的预先设定的多种类函数，根据设定的规则就各输入变量对多个前件的每一个选择对应于各种类输入变量产生的输入真值后将其输出。运算电路将选择电路输出的真值在全部输入变量间对各前件进行运算，同时将这些运算结果作进一步的综合运算。本发明适用于模糊推理、二值或多值逻辑推理。

Description

本发明涉及处理模糊信息、2值信息、多值信息等的处理装置的主要构成要素的真值流推理装置。
本说明书中所谓真值这一概念包括2值和多值逻辑中的真值及模糊理论中隶属函数的级。
近年来以各种名称（例如模糊计算机、模糊控制器、模糊推理装置、模糊运算装置、模糊处理装置等等称呼），按照假言推理的推理形式进行模糊推理的各种装置被开发出来受到人们的关注。这些模糊推理装置可以分为模拟型和数字型两大类。模拟型的推理速度较快但和数字计算机的接口较为困难。与此相反，数字型的推理速度比模拟型要差些但易于与数字计算机相连接。
无论是模拟型还是数字型装置都要设定若干（根据不同情况可能是许多个）If，then规则，根据这些规则进行规定的推理处理。由于每一条规则都需要一个推理电路，因此，已往的装置存在电路构成重复、复杂的问题。
本发明的目的在于提供一种真值流处理装置，它能把后件相同的多个前件的处理汇总起未进行处理，亦即能把多个规则汇总起来进行处理。
本发明的真值流处理装置是一种对蕴涵式后件相同的多个前件进行推理处理、输出表示其推理结果的真值的装置，其特征为设有选择电路和运算电路。选择电路可对于前件所用的、预先设定的多种函数，根据设定的规则就各输入变量对多个前件中的每一个选择对应于各种类输入变量产生的输入真值，然后将其输出。运算电路将选择电路输出的真值在全部输入变量之间对各前件进行运算，同时将这些运算结果作进一步综合运算。
本发明不仅适用于模糊推理而且也可适用于2值或多值逻辑推理。
在模糊推理中根据MIN/MAX运算规则进行推理时，上述运算电路由MIN电路和MAX电路组合而构成。
本发明的真值流推理装置由于分别对应于后件函数、能处理后件相同的所有前件，因此可以简化电路的构成。而且在选择电路中，因为通过选择输入真值中的哪一个来确定规则，所以规则的设定、变更都很容易。
进而，因为该真值流推理装置的输入、输出是表示真值的信号，可以用1根导线来传送用模拟信号表示的真值，所以能大幅度地减少电路间的连接线数量。
在输入真值分别以模拟信号给出的情况下，上述选择电路可由其数量等于前件个数与输入变量个数之积的模拟多路转换器和按照设定的规则对这些多路转换器进行控制的控制装置而构成。
可以用数字控制信号来控制模拟多路转换器，因此可以用数字计算机很容易地进行规则的设定、变更。
对应于各多路转换器，设有可以存储表示多个不同规则的数据的存储装置，用存储的这些规则数据中的任何一个都可以控制对应的多路转换器，因而可以瞬时地变更控制多路转换器的数据。亦即可以实时地进行规则的变更。
图1和图2是真值表示图;
图3示出隶属函数的实例;
图4为单因素示例图;
图5为模糊处理系统总体构成的方框图;
图6示出表示真值发生电路概括的方框图;
图7示出模拟型隶属函数电路的一个实例的方框图;
图8示出由4个函数合成而形成的隶属函数的示意图;
图9示出函数发生电路的一个例子的电路图;
图10示出图9电路的输入输出特性图;
图11示出函数发生电路另一个例子的电路图;
图12示出可进行数字控制的模拟型隶属函数电路的一个例子的方框图;
图13、图14分别表示MIN电路和MAX电路的实例的电路图;
图15、图16、图17分别表示存储器中设定的隶属函数的基本形状、7种隶属函数及8个类型隶属函数;
图18示出设定隶属函数的存储器的内容的存储映象;
图19示出数字型真值发生电路的例子的方框图;
图20为真值发生电路的另一个例子的方框图;
图21为用MIN电路和MAX电路构成多路转换器的方框图;
图22示出真值流推理器的组成方框图;
图23示出T转换器的组成方框图;
图24示出D/A转换电路的一个例子的电路图;
图25示出编程装置的组成方框图;
图26示出编程装置面板的外形图;
图27示出真值显示器一个电路例子的电路图;
图28示出隶属函数及加权系数显示器的一个电路例子的电路图;
图29示出结论值显示器的显示电路一个例子的电路图;
图30为真值的一个显示例子;
图31为加权系数的一个显示例子;
图32为结论值的一个显示例子;
图33和34分别示出程序显示器的显示例子;
图35示出具有层次结构的系统的一个例子的方框图。
下面通过对适合于实行模糊推理的处理系统的实施例的详细描述来说明本发明。
（1）系统的总体结构
按照假言推理，模糊推理一般可用如下的If，then规则的形式来表达。
（蕴涵式）
If X＝A1and Y＝B1and Z＝C1，
then U＝D1
If X＝A2and Y＝B2and Z＝C2，
then U＝D2
If X＝Arand Y＝Brand Z＝Cr，
then U＝Dr
（前件）
X＝A′    and    Y＝B′    and    Z＝C′    ……（1）
（结论）
U＝D′    ……（2）
这里，Ai、Bi、Ci、Di（i＝1～r），A′、B′、C′D′是模糊集合。这些模糊集合下面用隶属函数来表示。
上面的蕴涵式的前件含有3个模糊命题，但命题的个数是任意的，蕴涵式的个数也是任意的。
在模糊推理的许多应用中，对于多个不同蕴涵式的前件来说，后件是相同的。将这样的多个蕴涵式汇总为一个，这些蕴涵式中的前件具有相同的后件。还将这些蕴涵式的前件用“or”连接，于是可以得出下面新的蕴涵式：
If（X＝Ai1，Y＝Bi1，Z＝Ci1） or
（X＝Ai2，Y＝Bi2，Z＝Ci2） or
（X＝Ai3，Y＝Bi3，Z＝Ci3） or
（X＝Ai4，Y＝Bi4，Z＝Ci4）
then U＝Di……（3）
此处连接前件各模糊命题的“and”字符被省略了，此外，上述4个前件用“or”加以连接。然而，连接的前件个数是任意的。
上述的蕴涵式可以设定n个（i＝1～n，在下面所示的电路结构中，n等于7）。
前件和结论仍采用式（1）和式（2）。
用式（3）代表的多个新蕴涵式、式（1）的前件以及式（2）的结论来表示的新形式的假言推理的推理是从真值传递的观点进行的，我们把它称为真值流推理（Truth-Valued-Flow    Inference以下缩写为TVFI）。
模糊理论中的真值T以A、A′作为隶属函数时，可按下式定义：
T＝NEAR（A′，A）
＝V（A′∧A）    ……（4）
式（4）运算的意义如图1所示。隶属函数A和A′进行MIN运算，该MIN运算结果的最大值（即MAX运算结果）就是真值T。
模糊处理系统作为模糊控制器使用时，其输入一般为确定值x。这时，真值T如图2所示，是给定变量x时的隶属函数A的函数值A（x）。
如果按照MIN/MAX运算规则，则在给定式（1）的前件时，式（3）的新蕴涵式中的模糊命题所对应的真值由下式给出：
TAij＝V（A′∧Aij）
TBij＝V（B′∧Bij）
TCij＝V（C′∧Cij）
i＝1～n
j＝1～4    ……（5）
将式（3）的各个新蕴涵关系的真值流称为“通道”。各通道的最终的真值由下式给出：
Ti=
Figure 891090959_IMG2
TxijΛTyijΛTzij) ……（8）
将各个通道的真值Ti（式（6）或式（8））运用到对应通道的后件的隶属函数Di，便可得出结论D′。
运用MIN/MAX运算及算术积运算的情况下，结论D′分别由下式给定：
Figure 891090959_IMG3
……（9）
D′= Σ i = 1 n T i ·D i ……（10）
用重心法可以将结论D′非模糊化。这种情况下可使用下式：
d＝∫u.D′（u）du/∫D′（u）du    ……（11）
如果用单因素Ki表示各通道后件的隶属函数Di，则非模糊化的结论d可以极简单地用下式表示：
d = Σ i = 1 n T i ·K i / Σ i = 1 n T i ……(12)
Ki可称为加权系数。这样，可以把按（12）式求得非模糊化结论d的方法称为使用真值和可变加权的重心法（Center of gravity with Truth-Value Variable Weights：CTVW）。
本实施例中如图3所示，使用了三角形的7种隶属函数。这些隶属函数分别表示语言信息NL、NM、NS、ZR、pS、pM、pL。这里N表示负、p表示正、L表示大、M表示中、S表示小。例如NL表示负的大值，pS表示正的小值，ZR表示几乎为零等等。
图4表示7种语言信息NL～pL的单因素（氵冫グルト冫）图。K1～K7是上述的加权系数。
记住上述的基本理论，下面参照图5来说明模糊处理系统的总体结构。该系统按上述TVFI法构成，并采用了CTVW法。输入（前件）由确定值x、y、z给定。
模糊处理系统包括：真值发生电路阵列11（以下称为TG阵列11，TG是Truth-Value    Generator的缩写）;真值流推理阵列12（以下称为TVFI阵列12）;T转换器13;用以将这三部分相互连接的真值总线（模拟电压总线）15、16;用于上述If，then规则、隶属函数、加权系数等的设定、变更、显示等所用的编程装置14;以及用以连接阵列11、12、T转换器13及编程装置14的系统总线（2进制信号的总线）17。
TG阵列11包括对应于三种输入变量x、y、z的三个真值发生电路（以下分别称为TG1、TG2、TG3，三者总称为TG）。TG1内含有可输出上述NL～pL7种隶属函数的电路，对于给定的输入量x可输出真值TxNL、TxNM、TxNS、TxZR、TxpS、TxpM、TxpL（图5中将它们总称为Tx）。这里，例如TxNL表示给定x时隶属函数NL的真值。TG2和TG3具有相同的结构，对输入量y、z可输出真值Ty、Tz（分别有7种）。
TVFI阵列12包括与通道数n（在该实施例中n为7）的数量相同的真值流推理器（以下分别称为TVFI11、TVFI12、……、TVFI7，总称为TVFI）。通道1是由后件的隶属函数为NL的蕴涵关系汇集而成的，TVFI1的输出真值T1在T转换器13中作用于隶属函数（单因素）NL。同样，通道2、3、4、5、6、7是将后件的隶属函数分别为NM、NS、ZR、pS、pM、pL蕴涵关系汇集起来而成的，TVFI2、3、4、5、6、7的输出真值T2、T3、T4、T5、T6、T7分别作用于隶属函数NM、NS、ZR、pS、pM、pL。
由TG1、TG2、TG3输出的21个真值Tx、Ty、Tz经真值总线15送至各TVFI。TVFI由选择电路18和运算电路19构成。选择电路18从输入的真值Tx、Ty、Tz中选择由该通道所设定的规则决定的真值Txij、Tyij、Tzij（该实施例中j＝1～4）（参照式（7））。运算电路19利用这些被选择的真值，根据式（8）算出各通道的真值Ti。
各TVFI算出的真值Ti（i＝1～n）通过真值总线16输入至T转换器13。T转换器13按照式（12）算出最终结论d并将其输出。
各真值总线15分别由7（与隶属函数NL-pL的种类数相等）根线构成。各TG上连有一条总线15，各TVFI上均连有3条总线15。真值总线16也由7（与通道数n相等，也和隶属函数NL～pL的种类数相等）根线构成，并接至T转换器13。从各TVFI只要各有一根线接至总线16的对应线即可。
众所周知，系统总线17由地址总线、数据总线及控制总线所构成，将来自编程装置14的各种数据和命令送往各TG、TVFI、T转换器13。
由于从各TG产生的真值通过总线15传送至TVFI，在TVFI内对这些真值加以处理，然后通过总线16送至T转换器13，从而通过真值流动进行模糊推理的工作情况从图5可以看得很清楚了。之所以称为真值流推理的原因就在于此。
（2）真值发生电路（TG）
首先，说明模拟型的TG。
如上所述，TG对7种隶属函数NL～pL产生对输入变量的真值。如图6所示，TG设有7个隶属函数电路tg（NLtg～pLtg），它们分别输出真值Tx（TxNL～TxpL）（当输入为x时）。由于这些隶属函数电路的结构完全相同，因此可参照图7和图8对隶属函数ZR的电路加以说明。
隶属函数电路基于四种线性函数的组合，用以产生真值。这四种线性函数一般可表示如下。
f1＝-α1x+β1
f2＝α2x+β2
f3＝1
f4＝0 ……（13）
这里α1、α2、β1、β2为常数。
函数f3生成级1（例如对应于5V电压），f4生成级0。
三角形状的隶属函数通过对上述四种线性函数作如下运算而产生：
（f1∧f2∧f3）∨f4……（14）
为此，将函数f1发生电路23的输出电压和函数f2发生电路24的输出电压以及表示级1（函数f3）的电压（5V）加到MIN电路21，再把MIN电路21的输出电压和表示级0（函数f4）的电压（OV）加到MAX电路22，于是，从MAX电路22输出表示真值的电压。
产生函数f1的电路23的一个例子如图9所示。该电路使用运算放大器A1。输入电压Vi（相当于变量x）通过输入电阻R3加到运算放大器A1的反相输入端。同时，包含可变电阻R3的可变电压发生电路25的输出电压VS通过电阻R3加到该反相输入端。反馈电阻R1为可变电阻。该电路的输出电压V0（相当于f1）由下式给出：
V0＝（-R1/R3）（Vi+VS） ……（15）
这样，如图10所示，函数f1的斜率为（-R1/R3），改变电阻R1便可改变斜率，而且，函数f1在Vi轴上的位置（截距）可通过改变VS电压加以调整。
产生函数f2的电路24的一个例子如图11所示。电路24是在电路23的前面连接一个反相器构成的。该反相器由运算放大器A2、阻值相同的输入电阻和反馈电阻R6构成。该电路24也可以改变函数f2的斜率和位置。
如上所述，通过改变电阻R1、R5阻值便可以设定具有任意斜率、任意位置的三角形的隶属函数。用于设定这些函数的电阻R1、R5的调节旋扭可以设在编程装置14的面板上。
隶属函数的设定、变更也可在编程装置14内的CpU控制下进行。适于这样控制的电路的一个例子如图12所示。这是一个产生函数f1的电路。与图9相比，电压VS的产生电路25由D/A转换电路26实现，此外，还设置了代替电阻R1的多个（例如8个）相互并联连接、阻值不同的反馈电阻R11～R18和从这些电阻中选择其中之一而用的模拟多路转换器27。表示所要求电压VS的数字数据（例如8比特数据）通过数据总线送至D/A转换电路26，由D/A转换电路26产生与其对应的模拟量电压。用来从反馈电阻R11～R18中选择其中之一的数字数据（例如4比特数据）被送至模拟量多路转换器27，从而选中上述数据所指定的反馈电阻，仅有该电阻被接到运算放大器A1的输出端和输入端之间，于是确定了函数f1的斜率。
函数f2发生电路（图11）中所用的电路23也可以采用图12所示的同样结构。这样就可以在CpU的控制下设定任意斜率、位置的隶属函数。
MIN电路和MAX电路的结构是公知的，只简单地介绍一下。图13示出三个输入的MIN电路的例子。该电路包括输入信号X1、X2、X3分别加各基极的、发射极连在一起的晶体管Q11、Q12、Q13（比较电路）;作为以上这些晶体管的电流源的晶体管Q10;作为基极发射极间电压补偿用的晶体管Q2;以及作为Q2的电流源的晶体管Q3。图14示出具有三个输入的MAX电路的一个例子。该电路包括输入信号y1、y2、y3分别加至各基极的集电极连在一起的晶体管Q21、Q22、Q23（比较电路）;作为这些晶体管的电流源的晶体管Q20;作为基极发射极间电压补偿的晶体管Q4;以及作为Q4电流源的晶体管Q5。
下面，说明数字型TG的几个例子：
数字型TG基本上是将与隶属函数有关的数据预先存放在存储器中，根据输入x（或y、z，以下用x代表输入来说明）读出对应的数据，并将对应于该读出数据的模拟量（模拟量电压）作为真值Tx输出。因此，存放在存储器中的隶属函数是用离散量来表示的。在该实施例中如图15所示，变量x由6比特地址数据（下面将描述为α0～α5）表示，可取64个不同的值。隶属函数的级在0～5V之间分为8个等级，可用3比特的数据（下面将要描述的d0～d2或d4～d6）来表示或指定。
如图16所示，7种隶属函数NL～pL被设定在64个离散变量上。隶属函数的种类虽然可以用3比特的地址数据来指定，但在本实施例中是通过指定存储器芯片和该芯片内的区域来规定的。
在各个种类的隶属函数中，可以设定不同形状、位置等的8个类型的隶属函数。这些类型可用3比特的地址数据（下面将描述的α6～α8或α9～α11）来指定。
图17示出对隶属函数NM设定的8种类型的隶属函数NM-1、NM-2…、NM-8的例子。
图19示出TG组成的例子。EpROM31～34作为存放隶属函数的存储器。各EpROM中预先写入了2个种类16个类型隶属函数所表示的数据（EpROM34中只有1个种类8个类型）。EpROM31中存有与隶属函数NL和NM有关的16个类型的隶属函数NL-1～NL-8，NM-1～NM-8所表示的数据。该EpROM31的存储映象如图18所示。最高位的3比特地址数据α11～α9用于指定隶属函数NM的8个类型NM-1～NM-8;地址数据α8～α6用于指定隶属函数NL的8个类型NL-1～NL-8;低位的地址数据α5～α0指定变量。隶属函数的级由数据d0～d2（对隶属函数NL而言）或d4～d6（对隶属函数NM而言）表示。数据d3、d7用作下面描述的D/A转换器41～47的输出允许信号。
同样，隶属函数NS和ZR的各8个类型的数据、隶属函数pS和pM的各8个类型的数据、隶属函数pL的8个类型的数据预先分别被存储在EpROM32、EpROM33、EpROM34中。
为此，隶属函数的种类和类别的指定可通过指定EpROM31～34中的一个和指定该EpROM内的区域来进行。编程装置14每次可指定2个种类的隶属函数。为选择EpROM将2比特的片选数据α0α1送到译码器30。与此同时，由数据d0～d2及d3～d5指定这两个种类的隶属函数中的指定类型。在锁存电路35～38中，与片选数据α0α1所选择的EpROM相对应的那个锁存电路通过译码器30的输出信号的作用将输入数据d0～d5锁存。被锁存的数据作为地址信号α6～α8，α9～α11被送至指定的EpROM，于是存放在该EpROM中的两个种类的隶属函数的类型即被确定。
以上的动作由于以4次一个循环反复进行，于是所有EpROM被依次指定，从而7个种类的隶属函数各有一个类型被指定。
另一方面，模拟量输入x由A/D转换电路39转换为64个等级（6比特）的数字地址数据α0～α5并被加到EpROM31～34，因此，对于已被指定的7个种类的隶属函数来说，由地址数据α0～α5指定的数据（d0～d2及d4～d6）被分别读出，并送到对应的D/A转换电路41～47。同时，数据d3、d7作为输出允许信号还送到D/A转换电路41～47。这样从EpROM读出的数据所对应的模拟量电压信号便作为真值TXNL～TXpL被输出。
图20示出TG的另一个例子。与图19相同的部分以同一符号表示。这里不用D/A转换电路41～47而代之以模拟量多路转换器51～57。此外，设有级电压发生电路50，用它来产生表示在0～5V之间被分割成的8个等级的隶属函数的级。电压发生电路的全部输出分别送到每个多路转换器51～57。在EpROM31～34中也不是存放表示隶属函数的数据而代之以存放用来指定级电压发生电路50所输出的电压的代码，以表示隶属函数。
因此，根据从输入X指定的地址中读出的代码，在模拟量多路转换器51～57中，输入的级电压中的某一个被分别选出来，并作为真值TXNL～TXpL被输出。
模拟多路转换器可以使用包含通常的模拟开关组成的多路转换器，也可以如图21所示的、由MIN电路和MAX电路的组合来构成。图21示出调换了输出隶属函数NL真值TXNL的模拟开关51的电路。该电路中设有8个MIN电路61～68、1个MAX电路69。此外，设有反相器阵列60，用以将来自EpROM31的读出数据d0～d2逐一反相。设数据d0～d2的0或1分别对应电压0V或5V。表示级的8个等级电压中的某一个和从数据d0～d2以及反相器阵列60的反相信号中选出的3个信号同时加至MIN电路61～68。因为MIN电路61～68的作用是将由d0～d2指定的级电压抽出并输出，因此只有某一个MIN电路产生选中的级电压而其它MIN电路的输出均为0V电压。例如当数据d0d1d2为000时，给出其反相数据111的MIN电路61输出5V的级电压，而其它MIN电路62～68的输入中必定有0数据（即0V电压），所以其输出为0V。MIN电路61～68中的最大电压由MAX电路69选出作为真值TXNL被输出。
（3）真值流推理器（TVFI）
图22表示1个通道的TVFI（图5的TVFI1）的构成。如前所述，TVFI由选择电路18和运算电路19构成。选择电路18含有12个多路转换器71～74、81～84、91～94和6个寄存器文件75、76、85、86、95、96。TG1输出的7个真值Tx（TXNL～TXpL）通过真值总线15送到多路转换器71～74。同样，TG2输出的7个真值Ty通过真值总线15送到多路转换器81～84，TG3输出的7个真值Tz通过总线15送到多路转换器91～94。
如前所述，1个通道中包含有蕴涵式的4个前件。1个前件的真值由多路转换器71、81、和91选择。就是说，规定1个前件的规则由多路转换器71、81、91选择的真值来决定。同样，多路转换器72、82、92形成1个前件，多路转换器73、83、93形成另1个前件，多路转换器74、84、94再形成1个前件。
多路转换器71和72受寄存器文件75中的数据所控制。寄存器文件75中含有4个8比特寄存器，其中1个寄存器内的数据用于控制多路转换器71和72。即该寄存器的高4位数据控制多路转换器71，低4位数据控制多路转换器72。控制多路转换器的4位数据中的3位用来指定输入给多路转换器的7个真值中的1个，另一位作为输出允许信号使用。
由于寄存器文件75内设有4个8位寄存器，因此可以设定4个不同的规则。寄存器文件75与8位数据总线、2位控制总线以及地址总线相接。数据总线用于传送要设定在寄存器内的数据，控制总线的2位信号用于指定寄存器文件75内的4个寄存器中的1个，地址总线用于传送地址数据以便指定寄存器文件。这些数据总线，控制总线及地址总线构成图5所示的系统总线17的一部分。
由于寄存器文件75内有4个8位寄存器，因此与其中1个寄存器的数据控制多路转换器71、72时，可以向其它寄存器内写入规定其它规则的数据，而且借助上述的2位控制信号可以变更控制多路转换器71、72的寄存器。这样，当TVFI正在工作时，也可以迅速地实现规则的变更。
同样，寄存器文件76、85、86、95、96内也分别设有4个8位寄存器并且与系统总线的8位数据总线和2位控制总线等相连接。寄存器文件76、85、86、95、96分别用于控制多路转换器73和74、81和82、83和84、91和92、93和94。根据设定在这些寄存器文件内的寄存器中的数据（即规则）可以选择输入至对应的多路转换器的7个真值中的1个，而且规则的变更同样可以迅速地进行。
根据所设定的蕴涵式前件（规则）由多路转换器71、81、91所选出的真值Tx11、Ty11、Tz11被送至MIN电路77进行MIN运算。同样，从多路转换器72、82、92输出的真值Tx12、Ty12、Tz12送至MIN电路78，多路转换器73、83、93输出的真值Tx13、Ty13、Tz13送至MIN电路79，多路转换器74、84、94的输出真值Tx14、Ty14、Tz14分别送至MIN电路80。这些MIN电路77、78、79、80的输出真值T11、T12、T13、T14送至MAX电路90。由MIN电路77～80和MAX电路90进行式（8）的运算得出最终的真值T1。
其它TVFI2～TVFIn当然也具有完全相同的结构。
（4）T转换器
T转换器是用来进行式（12）运算的。分别代表隶属函数NL、NM、NS、ZR、pS、pM、pL的单因素（参照图4），用系数K1、K2、K3、K4、K5、K6、K7来表示。这些系数分别存放在寄存器文件101、102、103、104、105、106、107中（见图23）。寄存器文件101～107也含有多个寄存器，并通过系统总线与编程装置14相连接。1个寄存器文件中可以写入多个不同的系数Ki并且在T转换器工作时可以变更这些系数。
各寄存器文件101～107的系数K1、K2、K3、K4、K5、K6、K7分别送到对应的D/A转换电路111、112、113、114、115、116、117。分别表示TVFI1～7所输出的真值T1～T7的电压通过总线16送至D/A转换电路111～117作为基准电压使用。如下所示，D/A转换电路111～117分别输出与输入电压Ti和系数Ki成比例的模拟量电流T1i＝αTi.Ki（i＝1～7）。这些电流在节点N1相加后输入至电流/电压转换电路108。因此从电路108可输出与式（12）的分子∑Ti。Ki成比例的电压。
另一方面，由于表示真值Ti（i＝1～7）的电压加在电阻上，从而产生流过电阻的电流I2i（i＝1～7），这些电流在节点N2相加后输入到电流/电压转换电路118。因此从电路118可输出与式（12）的分母∑Ti成比例的电压。
电路108、118的输出电压加到除法电路109，进行式（12）的运算，所得结果电压经放大器110放大后作为确定的输出量d被输出。
D/A转换电路111的一个例子如图24所示。其它D/A转换电路112～117除输入基准电压Ti不同外，电路结构完全相同。
系数K1由8比特数据b1～b8给出，用于控制切换开关131～138。例如，对应的数据位为1时切换开关与端子α相接，为0时与端子b相接。所有切换开关131～138的端子α连在一起，并接到电流/电压转换电路108。而所有的端子b相互连在一起，去接地。
此外，电路中设有由晶体管120构成的电流源。晶体管120受差动放大电路130的控制。表示真值T1的基准电压和一个定电压V0加至差动放大电路130。假定表示真值的电压T1的输入电阻为R10，则晶体管120中流过的电流I0与T1/R10成比例。
另外，设有8个晶体管121～128，它们和晶体管120共基极连接，各晶体管的发射极回路中接有决定各位b1～b8的加权电阻2R和R。例如晶体管121的加权为1/2，则流过它的电流为流过晶体管120的电流的1/2，即（1/2）I0。同样地，电阻的接法使得晶体管128中流过的电流为（1/256）I0。晶体管121～128的集电极分别与切换开关131～138相连接。
因此，流进电流/电压转换电路108的电流I11与
（T1/R10）（b8/256+b7/128+……+b2/4+b1/2）
成比例。
这里b1～b8取值为1或0。由于（b8/256+……+b1/2）
与系数K1成比例，因此电流I11与T1·K1成比例。
图24只示出D/A转换电路111，因此图中流入电流/电压电路108的只有电路111的输出电流。如图23所示，其它D/A转换电路112～117的输出电流I12～I17也被送到电路108。
（5）编程装置
编程装置14主要具有以下的功能：
1.可设定模糊推理用的规则，并显示被设定的规则。
2.可设定隶属函数的种类的种类和类型并显示已设定种类和类型的隶属函数。
3.可设定加权系数Ki（i＝1～7）并显示所设定的加权系数。
4.可显示各TVFIi的输出真值Ti（i＝1～7）以及推理结论d的值。
编程装置14的电路结构概况如图25所示。编程装置14中装有CpU140。CpU140设有用于存储程序及各种数据的存储器141。此外键盘142、操作模式显示器143、程序显示器144及推理输出显示器145通过接口电路（图中未画出）与CpU140相连接。另外，如图5所示，表示在其他图面上的系统总线17通过接口146与CpU140相连接。
图26示出配置有上述键盘142、操作模式显示器143、程序显示器144及推理输出显示器145的面板的外观图。
推理输出显示器145由真值显示器147、隶属函数及加权系数显示器148、结论值显示器149、隶属函数表现模式指示灯MF和加权系数表现模式指示灯W组成。这些显示器147～149的详情将在下面叙述。
操作模式显示器143由4个指示灯FI、pR、pW及pM组成。这几个指示灯在用键盘142的A键设定模糊推理模式、规则设定模式、加权系数设定模式以及隶属函数设定模式时分别点亮。
键盘142设有功能键A～F和数字键，这些键的功能如下所述。
A键用于设定模糊推理模式、规则设定模式、加权系数设定模式或隶属函数设定模式。每按一次该键，上述4种操作模式按一定顺序循环改变。指示灯FI、pR、pW、pM中对应于由A键当前设定的操作模式的指示灯点亮。
B键的作用是，与设定为模糊推理模式时，按该键可使设定的规则在程序显示器144上显示。
C键的作用是，与设定为模糊推理模式时按该键可使设定的加权系数在显示器148上显示。
D键的作用是，与设定为模糊推理模式时按该键可使设定的隶属函数在显示器148上显示。
E键的作用是，在模糊推理模式下，当使用上述B键、C键、D键显示各种值时，按该键可切换显示下一个值。在模糊推理模式以外的其它各种设定模式下，按该键可使设定的值读入CpU140或存储器141。
F键按下时，可使预先设定在EpROM中的隶属函数在显示器148上显示。
使用0～9各数字键，可在各种设定模式下（如后所述）来输入规则、隶属函数的种类和类型、以及加权系数。
程序显示器144是6位分段式显示器，用来显示数字键输入的规则等的数值信息。
真值显示器147由7列发光二极管（LED）阵列组成。各列比如说配置7个发光二极管LED151。各列发光二极管LED阵列用于显示TVFI1～TVFI7输出的真值T1～T7。如图30所示，真值T1～T7由其对应的LED阵列内发光的LED151的数量（在高度上）来表示。在图30中，发光的LED151用斜线加以标识。
该真值显示器147的显示电路的一个例子如图27所示。7列LED阵列的电路完全相同，因此只就1列LED阵列的电路加以说明。该电路包含有可产生7个不同的基准电压的基准电压发生电路153，从电路153输出的7个不同的基准电压加到7个比较电路152的一个输入端上。另一方面，表示真值Ti的电压加到比较电路152的另一个输入端上。根据比较电路152的输出，控制并驱动相应的LED151发光。因此，只有在比较电路152所加的基准电压低于真值电压Ti时，该比较电路152所对应的LED151才能发光。
隶属函数和加权系数显示器148由7行21列共计147个LED155的LED阵列所构成。该显示器148的显示电路的一个例子如图28所示。参照该图，147个LED155构成一个矩阵，行由7个晶体管161～167、列由21个晶体管201～221分别加以控制。因此只有当晶体管161～167中的1个和晶体管201～221中的1个同时导通时，某一个LED155才能发光。实际上为了使多个LED同时点亮，晶体管161～167是扫描导通的。
即在第1个扫描期内晶体管161导通，最下行的21个LED155处于可点亮状态，同时晶体管201～221中对应于应点亮的LED的晶体管被导通。在第2扫描期内晶体管162被导通，从下面数第2行的21个LED155中应点亮的LED在晶体管201～221作用下被点亮。以下同样，在各扫描期内晶体管163～167被导通，上述动作反复进行。由于晶体管161～167的扫描周期性地、高速地进行，所以如图31所示（如后所述，显示的是加权系数），看起来就好像有多个LED155在同时发光。
控制晶体管161～167及201～221的数据由CpU140通过数据总线一位一位地按一定顺序分别加到锁存电路156、157、158、159。决定这些锁存电路156～159的锁存时序的数据由CpU140通过地址总线送到译码器160。经译码器160译码产生的锁存脉冲输入至锁存电路156～159。此外，显示指令CD也加到译码器160。
结论值显示器149由一横向排列的多个（比如说20个）LED171构成。显示器149的显示电路的一个例子如图29所示。该显示电路包含有一个可产生20个不同基准电压的基准电压发生电路173，这些不同的基准电压加到20个比较电路172的一个输入端。同时由T转换器13输出的表示确定结论d的电压加到比较电路172的另一个输入端。各LED171由对应的比较电路172驱动。因此只有基准电压低于表示结论d的电压的比较电路172所对应的LED171才被点亮。如图32所示结论d可由点亮的LED171个数（从左端起的长度）来表示。
最后，就规则设定和加权系数设定的操作实例加以说明。
规则的设定或变更按如下方式进行：
设操作模式已设定为模糊推理模式，则按一下A键就设定为规则设定模式。此时，如果有已经设定的规则，则第1条规则（NO.1规则）就在程序显示器上显示出来。规则的序号已预先设定在TVFI的选择电路18所含的寄存器文件75、76、85、86、95、96的各寄存器中。显示器144上的显示信息如图33所示，从左至右依次为规则序号、输入x、输入y、输入z、输出。7种隶属函数（语言信息）NL、NM、NS、ZR、pS、pM、pL分别由数字1、2、3、4、5、6、7指定。按11次E键第12号规则便显示出来。图33的显示例表示12号规则为：
If    X＝NL，Y＝NS，Z＝pS
then    U＝NS
在该状态下，欲将输入Y变更为pM时，可用数字键将X、Y、Z重新输入为1、6、5即可。规则输入结束时，按E键便转为显示下一条规则。
下面，就加权系数的设定或变更进行说明。
在隶属函数和加权系数显示器148中显示的加权系数的实例如上述图31所示。由点亮的LED155的高度表示语言信息（单因素的标示）NL～pL的种类，即由低到高分别为NL、NM、NS、ZR、pS、pM、pL。由点亮的LED155所表示的这些条形图中显示条的位置表示着各加权系数。加权系数的值为1～256，把这些值量化为21等级加以显示。
从模糊推理模式按2次A键便转为加权系数设定模式，程序显示器144的显示变为图34所示的样子。同时如图31所示，已设定的加权系数被显示出来并且点亮了加权系数显示模式指示灯W。在图34所示的程序显示器144中，从左起第2个数字表示分配给语言信息的数字，接下来的3位数字表示加权系数。亦即、图34表示NS的加权系数是80。欲将K3＝80变更为K3＝100按2次E键，然后用数字键输入100就可以了。
设定隶属函数设定模式后，同样可利用程序显示器144一边输入一边将所要的隶属函数的形状显示在显示器148上。这种情况下可以用RAM作为存储器来存放表示隶属函数的数据。该RAM被设定为写入工作模式。
（6）模糊推理处理系统的主要特征和应用实例
如图5所示，TG、TVFI、T转换器等通过由7根导线组成的模拟总线15、16相互连接。因此，如图5中点划线所示，可以很容易地接入另一些T转换器13A。此外，如图35所示，通过将TVFI接成层次结构便有可能构筑大规模的处理系统。在图35中，输入用x1～xm、输出用d1～dl表示，模拟总线用1根线表示，系统总线在图中未画出。
上述模糊处理系统可以以联机方式对隶属函数、规则、加权系数等进行编程操作。
此外，隶属函数、规则及T转换器为线性时，这种系统可以作为pID控制器（pI控制器、pD控制器）使用。
在T转换器为非线性的情况下，这种模糊处理系统可以作为非线性控制器使用。
如果在TG中设定二值函数或者多值函数使其在二值模式或多值模式下动作，则TVFI、T转换器也按二值或多值动作，该系统便成为二值或多值的可编程控制器。
因此，该系统成为一个联机多函数控制器（模糊控制器、pID控制器、非线性控制器、二值控制器、多值控制器等），可以根据需要适当选择其动作模式。
例如我们来考虑一个温度调节系统。这个系统有一个带有材料搬运出入口的控制室，控制室内的温度由加热器和冷却器控制。
在开始阶段按pD控制模式工作可使控制室内温度迅速上升。
第二阶段是控制室温度接近目标值的时期。这时为了防止乃至减少超调的发生并且能进行高精度控制而改为pI控制模式。
发生超调时（设为第三阶段）以非线性控制模式进行冷却。
在最后阶段控制室温达到目标值。在这个阶段由于材料搬入或搬出控制室，温度容易发生不规则的变化，因此以模糊控制模式进行工作。
进而上述系统通过变更TG，还可以适用于输入不是确定值而是用隶属函数给出的场合。

Claims (4)

1、一种真值流推理装置，可以输出表示蕴涵式中后件相同的多个前件的推理结果的真值，其特征在于：设有选择电路和运算电路，
选择电路对于前件所用的预先设定的多种类函数，根据设定的规则就各输入变量对多个前件的每一个选择对应于各种类输入变量产生的输入真值，然后将其输出。
运算电路将选择电路输出的真值在全部输入变量间对各前件进行运算，同时将这些运算结果作进一步的综合运算。
2、如权利要求1所述的真值流推理装置，其特征在于：在输入真值分别以模拟信号给出的装置中，上述选择电路由其数量等于前件个数与输入变量个数之积的模拟多路转换器和按照设定的规则对这些多路转换器进行控制的控制装置构成。
3、如权利要求2所述的真值流推理装置，其特征在于：上述控制装置包含有对应于各多路转换器而设的存储装置，各存储装置中可存放表示多个不同规则的数据，用存储在存储装置中的任何一条规则的数据都可以控制对应的多路转换器。
4、如权利要求1所述的真值流推理装置，其特征在于：上述运算电路由MIN电路和MAX电路组合而构成。
CN89109095A 1988-12-07 1989-12-06 真值流推理装置 Pending CN1043214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63307699A JPH02155044A (ja) 1988-12-07 1988-12-07 真理値フロー推論装置
JP88-307699 1988-12-07

Publications (1)

Publication Number Publication Date
CN1043214A true CN1043214A (zh) 1990-06-20

Family

ID=17972167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89109095A Pending CN1043214A (zh) 1988-12-07 1989-12-06 真值流推理装置

Country Status (4)

Country Link
US (1) US5140669A (zh)
EP (1) EP0372511A3 (zh)
JP (1) JPH02155044A (zh)
CN (1) CN1043214A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2050888C (en) * 1989-04-14 1998-06-16 Tsutomu Ishida Method of and apparatus for evaluating membership functions or rules in fuzzy reasoning system
US5259063A (en) * 1991-09-18 1993-11-02 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Reconfigurable fuzzy cell
US5586217A (en) * 1994-11-30 1996-12-17 Motorola Inc. Min/max computing circuit for fuzzy inference
DE59607523D1 (de) * 1995-07-28 2001-09-27 Infineon Technologies Ag Verfahren zur Mehrfachnutzung einer Regelbasis in einem Fuzzy-Logic-Coprozessor
US7376791B2 (en) * 2005-04-06 2008-05-20 Mediatek Inc. Memory access systems and methods for configuring ways as cache or directly addressable memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682396B2 (ja) * 1985-10-22 1994-10-19 オムロン株式会社 メンバーシップ関数合成装置およびファジィ・システム
JPS63113736A (ja) * 1986-10-31 1988-05-18 Fuji Electric Co Ltd フアジイ推論演算装置の複数個並列動作方法
JPS63113735A (ja) * 1986-10-31 1988-05-18 Fuji Electric Co Ltd フアジイ推論演算装置の複数個並列動作方法
JPS63113737A (ja) * 1986-10-31 1988-05-18 Fuji Electric Co Ltd ファジィ推論装置
JPH0786893B2 (ja) * 1986-11-13 1995-09-20 オムロン株式会社 ファジィ情報処理装置

Also Published As

Publication number Publication date
EP0372511A2 (en) 1990-06-13
US5140669A (en) 1992-08-18
EP0372511A3 (en) 1992-08-05
JPH02155044A (ja) 1990-06-14

Similar Documents

Publication Publication Date Title
CN1044864A (zh) 真值变换器
CN1012296B (zh) 模糊计算机
CN1053247C (zh) 配水流量预测装置
CN1094602C (zh) 数据电极、扫描电极驱动电路、液晶显示单元及其驱动方法
CN1293465C (zh) Gui显示装置及光标或gui组件动画显示处理方法
CN1254780C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1288519C (zh) 机器人系统控制
CN1975720A (zh) 一种基于Web的数据挖掘系统及其控制方法
CN1647107A (zh) 自动的神经网络模型生成与保持
CN1043579A (zh) 真值发生基本电路和真值发生电路
CN1043578A (zh) 真值流处理装置
CN1100541A (zh) 神经网络及其使用方法
CN1666161A (zh) 生产计划制作系统及方法以及程序
CN1781093A (zh) 用于存储和访问互锁树数据仓库中的数据的系统和方法
CN1437086A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1437085A (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1232555A (zh) 自动生成实时过程控制系统的控制图形的系统和方法
CN1043577A (zh) 真值流处理装置
CN1564416A (zh) 基于协同进化的电力系统无功优化方法
CN1043214A (zh) 真值流推理装置
CN1444161A (zh) 物料清单(bom)数据的拆分方法
CN1609861A (zh) 有向无尺度对象关系模型
CN1256700C (zh) 基于n元组或随机存取存储器的神经网络分类系统和方法
CN1043213A (zh) 编程装置
CN1862545A (zh) 绘制原理图设计文件的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication