CN104319256A - 窄有源区的隔离结构及其制造方法 - Google Patents
窄有源区的隔离结构及其制造方法 Download PDFInfo
- Publication number
- CN104319256A CN104319256A CN201410494191.1A CN201410494191A CN104319256A CN 104319256 A CN104319256 A CN 104319256A CN 201410494191 A CN201410494191 A CN 201410494191A CN 104319256 A CN104319256 A CN 104319256A
- Authority
- CN
- China
- Prior art keywords
- active area
- sti
- silicon
- silicon nitride
- narrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 238000005260 corrosion Methods 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种窄有源区的隔离结构，在硅衬底中具有宽度在1微米以下的有源区；有源区的底部和侧壁被连为一体的底部氧化硅和STI结构所包围。本申请还公开了所述窄有源区的隔离结构的制造方法，在STI槽下方继续以干法刻蚀和湿法腐蚀形成底部槽，在底部槽中热氧化生长形成在有源区下连为一体的底部氧化硅，从而将有源区与硅衬底完全隔离。本申请能使制造于窄有源区中的窄沟道器件有较少的短沟道效应和较小的结电容，从而提高CMOS逻辑电路的性能。
Description
技术领域
本申请涉及一种窄有源区的隔离结构，可用于制造窄沟道器件。
背景技术
随着CMOS工艺日益发展，场效应晶体管的沟道长度越来越短，但栅氧化层的厚度由于漏电的限制，不能随沟道长度等比例减薄，因此器件的短沟道效应(SCE，shortchannel effect)变得相当严重，并因此带来器件漏电大、器件不稳定等问题。
1985年第2期的《微电子学》有《MOS器件的窄沟道效应》一文，其记载了当场效应晶体管的沟道宽度可以与栅下耗尽区的宽度相比较时(尤其是沟道宽度小于5微米时)，就会出现窄沟道效应(narrow width effect)。换而言之，当场效应晶体管的沟道宽度约等于源和漏结的耗尽区宽度时，就被称为窄沟道器件。
窄沟道器件产生窄沟道效应，并可与短沟道效应相叠加而带来电路功能漂移、电路功耗大等缺点，例如SRAM等逻辑器件。目前抑制器件的短沟道效应的重要手段是减薄器件有源区的厚度，例如SOI(绝缘体上硅)工艺、FINFET(鳍式场效应晶体管)工艺。
发明内容
本申请所要解决的技术问题是提供一种窄有源区的隔离结构，在所形成的窄有源区中可用于制造窄沟道器件，并可以有效地抑制窄沟道器件的短沟道效应。为此，本申请还要提供所述窄有源区的隔离结构的制造方法。
为解决上述技术问题，本申请窄有源区的隔离结构是在硅衬底中具有宽度在1微米以下的有源区；有源区的底部和侧壁被连为一体的底部氧化硅和STI结构所包围。
本申请窄有源区的隔离结构的制造方法包括如下步骤：
第1步，在硅衬底上先淀积一层氧化硅，再淀积一层氮化硅；
第2步，采用光刻和干法刻蚀工艺，去除浅槽隔离区的氮化硅和氧化硅，保留有源区的氮化硅和氧化硅；
第3步，采用光刻和干法刻蚀工艺在浅槽隔离区形成STI槽；
第4步，采用热氧化生长工艺在STI槽的侧壁和底面形成衬垫氧化硅；
第5步，先淀积一层氮化硅，再采用干法刻蚀工艺反刻该层氮化硅，直至STI槽底部的该层氮化硅被去除，在STI槽的侧壁还保留有氮化硅侧墙；
第6步，采用光刻和干法刻蚀工艺在STI槽的底部再往下刻蚀，在STI槽的下面再形成底部槽；
第7步，采用湿法腐蚀工艺在底部槽的侧壁和底面刻蚀硅衬底；
第8步，采用热氧化生长工艺使底部槽的侧壁和底部的硅衬底形成氧化硅，所形成的底部氧化硅在有源区下方连为一体；此时有源区与硅衬底之间全部由STI槽或底部氧化硅相隔离；
第9步，采用湿法腐蚀工艺去除掉STI槽的侧壁的氮化硅侧墙；
第10步，先采用淀积工艺在STI槽中填充氧化硅，再采用平坦化工艺使所填充的氧化硅上表面与氮化硅的上表面齐平；此时在STI槽内就形成了STI结构；
第11步，采用湿法腐蚀工艺去除氮化硅、氧化硅和部分的STI结构，剩余的STI结构的上表面略高于有源区的上表面，或两者大致齐平。
本申请利用标准CMOS工艺中的浅槽隔离工艺，采取各向同性硅刻蚀和热氧化方法，在窄有源区下形成二氧化硅，以对有源区形成与衬底的完全隔离。这使制造于窄有源区中的窄沟道器件有较少的短沟道效应和较小的结电容，从而提高CMOS逻辑电路的性能。
附图说明
图1是本申请窄有源区的隔离结构的剖面结构示意图；
图2a至图2k是本申请窄有源区的隔离结构的制造方法的各步骤示意图。
图中附图标记说明：
10为硅衬底；11为氧化硅；12为氮化硅；13为底部氧化硅；14为STI结构；20为STI槽；21为衬垫氧化硅；22为氮化硅侧墙；25为底部槽；90为有源区；91为浅槽隔离区。
具体实施方式
请参阅图1，本申请窄有源区的隔离结构是在硅衬底10中具有有源区90。有源区90的宽度a≤1μm。有源区90的底部与硅衬底10之间隔有底部氧化硅13，有源区90的侧壁和硅衬底10之间隔有STI(浅槽隔离)结构14。STI结构14为介质材料，例如为氧化硅。STI结构14通常为环状包围着有源区90，STI结构14的底部与底部氧化硅13全部相连而没有空隙，这样整个有源区90的底部和侧壁就被连为一体的底部氧化硅13和STI结构14所包围。由于将有源区90与硅衬底10之间彻底隔离，制造于窄有源区90中的窄沟道器件即可消除窄沟道效应，因而减少了窄沟道器件的短沟道效应，使其具有较小的结电容，从而提高CMOS逻辑电路的性能。
本申请窄有源区的隔离结构的制造方法包括如下步骤：
第1步，请参阅图2a，在硅衬底10上先淀积一层氧化硅11，再淀积一层氮化硅12。
第2步，请参阅图2b，采用光刻和干法刻蚀工艺，去除浅槽隔离(STI)区91的氮化硅12和氧化硅11，保留有源区90的氮化硅12和氧化硅11。在版图上浅槽隔离区91通常为环形，由浅槽隔离区91所包围的部分就是有源区90。有源区90的宽度小于或等于1微米。
第3步，请参阅图2c，采用光刻和干法刻蚀工艺在浅槽隔离区91形成STI槽20。
第4步，请参阅图2d，采用热氧化生长工艺在STI槽20的侧壁和底面形成衬垫氧化硅21，其厚度例如为
第5步，请参阅图2e，先淀积一层氮化硅，再采用干法刻蚀工艺反刻该层氮化硅，直至STI槽20底部的该层氮化硅被去除，此时在STI槽20的侧壁的衬垫氧化硅21外还保留有氮化硅侧墙22。
第6步，请参阅图2f，采用光刻和干法刻蚀工艺在STI槽20的底部再往下刻蚀，去除掉STI槽20底面的衬垫氧化硅21，还去除掉一定深度的硅衬底10，从而在STI槽20的下面再形成底部槽25。这一步刻蚀深度例如为
第7步，请参阅图2g，采用湿法腐蚀工艺在底部槽25的侧壁和底面去除掉一定厚度的硅衬底10。这一步刻蚀深度例如为有源区90的表面被氧化硅11和氮化硅12所保护，STI槽20的侧壁被衬垫氧化硅21和氮化硅侧墙22所保护，因此都不受湿法腐蚀工艺影响。在这一步之前，底部槽25的侧壁大致为垂直，这是由于上一步的干法刻蚀工艺通常为各向异性的。在这一步之后，底部槽25的侧壁向两侧深入，底部槽25的底面向下方深入，这是由于本步骤的湿法腐蚀工艺通常为各向同性的。
本步湿法腐蚀工艺是必不可少的，因为其可以减少有源区90底部的硅衬底10的宽度，从而确保后续的热氧化生长工艺在有源区90下方形成连为一体的底部氧化硅13。
第8步，请参阅图2h，采用热氧化生长工艺使底部槽25的侧壁和底部的硅衬底10形成氧化硅，所形成的底部氧化硅13在有源区90下方连为一体。此时有源区90与硅衬底10之间全部由STI槽20或底部氧化硅13相隔离。优选地，这一步中的热氧化生长工艺的反应温度为900～1100℃。
只有在有源区90的宽度小于或等于1微米时，才能确保底部氧化硅13在有源区90下方连为一体，因此本申请的制造工艺只适用于窄有源区的隔离结构，而不能扩展为任意有源区。底部氧化硅13或者大致将底部槽25填充满，如图2h所示；或者未将底部槽25填充满，则在后续填充STI槽20时一并将底部槽25填充满。
第9步，请参阅图2i，采用湿法腐蚀工艺去除掉STI槽20的侧壁的衬垫氧化硅21之外的氮化硅侧墙22。氮化硅通常采用热磷酸进行湿法腐蚀。此时有源区90上方的氮化硅12的厚度减薄，但仍残留一定厚度。
第10步，请参阅图2j，先采用淀积工艺在STI槽20中填充氧化硅，再采用平坦化工艺使所填充的氧化硅上表面与氮化硅12的上表面齐平。此时在STI槽20内就形成了STI结构14。这一步中的淀积工艺例如为HDPCVD(高密度等离子体化学气相淀积)，平坦化工艺例如为CMP(化学机械研磨)。
第11步，请参阅图2k，采用湿法腐蚀工艺去除氮化硅12、氧化硅11和部分的STI结构14。剩余的STI结构14的上表面略高于有源区90的上表面，或两者大致齐平。氧化硅通常采用氢氟酸进行湿法腐蚀。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (8)
1.一种窄有源区的隔离结构，其特征是，在硅衬底中具有宽度在1微米以下的有源区；有源区的底部和侧壁被连为一体的底部氧化硅和STI结构所包围。
2.根据权利要求1所述的窄有源区的隔离结构，其特征是，有源区的底部与硅衬底之间隔有底部氧化硅，有源区的侧壁和硅衬底之间隔有STI结构；STI结构为环状包围着有源区，STI结构的底部与底部氧化硅全部相连而没有空隙。
3.一种窄有源区的隔离结构的制造方法，其特征是，包括如下步骤：
第1步，在硅衬底上先淀积一层氧化硅，再淀积一层氮化硅；
第2步，采用光刻和干法刻蚀工艺，去除浅槽隔离区的氮化硅和氧化硅，保留有源区的氮化硅和氧化硅；
第3步，采用光刻和干法刻蚀工艺在浅槽隔离区形成STI槽；
第4步，采用热氧化生长工艺在STI槽的侧壁和底面形成衬垫氧化硅；
第5步，先淀积一层氮化硅，再采用干法刻蚀工艺反刻该层氮化硅，直至STI槽底部的该层氮化硅被去除，在STI槽的侧壁还保留有氮化硅侧墙；
第6步，采用光刻和干法刻蚀工艺在STI槽的底部再往下刻蚀，在STI槽的下面再形成底部槽；
第7步，采用湿法腐蚀工艺在底部槽的侧壁和底面刻蚀硅衬底；
第8步，采用热氧化生长工艺使底部槽的侧壁和底部的硅衬底形成氧化硅，所形成的底部氧化硅在有源区下方连为一体；此时有源区与硅衬底之间全部由STI槽或底部氧化硅相隔离；
第9步，采用湿法腐蚀工艺去除掉STI槽的侧壁的氮化硅侧墙；
第10步，先采用淀积工艺在STI槽中填充氧化硅，再采用平坦化工艺使所填充的氧化硅上表面与氮化硅的上表面齐平；此时在STI槽内就形成了STI结构；
第11步，采用湿法腐蚀工艺去除氮化硅、氧化硅和部分的STI结构，剩余的STI结构的上表面略高于有源区的上表面，或两者大致齐平。
4.根据权利要求3所述的窄有源区的隔离结构的制造方法，其特征是，所述方法第4步中，衬垫氧化硅的厚度为
5.根据权利要求3所述的窄有源区的隔离结构的制造方法，其特征是，所述方法第6步中，刻蚀深度为
6.根据权利要求3所述的窄有源区的隔离结构的制造方法，其特征是，所述方法第7步中，刻蚀深度为
7.根据权利要求3所述的窄有源区的隔离结构的制造方法，其特征是，所述方法第8步中，热氧化生长工艺的反应温度为900～1100℃。
8.根据权利要求3所述的窄有源区的隔离结构的制造方法，其特征是，所述方法第10步中，淀积工艺为高密度等离子体化学气相淀积，平坦化工艺为化学机械研磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410494191.1A CN104319256A (zh) | 2014-09-24 | 2014-09-24 | 窄有源区的隔离结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410494191.1A CN104319256A (zh) | 2014-09-24 | 2014-09-24 | 窄有源区的隔离结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104319256A true CN104319256A (zh) | 2015-01-28 |
Family
ID=52374467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410494191.1A Pending CN104319256A (zh) | 2014-09-24 | 2014-09-24 | 窄有源区的隔离结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319256A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314005A (zh) * | 2023-05-16 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291940A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN1330001A (zh) * | 2000-06-16 | 2002-01-09 | 吴昊 | 循环水冲无污染间歇排放碎粪化粪厕具系统 |
| US20020185687A1 (en) * | 2001-06-06 | 2002-12-12 | Nec Corporation | Semiconductor device and method of fabricating the same |
| CN1330001C (zh) * | 2001-09-10 | 2007-08-01 | 日本电气株式会社 | 半导体器件 |
| CN102956534A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 减少窄沟道效应的工艺方法 |
-
2014
- 2014-09-24 CN CN201410494191.1A patent/CN104319256A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291940A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN1330001A (zh) * | 2000-06-16 | 2002-01-09 | 吴昊 | 循环水冲无污染间歇排放碎粪化粪厕具系统 |
| US20020185687A1 (en) * | 2001-06-06 | 2002-12-12 | Nec Corporation | Semiconductor device and method of fabricating the same |
| CN1330001C (zh) * | 2001-09-10 | 2007-08-01 | 日本电气株式会社 | 半导体器件 |
| CN102956534A (zh) * | 2011-08-23 | 2013-03-06 | 上海华虹Nec电子有限公司 | 减少窄沟道效应的工艺方法 |
Non-Patent Citations (1)
| Title |
|---|
| 黄如等: "《SOI CMOS技术及其应用》", 31 October 2005, 科学出版社 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314005A (zh) * | 2023-05-16 | 2023-06-23 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN116314005B (zh) * | 2023-05-16 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681355B (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| US8748983B2 (en) | Embedded source/drain MOS transistor | |
| CN203553173U (zh) | 电子器件 | |
| CN101866885A (zh) | Finfet元件的制造方法 | |
| CN105097701A (zh) | 静态存储单元的形成方法 | |
| EP2701187B1 (en) | Electronic Device including Shallow Trench Isolation (STI) Regions with Bottom Oxide Linear and Upper Nitride Liner and Related Methods | |
| CN102790004A (zh) | 一种全隔离混合晶向soi的制备方法 | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| CN103151293B (zh) | 射频传输结构的形成方法 | |
| CN104934475A (zh) | 基于65nm工艺的环栅抗辐照MOS场效应管 | |
| CN104332410A (zh) | 一种鳍式场效应晶体管的制造方法 | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN103681275A (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN104319256A (zh) | 窄有源区的隔离结构及其制造方法 | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| CN103258742A (zh) | 晶体管的形成方法 | |
| CN103426907B (zh) | 半导体器件及其制造方法 | |
| CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN104091779A (zh) | 形成浅沟槽隔离结构的方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| TW201436099A (zh) | 保護週邊半導體元件之結構與方法 | |
| CN103426753A (zh) | 源漏区的制备方法和mos器件 | |
| CN102194684B (zh) | 栅极介质层制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150128 |