CN104299959B - 倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法 - Google Patents

Abstract

本发明提供一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法。所述倒装芯片的测试结构中所述倒装芯片包括晶元和封装基板，所述测试结构包括：一个或多个通孔链结构，设置在所述晶元内；多个电连接单元，设置在所述晶元的功能面上且连接所述通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；两条测试引线，固定在所述封装基板上，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。所述倒装芯片的测试结构能够同时测试封装效果和封装后晶元是否发生翘曲或漏电，不仅实现对倒装芯片良率的精确监控，而且提高了测试效率。

Description

倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法

技术领域

本发明涉及半导体领域，特别是涉及一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法。

背景技术

倒装芯片(flip-chip)封装技术是将晶元（die）的功能面朝下直接电性连结于基板进行封装的一种封装技术。倒装芯片封装技术具有封装精度高，封装体积小，输入输出端口（I/O）密度高，互连线短和引线寄生参数小等优点，因此倒装芯片封装技术己迅速取代传统的引线键合（wire bonding）技术成为一种主流的半导体封装技术。

通常倒装芯片需要设置测试结构以对封装效果进行测试。现有倒装芯片的测试结构仅能用于测试封装效果，其无法用于测试封装后晶元性能是否发生翘曲（warpage）或漏电（leakage）。现有倒装芯片中，晶元是否发生翘曲或漏电通常是在晶元制作过程中用单独的晶元测试结构进行测试。现有倒装芯片的测试结构无法同时对封装效果以及封装后晶元是否发生翘曲或漏电进行测试，因此，一方面导致测试效率低；另一方面，封装过程中可能对晶元造成破坏而导致晶元发生翘曲或漏电，由于无法测试在封装后晶元是否发生翘曲或漏电，因此无法实现对倒装芯片良率进行精确监控。

因此，亟需一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法，以解决现有倒装芯片的测试结构和倒装芯片无法同时测试封装效果和封装后晶元是否发生翘曲或漏电的问题。

发明内容

本发明解决的问题是提供一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法，以实现同时对封装效果和封装后晶元是否发生翘曲或漏电进行测试。

为解决上述问题，本发明提供一种倒装芯片的测试结构，所述倒装芯片包括晶元和封装基板，所述测试结构包括：

一个或多个通孔链结构，设置在所述晶元内；

多个电连接单元，设置在所述晶元的功能面上且连接所述通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；

两条测试引线，固定在所述封装基板上，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。

可选的，所述通孔链结构为多个，所述测试结构还包括：一个或多个导线，固定在所述封装基板上，且每个所述导线连接位于中部位置的相邻两个所述电连接单元，所述电连接单元同时通过所述导线和所述通孔链结构串联在一起。

可选的，所述电连接单元包括设置在所述芯片的功能面上的金属焊垫和设置在所述金属焊垫上的金属凸块，所述通孔链结构与所述金属焊垫连接，所述导线与位于中部位置的所述金属凸块连接，所述测试引线与位于首尾位置的所述金属凸块连接。

可选的，所述通孔链结构包括金属互连结构和多个金属测试块，多个所述金属测试块通过所述金属互连结构串联在一起，所述金属测试块通过所述金属互连结构与所述电连接单元连接。

为解决上述问题，本发明还提供了一种倒装芯片，包括晶元、封装基板以及如上所述的测试结构。

可选的，所述测试结构为多个，多个所述测试结构在所述晶元功能面上的投影形状相同。

可选的，所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的中央区域。

可选的，所述测试结构在所述晶元功能面上的投影呈折线形，并且所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的边角区域。

可选的，所述倒装芯片还包括位于所述金属测试块之间的伪测试块，所述伪测试块的材料与所述金属测试块的材料相同。

为解决上述问题，本发明还提供了一种倒装芯片的制作方法，包括：

提供晶元，并在所述晶元的功能面形成多个电连接单元，所述晶元内部设置有一个或多个通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；

提供基板，并在所述基板表面形成两条测试引线；

对所述晶元和所述基板进行封装处理，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。

与现有技术相比，本发明的技术方案具有以下优点：

本发明所提供的倒装芯片的测试结构具有位于晶元内的通孔链结构和位于晶元功能面的电连接单元，所述电连接单元通过所述通孔链结构串联在一起，同时首尾位置的所述电连接单元分别与测试引线连接。由于所述倒装芯片的测试结构具有位于晶元内的通孔链结构，因此可以利用所述通孔链结构测试在封装之后晶元是否发生翘曲或漏电；由于所述倒装芯片的测试结构具有位于晶元功能面的所述电连接单元，并且所述电连接单元结构和性质与封装结构中的导电单元结构和性质相同，因此可以利用所述电连接单元对封装效果进行测试。因此，所述倒装芯片的测试结构能够同时测试封装效果和封装后晶元是否发生翘曲或漏电，不仅实现对倒装芯片良率的精确监控，而且提高了测试效率。

本发明所提供的倒装芯片由于具有上述测试结构，因此所述倒装芯片能够同时接受封装效果和封装后晶元是否发生翘曲或漏电的测试，从而使得所述倒装芯片具有良率易于精确监控和测试效率高的优点。

本发明所提供的倒装芯片的制作方法首先提供晶元，并在所述晶元的功能面形成多个电连接单元，所述晶元内部设置有一个或多个通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起，然后提供基板，并在所述基板表面形成两条测试引线，最后对所述晶元和所述基板进行封装处理，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。所述晶元具有位于其内部的通孔链结构和位于其表面的电连接单元的晶元，所述基板具有位于其表面的两条测试引线，然后将所述晶元和所述基板进行封装处理，从而制作出具有本发明所提供的测试结构的倒装芯片，所述倒装芯片能够对封装效果和封装之后晶元是否发生翘曲或漏电进行测试，由此可知所述制作方法制作得到的所述倒装芯片的良率易于精确控制，并且所述制作方法制作得到的所述倒装芯片的测试效率高。

附图说明

图1是本发明实施例一倒装芯片的测试结构的示意图；

图2是本发明实施例二倒装芯片的测试结构的示意图；

图3是本发明实施例三倒装芯片的示意图；

图4是本发明实施例四倒装芯片的示意图。

具体实施方式

现有倒装芯片的测试结构无法测试封装后晶元是否发生翘曲或漏电，因此现有倒装芯片的测试结构无法精确地对倒装芯片的良率进行监控。同时，由于需要使用不同测试结构分次对晶元的性能和倒装芯片的封装效果进行测试，因此现有倒装芯片的测试结构还存在测试效率低的缺点。

本发明提供一种倒装芯片的测试结构，所述倒装芯片的测试结构同时具有通孔链结构和电连接单元，其中电连接单元可运用于测试封装效果，而通孔链结构可运用于在封装之后测试晶元是否发生翘曲或漏电，因此，所述倒装芯片的测试结构能够同时测试封装效果和封装后晶元是否发生翘曲或漏电，达到对倒装芯片良率的精确监控，并且同时提高了测试效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图1所示，本发明实施例一提供一种倒装芯片的测试结构。其中，所述倒装芯片包括封装在一起的晶元1和封装基板2。

晶元1是倒装芯片的核心功能部分，其可以包括晶体管、二极管、存储器、电阻、电容或者电感等多种半导体器件（device），还可以包括互连结构和介质层，本发明对此不作限定。

封装基板2用于封装晶元1，封装基板2的材料可以是陶瓷材料、环氧树脂或聚酰亚胺。图1中虽然没有显示，但封装基板2与晶元1相背离的一面可以包括导电走线和导电焊球等结构，这些结构用于后续倒装芯片与PCB（印刷电路板）或者FPC（柔性印刷电路板）的连接。

请继续参考图1，所述倒装芯片的测试结构包括设置在晶元1内的一个通孔链结构11和设置在晶元1的功能面上的两个电连接单元12，两个电连接单元12通过一个通孔链结构11串联在一起。所述倒装芯片的测试结构还包括测试引线21a和测试引线21b，测试引线21a和测试引线21b均固定在封装基板2上，并且测试引线21a和测试引线21b与两个电连接单元12分别一一对应连接。

需要说明的是，在本发明的其它实施例中，所述倒装芯片的测试结构可以包括更多的电连接单元12和更多的通孔链结构11，但是，仍然保持两个电连接单元12通过一个通孔链结构11串联在一起的结构，即电连接单元12的数目始终为通孔链结构11数目的两倍。

本实施例中每个通孔链结构11包括二十二个金属测试块111和互连结构，所述互连结构包括第一导电插塞112、金属互连线113和第二导电插塞114。二十二个金属测试块111呈阵列排列分布在六个不同层中，其中五层中都具有四个金属测试块111，而最底层具有两个金属测试块111，因此，全部二十二个金属测试块111呈6行×4列分布，其中第一列和第四列具有六个金属测试块111，第二列和第三列具有五个金属测试块111。同一行（即同一层）之间的金属测试块111具有一定距离，同一列（即不同层）之间的金属测试块111之间也具有一定距离，同一行之间的相邻金属测试块111以介质层（未标记）隔开，同一列之间的金属测试块111也以介质层隔开。第一导电插塞112连接同一列之间相邻的两个金属测试块111，而金属互连线113连接均位于最顶端或最底端的同一行中相邻两个第一导电插塞112，从而使得所有金属测试块111通过所述互连结构串联在一起。此外，第二导电插塞114连接位于最顶层的金属测试块111和设置在晶元1功能面上的电连接单元12，从而使得两个电连接单元12通过通孔链结构11串联在一起。

本实施例中，通孔链结构11具有首尾顺次连接的4列，这种通孔链结构11长度较大，从而使得后续测得通孔链结构11的电阻值更加准确。但是，在本发明的其它实施例中，根据需要通孔链结构11也可以只有首尾顺次连接的2列，或首尾顺次连接的6列，总之，通孔链结构11可以具有首尾顺次连接的N列金属测试块111，其中N为正偶数，而每一列金属测试块111个数可以根据需要具体设定。

本实施例中，通孔链结构11可以设置在晶元1周边区(periphery region)内部，或者设置在晶元1通过切割道(scribe line)定义出的无效区(dummy region)内部，以避免通孔链结构11对晶元1内部器件造成影响。

请继续参考图1，电连接单元12包括设置在晶元1的功能面上的金属焊垫121和设置在金属焊垫121上的金属凸块122。

金属焊垫121一方面用于与第二导电插塞114连接，另一方面用于与其上的金属凸块122连接。金属焊垫121可以通过下述过程形成：在晶元1的功能面上沉积金属材料层（未图示），然后在金属材料层上形成图案化的光刻胶层，再以图案化的光刻胶层为掩膜蚀刻所述金属材料层得到金属焊垫121，并去除所述光刻胶层。金属凸块122可以通过蒸镀(evaporation)、电镀(electroplating)、无电电镀(electroless plating)、溅镀(sputtering)或印刷法(stencil printing)方法形成在金属焊垫121上。

本实施例所提供的测试结构还包括测试引线21a和测试引线21b。测试引线21a和测试引线21b均固定在封装基板2上，具体的，测试引线21a和测试引线21b固定在封装基板2面向晶元1的表面上，并且测试引线21a和测试引线21b与位于首尾位置的电连接单元12分别一一对应连接，即测试引线21a与位于首部位置的电连接单元12连接，测试引线21b与位于尾部位置的电连接单元12连接，如图1所示。

设置测试引线21a和测试引线21b是为了使本实施例所提供的测试结构能够与外界电连接。一方面测试引线21a和测试引线21b与位于首尾位置的电连接单元12分别一一对应连接，另一方面，封装基板2上还包括将测试引线21a和测试引线21b连接到倒装芯片外表面的导电线路（未示出），后续测试设备（未示出）可通过所述导电线路电连接测试引线21a和测试引线21b，进而与通孔链结构11和电连接单元12构成测试回路。

需要说明的是，所述首尾位置的电连接单元12是相对于通孔链结构11和电连接单元12连接而成的电路结构而言，首尾位置是指串联电路结构两端所在位置，因此首尾位置的电连接单元12是指串联电路结构两端所在位置的电连接单元12，在本实施例中，由于仅包括两个电连接单元12，因此，可将其中任意一个当成位于首部位置的电连接单元12，将另一个当成位于尾部位置的电连接单元12，而当电连接单元12有多个时，则需要根据具体的串联结构确定位于首尾位置的电连接单元12。

本实施例中晶元1内部还包括位于同行的相邻两个金属测试块111之间的伪测试块10，伪测试块10的材料与所述金属测试块111的材料相同。可以在晶元1内部形成金属测试块111的同时利用相同工艺步骤形成伪测试块10。伪测试块10的设置可以使得在晶元1内部中，通孔链结构11所在区域的密度较为均一，防止因通孔链结构11的设置导致晶元1出现缺陷，伪测试块10还可以防止通孔链结构11发生变形，因此伪测试块10的设置可以提高整个测试结构的测试准确度。

需要说明的是，本发明所提供的倒装芯片的测试结构具有位于晶元1内的结构和位于封装基板2的结构，因此，在生产过程中，可使得晶圆加工厂和芯片封装厂进行配合，以制作出所述倒装芯片的测试结构。

本实施例中，由于通孔链结构11位于晶元1内部，因此对通孔链结构11的电阻进行测试就可以测试出晶元1是否发生漏电；由于通孔链结构11通过第二导电插塞114连接至晶元1功能面，因此通过对多个通孔链结构11的电阻进行测试和比较还可以检测出晶元1是否发生翘曲。

本实施例中，设置金属测试块111、第一导电插塞112、金属互连线113和第二导电插塞114的材料与晶元1功能区（functional area）中对应结构的材料相同，从而使得通孔链结构11能够准确反映出晶元1功能区的情况。例如晶元1功能区中互连结构的材料为铜，则第一导电插塞112、第二导电插塞114和金属互连线113的材料也为铜，并且金属测试块111可以在晶元1功能区形成半导体器件的过程中使用相同工艺步骤同时形成，而第一导电插塞112、第二导电插塞114和金属互连线113可以在晶元1功能区形成互连结构和介质层时使用相同工艺步骤同时形成，从而节省工艺步骤，节省成本。

本实施例中，电连接单元12与在倒封装过程中在晶片1功能面上制作的导电单元（包括导电焊垫和导电凸块，未示出）相同，并且两者可以在同一工艺步骤形成。导电单元是倒装芯片封装中的主要封装部件，因此，对电连接单元12的电阻进行测试等同于对导电单元进行测试，也就等同于对倒装芯片的封装效果进行测试。

综上可知，本实施例所提供的测试结构具有一个通孔链结构11和两个电连接单元12，以及测试引线21a和测试引线21b。其中两个电连接单元12通过一个通孔链结构11串联在一起，而测试引线21a和测试引线21b分别对应与一个电连接单元12连接，构成所述测试结构。在利用所述测试结构进行测试时，能够同时对通孔链结构11和电连接单元12进行测试。而对通孔链结构11进行测试也就是对晶元1的性能进行测试，对电连接单元12进行测试也就是对倒装芯片的封装效果进行测试，因此，所述测试结构能够同时对晶元1的性能和倒装芯片的封装效果进行测试。本实施例所提供的倒装芯片的测试结构可以对封装后倒装芯片内的晶元1是否发生翘曲或漏电进行测试，因此可以实现对倒装芯片良率的精确监控，并且同时提高了测试效率。

本发明实施例二提供另一种倒装芯片的测试结构，所述测试结构与实施例一所提供的测试结构多有相同之处，相同之处可以参考实施例一的相应内容。

请参考图2，本实施例所提供的倒装芯片的测试结构中，倒装芯片包括晶元3和封装基板4。晶元3和封装基板4的结构和性质可以参考实施例一相应的内容。

测试结构包括两个通孔链结构31和四个电连接单元32，以及一个测试引线41a和一个测试引线41b。本实施例所提供的倒装芯片的测试结构还包括一个导线42。

每个通孔链结构31包括四十四个金属测试块311和互连结构，所述互连结构包括第一导电插塞312、金属互连线313和第二导电插塞314。

四十四个金属测试块311呈两个阵列并列排列，每个矩阵具有二十二个金属测试块，且二十二个金属测试块呈6行4列分布，6行即分布在六个层中，每层中所具有的列数即该层中金属测试块311的个数。4列金属测试块311中的第一列和第四列具有六个金属测试块311，第二列和第三列具有五个金属测试块311。每个矩阵中，同一行（即同一层）之间的金属测试块311具有一定距离，同一列（即不同层）之间的金属测试块311之间也具有一定距离，同一行之间的相邻金属测试块311以介质层（未标记）隔开，同一列之间的金属测试块311也以介质层隔开。

每个通孔链结构31中，第一导电插塞312连接同一列之间相邻的金属测试块311，而金属互连线313连接均位于最顶行或最底行的相邻两个第一导电插塞312，从而使得所有金属测试块311通过所述互连结构串联在一起。此外，第二导电插塞314连接位于最顶层的金属测试块311和设置在晶元1功能面上的电连接单元32，从而使得两个电连接单元32通过一个通孔链结构31串联在一起。

电连接单元32包括设置在晶元3的功能面上的金属焊垫321和设置在金属焊垫321上的金属凸块322。其中，上述第二导电插塞314连接金属焊垫321，以使得一个通孔链结构31串联两个电连接单元32。电连接单元32的结构和性质可以参考实施例一中的电连接单元12。

测试引线41a和测试引线41b均固定在封装基板4上，具体的，测试引线41a和测试引线41b固定在封装基板4面向晶元3的表面上，并且测试引线41a和测试引线41b与位于首尾位置的电连接单元32分别一一对应连接，即测试引线41a与位于首部位置的电连接单元32连接，测试引线41b与位于尾部位置的电连接单元32连接。

导线42固定在封装基板4上，且导线42通过与金属凸块322连接而将中部位置的相邻两个电连接单元32串联在一起。本实施例中，四个电连接单元32通过两个通孔链结构31和一条导线42全部串联在一起。需要说明的是，被所述导线42串联在一起的电连接单元32不是位于首尾位置的电连接单元32，即被所述导线42串联在一起的电连接单元32不与测试引线41a或测试引线41b连接。本实施例中，首尾位置的电连接单元32与实施例一中首尾位置的电连接单元12意义相同，首尾位置指串联电路结构两端所在位置，中部位置是指除首尾位置以外的位置。因此首尾位置的电连接单元32指串联电路结构两端所在位置的电连接单元32，而中部位置的电连接单元32是指除首尾位置电连接单元32以外的电连接单元32。

需要说明的是，在本发明其它实施例中，可以包括更多的通孔链结构31、更多的电连接单元32和更多的导线42，每个通孔链结构31通过金属焊垫321连接两个电连接单元32，每条导线42通过金属凸块322连接两个电连接单元32，最终使全部电连接单元32通过全部通孔链结构31和全部导线42串联在一起，并使得任意的连续三个电连接单元32之间，通过一个通孔链结构31和一个导线42串联在一起。

本实施例中，包括两个通孔链结构31、四个电连接单元32、一条导线42，以及测试引线41a和测试引线41b，因此整个测试结构的长度进一步增加，而测试结构的长度越大，所测得的电阻值越大，所述电阻值越具有参考价值，得到的测试结果越准确。同时，由于具有四个电连接单元32，相比于实施例一的两个电连接单元12而言，本实施例的所述测试结构可以更加准确地测试出所述倒装芯片的封装效果。

本发明实施例三提供了一种倒装芯片，所述倒装芯片具有本发明所提供的倒装芯片的测试结构。

请参考图3，图3显示了所述倒装芯片中晶元5的功能面，所述倒装芯片除了晶元5之外，还包括有封装基板（未示出）。本实施例所提供的倒装芯片具有三个测试结构，图3将倒装芯片的测试结构各部分均投影到晶元5的功能面。

第一个测试结构包括电连接单元511、通孔链结构512、导线513、测试引线51a以及测试引线51b。

电连接单元511包括位于晶元5的功能面上的测试焊垫和位于所述测试焊垫上的测试凸块，为方便显示，图3将测试焊垫和测试凸块一并显示为电连接单元511。电连接单元511更加详细的结构和性质可参考实施例一和实施例二相关内容。

通孔链结构512位于晶元5内，通孔链结构512可以包括金属测试块和互连结构，所述互连结构可以包括第一导电插塞、第二导电插塞和金属互连线。

通孔链结构512更加详细的结构和性质可以参考实施例二相关内容。在图3所示的晶元5的功能面上，通孔链结构512用虚线表示。

导线513固定在封装基板上，在图3所示的晶元5的功能面上，导线513用实现表示。导线513的结构和性质可参考实施例二相关内容。

测试引线51a和测试引线51b同样固定在封装基板上，并且测试引线51a和测试引线51b分别与位于首尾位置的电连接单元512分别一一对应连接。测试引线51a和测试引线51b的结构和性质可以参考实施例二相关内容。

第二个测试结构包括电连接单元521、通孔链结构522、导线523、测试引线52a以及测试引线52b。第二个测试结构的具体结构及其在晶元5的功能面上的显示方式可以参考上述第一个测试结构的内容。

第三个测试结构包括电连接单元531、通孔链结构532、导线533、测试引线53a以及测试引线53b。第三个测试结构的具体结构及其在晶元5的功能面上的显示方式可以参考上述第一个测试结构的内容。

本实施例中，上述三个测试结构在晶元5功能面上的投影形状相同。其中，第一个测试结构位于晶元5功能面中央区域，第三个测试结构位于晶元5功能面边缘区域，而第二个测试结构位于晶元5功能面中第一个测试结构和第三个测试结构之间且较靠近第一个测试结构的位置。可知，第一个测试结构的尺寸小于第二个测试结构的尺寸，第二个测试结构的尺寸小于第三个测试结构的尺寸。将第二个测试结构设置为较靠近第一个测试结构的位置是因为，如果晶元5发生翘曲，通常功能面中央区域的翘曲程度较严重，因此提高翘曲程度较严重的区域中测试结构的数目可以更清楚地获取封装之后晶元的性能。

在利用上述三个测试结构对倒装芯片进行测试时，假设对三个测试结构进行测试，得到的电阻分别为R₁、R₂和R₃，三个测试结构在晶元5功能面上的投影形状的长度分别为L₁、L₂和L₃，由于三个测试结构具有组成相似和形状相同等特点，在晶元5不发生翘曲或者漏电，并且倒装芯片的封装效果不出现问题时，会有R₁/L₁=R₂/L₂=R₃/L₃。如果R₁/L₁>R₂/L₂、R₁/L₁>R₃/L₃或R₂/L₂>R₃/L₃，则可知晶元5内部存在漏电，而一旦R₁/L₁<R₂/L₂<R₃/L₃，并且R₁/L₁、R₂/L₂和R₃/L₃三个比值相差较小，则晶元5很可能是发生翘曲，进一步判断，如果R₁/L₁、R₂/L₂和R₃/L₃的值与三个测试结构在晶元5功能面上的投影形状离晶元5功能面中心点的距离接近正比，则可认定是晶元5发生翘曲。而如果R₁、R₂和R₃中，有任意一个值接近无穷大，则可知倒装芯片的封装效果存在问题。

本实施例中，上述三个测试结构在晶元5功能面上的投影形状与晶元5功能面的形状相似，即晶元5功能面呈矩形，上述三个测试结构在晶元5功能面上的投影形状呈类似于矩形的形状，具体为带有缺口的矩形形状。在这种情况有助于三个测试结构更加准确地测试出倒装芯片的翘曲情况。但是，在其它实施例中，三个测试结构在晶元5功能面上的投影形状也可以是任意其它形状。在另外一些实施例中，测试结构的数量也可以是两个、四个或者更多。

图3中虽然没有显示，但是在本发明所提供的倒装芯片中，还包括位于各个金属测试块之间的伪测试块，所述伪测试块的材料与所述金属测试块的材料相同，可参考实施例一相关内容。需要说明的是，本实施例省略显示了原来位于晶元5功能面上的其它结构，例如金属凸块和金属线等。

本实施例提供的倒装芯片由于具有本发明所提供的测试结构，因此，能够同时对晶元5的性能和倒装芯片的封装效果进行测试，不仅提高了测试效率，而且使得所述倒装芯片具有容易接受测试和良率易于精确监控的优点。

本发明实施例四提供了另外一种倒装芯片，所述倒装芯片具有本发明所提供的倒装芯片的测试结构。

请参考图4，图4显示了所述倒装芯片中晶元6功能面的边角区域，并且，图4将所述测试结构的各部分均投影到晶元6的功能面。所述倒装芯片除了晶元6之外，还包括有封装基板（未示出）。

本实施例所提供的倒装芯片具有四个测试结构，第一个测试结构包括电连接单元611、通孔链结构612、导线613、测试引线61a以及测试引线61b。第二个测试结构包括电连接单元621、通孔链结构622、导线623、测试引线62a以及测试引线62b。第三个测试结构包括电连接单元631、通孔链结构632、导线633、测试引线63a以及测试引线63b。第四个测试结构包括电连接单元641、通孔链结构642、导线643、测试引线64a以及测试引线64b。所述四个测试结构的结构和性质与实施例三所提供的测试结构的结构和性质多有相同之处，可参考实施例三相关内容。需要说明的是，本实施例省略显示了原来位于晶元6功能面上的其它结构，例如金属凸块和金属线等。

本实施例中，上述四个测试结构在晶元6功能面上的投影形状呈L型并列，所述四个L型投影形状中，每个测试结构最上端的电连接单元位于同一条直线，并且相邻电连接单元之间的距离相等；每个测试结构最右端的电连接单元位于同一条直线，并且相邻电连接单元之间的距离相等。这种排布方式有助于四个测试结构全面覆盖晶元6功能面的边角区域，进而有利用对晶元6漏电的检测。但是，在其它实施例中，四个测试结构在晶元6功能面上的投影形状也可以是任意其它形状。此外，在其它实施例中，测试结构的数量也可以是两个、三个、五个或更多。

在利用上述四个测试结构对倒装芯片进行测试时，假设对四个测试结构进行测试，得到的电阻分别为R_Ⅰ、R_Ⅱ、R_Ⅲ和R_Ⅳ，四个测试结构在晶元6功能面上的投影形状的长度分别为L_Ⅰ、L_Ⅱ、L_Ⅲ和L_Ⅳ，由于四个测试结构具有组成相似和形状相同等特点，在晶元6不发生翘曲或者漏电，并且倒装芯片的封装效果不出现问题时，有R_Ⅰ/L_Ⅰ=R_Ⅱ/L_Ⅱ=R_Ⅲ/L_Ⅲ=R_Ⅳ/L_Ⅳ。如果R_Ⅰ/L_Ⅰ=R_Ⅱ/L_Ⅱ=R_Ⅲ/L_Ⅲ=R_Ⅳ/L_Ⅳ中，有任何一个等式不成立，则可知晶元6内部存在翘曲或者漏电，如果R_Ⅰ/L_Ⅰ、R_Ⅱ/L_Ⅱ、R_Ⅲ/L_Ⅲ和R_Ⅳ/L_Ⅳ四个比值相差较大，则可以判断晶元6内部发生了漏电，如果R_Ⅰ/L_Ⅰ、R_Ⅱ/L_Ⅱ、R_Ⅲ/L_Ⅲ和R_Ⅳ/L_Ⅳ四个比值相差不大，并且R_Ⅰ/L_Ⅰ、R_Ⅱ/L_Ⅱ、R_Ⅲ/L_Ⅲ和R_Ⅳ/L_Ⅳ四个比值与四个测试结构在晶元6功能面上的投影形状离晶元6功能面中心点的距离接近正比，则可认定是晶元6发生翘曲。而如果R_Ⅰ、R_Ⅱ、R_Ⅲ和R_Ⅳ中，有任意一个值接近无穷大，则可知倒装芯片的封装效果存在问题。

本实施例所提供的倒装芯片具有位于晶元6功能面的边角区域的测试结构，边角区域是晶片较易发生漏电的地方，因此将测试结构设置在此区域不仅同时可以对倒装芯片的封装效果和晶元6是否发生翘曲或漏电，而且可以着重对晶元6边角区域是否发生漏电进行测试。

本发明实施例五还提供一种倒装芯片的制作方法，包括以下步骤：

提供晶元，并在所述晶元的功能面形成多个电连接单元，所述晶元内部设置有一个或多个通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起。具体的，所述通孔链结构可以包括多个金属测试块和串联所述金属测试块的互连结构，所述互连结构同时使得所述金属测试块与所述电连接单元串联，从而使得所述通孔链结构和所述电连接单元串联，可参考以上实施例中相应的内容。

提供基板，并在所述基板表面形成两条测试引线，当电连接单元多于两个时，所述基板还可以包括固定在其表面的导线，可参考以上实施例中的相应内容。

对所述晶元和所述基板进行封装处理，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。

采用任意封装技术对所述晶元和所述基板进行封装处理，使所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。如果存在所述导线，则所述导线连接位于中部位置的相邻两个导电连接单元，从而使得所述电连接单元通过所述通孔链结构和所述导线串联在一起，例如当所述通孔链结构为一个时，所述电连接单元为两个，两个所述电连接单元通过一个所述通孔链结构串联在一起；又例如当所述通孔链结构为两个时，所述电连接单元为四个，此时还包括一条导线，两个所述通孔链结构各自分别连接两个所述电连接单元，而所述导线连接位于中部位置的两个所述电连接单元，从而使得四个所述电连接单元通过两个所述通孔链结构和一条所述导线串联在一起。通过封装处理之后，可以得到倒装芯片，所述倒装芯片具有本发明所提供的测试结构，因此能够对封装效果和封装之后晶元是否发生翘曲或漏电进行测试，可参考以上实施例中的相应内容。

本实施例所提供的倒装芯片的制作方法能够制作出具有本发明所提供的测试结构的倒装芯片，所述倒装芯片能够对封装效果和封装之后晶元是否发生翘曲或漏电进行测试，由此可知所述制作方法制作得到的所述倒装芯片的良率易于精确控制，并且所述制作方法制作得到的所述倒装芯片的测试效率高。本实施例所提供的倒装芯片的制作方法可以运用于任意封装方法，因此具有方便灵活的优点，并且所述制作方法步骤简单，制作成本低。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种倒装芯片，其特征在于，包括晶元、封装基板以及测试结构，所述测试结构包括：

一个或多个通孔链结构，设置在所述晶元内；

多个电连接单元，设置在所述晶元的功能面上且连接所述通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；

两条测试引线，固定在所述封装基板上，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接；

所述测试结构为多个，多个所述测试结构在所述晶元功能面上的投影形状相同。

2.如权利要求1所述的倒装芯片，其特征在于，所述通孔链结构为多个，所述测试结构还包括：一个或多个导线，固定在所述封装基板上，且每个所述导线连接位于中部位置的相邻两个所述电连接单元，所述电连接单元同时通过所述导线和所述通孔链结构串联在一起。

3.如权利要求2所述的倒装芯片，其特征在于，所述电连接单元包括设置在所述芯片的功能面上的金属焊垫和设置在所述金属焊垫上的金属凸块，所述通孔链结构与所述金属焊垫连接，所述导线与位于中部位置的所述金属凸块连接，所述测试引线与位于首尾位置的所述金属凸块连接。

4.如权利要求3所述的倒装芯片，其特征在于，所述通孔链结构包括金属互连结构和多个金属测试块，多个所述金属测试块通过所述金属互连结构串联在一起，所述金属测试块通过所述金属互连结构与所述电连接单元连接。

5.如权利要求1所述的倒装芯片，其特征在于，所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的中央区域。

6.如权利要求1所述的倒装芯片，其特征在于，所述测试结构在所述晶元功能面上的投影呈折线形，并且所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的边角区域。

7.如权利要求4所述的倒装芯片，其特征在于，所述倒装芯片还包括位于所述金属测试块之间的伪测试块，所述伪测试块的材料与所述金属测试块的材料相同。