CN104283553A - 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 - Google Patents
一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 Download PDFInfo
- Publication number
- CN104283553A CN104283553A CN201310274801.2A CN201310274801A CN104283553A CN 104283553 A CN104283553 A CN 104283553A CN 201310274801 A CN201310274801 A CN 201310274801A CN 104283553 A CN104283553 A CN 104283553A
- Authority
- CN
- China
- Prior art keywords
- self
- digital
- frequency
- calibration
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，参考输入信号通过R分频器分别与鉴频鉴相器和数字自校准算法单元的输入相连，数字自校准算法单元的一路输出通过开关K5与数字寄存器相连；鉴频鉴相器的输出通过开关K3后分别与比较器和压控振荡器的控制电压Vtune相连，比较器A和比较器B的输出均与数字逻辑电路连接，数字逻辑电路的输出与数字寄存器相连，数字寄存器的输出连接压控振荡器，压控振荡器的输出通过N分频器分别连接鉴频鉴相器和数字自校准算法单元。本发明将数字自校准系统和模拟自校准系统结合起来，帮助频率源系统找到一个合适的频率锁定点，并且在频率源系统失锁时，重新锁定频率源。
Description
技术领域
本发明涉及一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统。
背景技术
目前的频率源基本上采用LC振荡器，其频率的计算公式为：
f=1/(2*3.14*(L*C)0.5)
从上面的公式可以看到输出信号频率与L（电感）值和C（电容）值的乘积成反比；电感值和电容值在设计中为固定值，为了得到一个较小的KVCO（与LC振荡器输出信号的相位噪声有关）；电容值除开CVAR（可变电容）的部分，被分成n个小的电容，并用二进制或者温度码等方式控制这n个小的电容，压控振荡器工作的整个频率范围被这n小电容划分成了n+1个小的频率段，且相邻频率段的频率范围会有不同程度的交叠，每个频率段的频率值如下公式：
f=1/(2*3.14*(L*nC+△c)0.5)
上式中的n代表小电容的个数，C代表小电容的电容值，△c代表可变电容CVAR随器件两端电压差的变化而变化的电容值。
目前频率源中的自校准系统分为数字自校准系统和模拟自校准系统两种。如图1所示，由于有三个段有重叠，导致三个频率段上各有一个频率点即A1、A2和A3符合频率源系统锁定的要求。数字自校准系统的优点是通过比较VCO的输出信号频率与R分频器输出信号的频率的差异，帮助频率源系统找到一个合适的频率工作点，如图1中的A2点；而数字自校准系统的缺点是在帮助频率源系统确定了合适的工作频率点之后，数字自校准系统再次工作需要复位自校准系统，也即是说，如果由于温度的原因导致系统失锁，若不对数字自校准系统复位，则频率源系统会永久性失锁。模拟自校准系统的优点是可随时监控频率源系统是否失锁，若失锁，则帮助频率源系统再次锁定；模拟自校准系统的缺点是它会使频率源找到A1点和A3点，而A1点和A3点在频率段的边沿，会导致输出信号相噪不太好。
发明内容
本发明的目的在于克服现有技术的不足，提供一种将数字自校准系统和模拟自校准系统结合起来，频率源系统能够找到一个合适的频率锁定点，并且在频率源系统因为温度等外部原因导致频率源系统失锁时，可使频率源重新锁定的帮助随温度变化而失锁的频率源电路再次锁定的自校准系统。
本发明的目的是通过以下技术方案来实现的：一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，它包括用于监控频率源系统是否失锁，若失锁则帮助频率源系统再次锁定的模拟校准模块，帮助频率源系统确定了合适的工作频率点的数字自校准模块和产生大量离散稳定频率信号的频率源电路模块，所述的模拟校准模块包括数字逻辑电路、比较器A和比较器B，所述的数字自校准模块包括数字自校准算法单元，所述的频率源电路模块包括R分频器、鉴频鉴相器、压控振荡器、N分频器和数字寄存器；
参考输入信号通过R分频器分别与鉴频鉴相器和数字自校准算法单元的输入相连，数字自校准算法单元的一路输出通过开关K5与数字寄存器相连；鉴频鉴相器的输出通过开关K3后分别与比较器和压控振荡器的控制电压Vtune相连，比较器A和比较器B的输出均与数字逻辑电路连接，数字逻辑电路的输出与数字寄存器相连，数字寄存器的输出连接压控振荡器，压控振荡器的输出通过N分频器分别连接鉴频鉴相器和数字自校准算法单元。
所述的控制电压Vtune通过开关K1连接DC电源，通过开关K2连接滤波器。
所述的比较器A的输入还与电源DC1连接，比较器B的输入还与电源DC2相连。
所述的数字逻辑电路和数字寄存器之间设有一个开关K4。
所述的数字自校准算法单元的另一路输出信号EN作为开关K1、K2、K3、K4和K5的控制信号使能端，当EN为低电平时，开关K1和K5导通，开关K2、K3和K4断开；当EN为高电平时，开关K1和K5导通，开关K2、K3和K4断开。
本发明的有益效果是：有效的克服了数字自校准系统在频率源系统失锁之后，若不复位数字自校准系统，则频率源系统会永久失锁的缺点；也克服了模拟自校准系统不能帮助频率源系统找到一个合适的频率锁定点的缺点；将数字自校准系统和模拟自校准系统结合起来：在本系统的帮助下，频率源系统找到一个合适的频率锁定点，并且在频率源系统因为温度等外部原因导致频率源系统失锁时，可使频率源重新锁定。
附图说明
图1为频率源系统输出频率压控振荡器控制电压关系曲线图；
图2为本发明的系统结构示意图；
图3为本发明的压控振荡器电路结构图。
具体实施方式
下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。
如图2所示，一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，它包括用于监控频率源系统是否失锁，若失锁则帮助频率源系统再次锁定的模拟校准模块，帮助频率源系统确定了合适的工作频率点的数字自校准模块和产生大量离散稳定频率信号的频率源电路模块，所述的模拟校准模块包括数字逻辑电路、比较器A和比较器B，所述的数字自校准模块包括数字自校准算法单元，所述的频率源电路模块包括R分频器、鉴频鉴相器、压控振荡器、N分频器和数字寄存器；
参考输入信号通过R分频器分别与鉴频鉴相器和数字自校准算法单元的输入相连，数字自校准算法单元的一路输出通过开关K5与数字寄存器相连；鉴频鉴相器的输出通过开关K3后分别与比较器和压控振荡器的控制电压Vtune相连，比较器A和比较器B的输出均与数字逻辑电路连接，数字逻辑电路的输出与数字寄存器相连，数字寄存器的输出连接压控振荡器，压控振荡器的输出通过N分频器分别连接鉴频鉴相器和数字自校准算法单元。
所述的控制电压Vtune通过开关K1连接DC电源，通过开关K2连接滤波器。
所述的比较器A的输入还与电源DC1连接，比较器B的输入还与电源DC2相连。
所述的数字逻辑电路和数字寄存器之间设有一个开关K4。
所述的数字自校准算法单元的另一路输出信号EN作为开关K1、K2、K3、K4和K5的控制信号使能端，当EN为低电平时，开关K1和K5导通，开关K2、K3和K4断开；当EN为高电平时，开关K1和K5导通，开关K2、K3和K4断开。
本发明的自校准系统工作原理为：当频率源电路上电复位、N分频器的分频比出现变化或者R分频器的分频比出现变化时，频率源电路进入自校准状态；自校准算法单元输出使能信号EN，开关K2、开关K3和开关K4断开，开关K1和开关K5闭合，频率源电路为开环状态，数字自校准算法单元开始比较R分频器的输出信号RDIV和N分频器的输出信号DIV两个信号的频率，从而帮助频率源锁定到一个合适的频率点上。
在数字自校准完成后，数字自校准算法单元输出信号EN，控制开关K2、开关K3和开关K4导通，开关K1和开关K5断开，频率源电路环路恢复完整；模拟校准部分开始工作，比较压控振荡器的控制电压Vtune，若Vtune电压落在模拟电压范围（即DC1～DC2）外时，通过数字逻辑电路调整数字寄存器中寄存器，从而控制压控振荡器中的电容阵列电容值的大小，压控振荡器的电路结构如图3所示，从而提高或者减小压控振荡器输出信号的频率。模拟校准模块、数字寄存器和压控振荡器构成了一个负反馈系统。
Claims (5)
1.一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，其特征在于：它包括用于监控频率源系统是否失锁，若失锁则帮助频率源系统再次锁定的模拟校准模块，帮助频率源系统确定了合适的工作频率点的数字自校准模块和产生大量离散稳定频率信号的频率源电路模块，所述的模拟校准模块包括数字逻辑电路、比较器A和比较器B，所述的数字自校准模块包括数字自校准算法单元，所述的频率源电路模块包括R分频器、鉴频鉴相器、压控振荡器、N分频器和数字寄存器；
参考输入信号通过R分频器分别与鉴频鉴相器和数字自校准算法单元的输入相连，数字自校准算法单元的一路输出通过开关K5与数字寄存器相连；鉴频鉴相器的输出通过开关K3后分别与比较器和压控振荡器的控制电压Vtune相连，比较器A和比较器B的输出均与数字逻辑电路连接，数字逻辑电路的输出与数字寄存器相连，数字寄存器的输出连接压控振荡器，压控振荡器的输出通过N分频器分别连接鉴频鉴相器和数字自校准算法单元。
2.根据权利要求1所述的一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，其特征在于：所述的控制电压Vtune通过开关K1连接DC电源，通过开关K2连接滤波器。
3.根据权利要求1所述的一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，其特征在于：所述的比较器A的输入还与电源DC1连接，比较器B的输入还与电源DC2相连。
4.根据权利要求1所述的一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，其特征在于：所述的数字逻辑电路和数字寄存器之间设有一个开关K4。
5.根据权利要求1～4任意一项所述的一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统，其特征在于：所述的数字自校准算法单元的另一路输出信号EN作为开关K1、K2、K3、K4和 K5的控制信号是恩呢高端，当EN为低电平时，开关K1和K5导通，开关K2、K3和K4断开；当EN为高电平时，开关K1和K5导通，开关K2、K3和K4断开。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310274801.2A CN104283553B (zh) | 2013-07-02 | 2013-07-02 | 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310274801.2A CN104283553B (zh) | 2013-07-02 | 2013-07-02 | 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104283553A true CN104283553A (zh) | 2015-01-14 |
| CN104283553B CN104283553B (zh) | 2017-07-04 |
Family
ID=52258101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310274801.2A Active CN104283553B (zh) | 2013-07-02 | 2013-07-02 | 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104283553B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104811192A (zh) * | 2015-05-15 | 2015-07-29 | 成都振芯科技股份有限公司 | 一种帮助频率源锁定到最佳控制电压点的系统及方法 |
| CN105846815A (zh) * | 2015-01-30 | 2016-08-10 | 精工爱普生株式会社 | 振荡器、电子设备以及移动体 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090153254A1 (en) * | 2007-11-05 | 2009-06-18 | Hwa Yeal Yu | Phase locked loop circuit performing two point modulation and gain calibration method thereof |
| CN102210101A (zh) * | 2008-09-16 | 2011-10-05 | 辛奥普希斯股份有限公司 | 高速pll时钟乘法器 |
| CN102223147A (zh) * | 2011-04-01 | 2011-10-19 | 广州润芯信息技术有限公司 | 一种用于频率综合器的在线快速自动频率校准电路和方法 |
| CN102571082A (zh) * | 2012-03-22 | 2012-07-11 | 秉亮科技（苏州）有限公司 | 动态补偿压控振荡器中v2i管栅极漏电的锁相环 |
| CN103095295A (zh) * | 2012-12-28 | 2013-05-08 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
-
2013
- 2013-07-02 CN CN201310274801.2A patent/CN104283553B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090153254A1 (en) * | 2007-11-05 | 2009-06-18 | Hwa Yeal Yu | Phase locked loop circuit performing two point modulation and gain calibration method thereof |
| CN102210101A (zh) * | 2008-09-16 | 2011-10-05 | 辛奥普希斯股份有限公司 | 高速pll时钟乘法器 |
| CN102223147A (zh) * | 2011-04-01 | 2011-10-19 | 广州润芯信息技术有限公司 | 一种用于频率综合器的在线快速自动频率校准电路和方法 |
| CN102571082A (zh) * | 2012-03-22 | 2012-07-11 | 秉亮科技（苏州）有限公司 | 动态补偿压控振荡器中v2i管栅极漏电的锁相环 |
| CN103095295A (zh) * | 2012-12-28 | 2013-05-08 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105846815A (zh) * | 2015-01-30 | 2016-08-10 | 精工爱普生株式会社 | 振荡器、电子设备以及移动体 |
| CN105846815B (zh) * | 2015-01-30 | 2020-07-07 | 精工爱普生株式会社 | 振荡器、电子设备以及移动体 |
| CN104811192A (zh) * | 2015-05-15 | 2015-07-29 | 成都振芯科技股份有限公司 | 一种帮助频率源锁定到最佳控制电压点的系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104283553B (zh) | 2017-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608649B2 (en) | Analog phase-locked loop with enhanced acquisition | |
| US8421661B1 (en) | Noise-shaping time to digital converter (TDC) using delta-sigma modulation method | |
| CN1980064B (zh) | 锁相环指示器 | |
| CN1815892B (zh) | 一种检测相位误差并产生控制信号的电路 | |
| CN103199857B (zh) | 基于电流控制振荡器(cco)的pll | |
| CN203289409U (zh) | 一种快速优化自动频率校准电路 | |
| KR20050103367A (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
| CN105024693B (zh) | 一种低杂散锁相环频率综合器电路 | |
| US11984899B2 (en) | Dual mode phase-locked loop circuit, oscillator circuit, and control method of oscillator circuit | |
| US20140035649A1 (en) | Tuned resonant clock distribution system | |
| US6927635B2 (en) | Lock detectors having a narrow sensitivity range | |
| CN111464180B (zh) | 一种具有锁定检测功能的锁相环电路 | |
| CN104283553A (zh) | 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 | |
| CN103312323B (zh) | 一种快速优化自动频率校准电路及算法 | |
| US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
| CN107846216A (zh) | 一种锁相环自校准电路 | |
| CN204517792U (zh) | 一种帮助频率源锁定到最佳控制电压点的系统 | |
| US20160204785A1 (en) | Low Power and Integrable On-Chip Architecture for Low Frequency PLL | |
| CN209375613U (zh) | 一种用于5g基站通信的电荷泵锁相环cppll | |
| CN102931981A (zh) | 一种超低功耗锁相环电路 | |
| CN104660253B (zh) | 一种具有锁相环的测量装置 | |
| US6661293B2 (en) | Method and arrangement for setting a frequency | |
| CN102185607A (zh) | 一种锁相环回路中相位差检测方法、装置及电路 | |
| CN104811192A (zh) | 一种帮助频率源锁定到最佳控制电压点的系统及方法 | |
| Schüffny et al. | A multi-bit PFD architecture for ADPLLs with built-in jitter self-calibration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 1 high tech Zone Gaopeng road in Chengdu city of Sichuan Province in 610041 Applicant after: CHENGDU CORPRO TECHNOLOGY CO., LTD. Address before: No. 1 high tech Zone Gaopeng road in Chengdu city of Sichuan Province in 610041 Applicant before: Chengdu ARTEC Electronics Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |