CN104282332B - 具有实时触发器状态保存功能的触发器电路 - Google Patents

Abstract

本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括：触发器电路本体；连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；以及状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中中的数据读出，使触发器恢复到掉电时的状态。

Description

具有实时触发器状态保存功能的触发器电路

技术领域

本发明涉及触发器领域，特别是涉及一种具有实时触发器状态保存功能的触发器电路。

背景技术

数据实时保存广泛使用于集成电路的系统中，为便于记录的查找，常常需要在系统工作时把系统中关键触发器的输出数据或触发器的状态予以保存。数据实时保存是控制系统、保密系统等保证数据安全的必要措施。

目前系统状态的实时保存常用于掉电数据保存，掉电数据保存一般有两种方法：一种是在掉电时使用备用电源防止数据丢失；另一种是在电源电压降低到一定程度之前，发出掉电信号，通知控制器把数据安全转移到非挥发存储器中。

第一种方法如果在集成电路内部实现掉电数据保护时，若采用大电容，则保存的时间很短，一般为毫秒级；若采用用备用电池或用不间断电源，则成本过高。第二种方法通常都采用非挥发存储器，一般是EEPROM或flash存储器。这两种非挥发存储器都可以在集成电路内部实现，但与CMOS工艺兼容的工艺比较复杂，而且在快速掉电的情况下，例如小于一个微秒的掉电速度的情况下，数据还是会来不及保存。为了解决快速掉电数据保存的问题，目前在一些特殊的场合使用铁电存储器。

相变存储器利用相变材料的晶态和非晶态的特性来实现数据的存储。这种相变材料，如Ge-Sb-Tb(GST)，是硫系化物的非晶半导体。使用电流加热相变单元，可以使相变材料从非晶态转化为结晶态，也就是相变材料从高阻状态变为低阻状态，这种操作称之为set操作；使相变材料从结晶态转换为非结晶态，也就是相变材料从低阻状态变为高阻状态，这种操作称之为reset操作。结晶态和非结晶态这两种状态可以分别表示高低电平“1”和“0”。

当给相变材料注入一个高速、短时间的大电流脉冲时，相变材料就转化为高阻的非结晶态，这个高阻的非结晶状态认为是reset状态，对应存储的数据是“0”。

当给相变材料充入一个比reset电流小，脉冲宽度更宽的电流脉冲时，相变材料就转化为低阻的结晶态，这个低阻的结晶状态认为是set状态，对应存储的数据为“1”。

由于相变单元的制作工艺与CMOS工艺兼容，成本比EEPROM、Flash存储器的成本都低，而且速度比EEPROM、flash存储器要快几个数量级，是一种新兴的存储器。

如图1所示，其为一个使相变器件发生相变的等效电路图。其中，相变单元PCM等效为一个可变电阻R。相变单元PCM的一端接字线WL控制的开关，另一端接位线BL。在字线WL选通后，驱动电流通过位线BL注入到相变单元PCM，使相变单元PCM发生相变。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有实时触发器状态保存功能的触发器电路。

为实现上述目的及其他相关目的，本发明提供一种具有实时触发器状态保存功能的触发器电路，其至少包括：

触发器电路本体；

连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；

包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；

状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。

优选地，所述具有实时触发器状态保存功能的触发器电路还包括：

连接所述存储电路的电源检测电路，用于检测电源以输出电源状态信号；

输出控制电路，用于基于所述电源状态信号及外部控制信号来输出读信号。

优选地，所述状态恢复电路包括连接所述存储电路的读出灵敏放大器及连接读出灵敏放大器的受控输出开关；更为优选地，所述受控输出开关与所述输出控制电路相连接。

优选地，所述存储单元包括非挥发相变随机存储器。

优选地，所述存储电路还包括电流源。

优选地，所述写控制电路由与非门、或非门、反相器及MOS管构成。

优选地，所述触发器电路本体包括具有复位端及置位端的D触发器。

如上所述，本发明的具有实时触发器状态保存功能的触发器电路，具有以下有益效果：在系统工作时可以随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中的数据读出，使触发器恢复到掉电时的状态。

附图说明

图1显示为使相变材料发生相变的一个等效单元电路示意图。

图2显示为本发明的具有实时触发器状态保存功能的触发器电路示意图。

图3显示为本发明的触发器电路本体的一种优选电路示意图。

图4显示为本发明的存储电路及状态恢复电路的一种优选电路示意图。

图5显示为本发明的电源检测电路输出的电源状态信号示意图。

元件标号说明

1 触发器电路

11 触发器电路本体

12 写控制电路

13 存储电路

131 电流源子单元

132 信号提供子单元

14 状态恢复电路

15 电源检测电路

16 输出控制电路

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图2至图5。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图所示，本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路1至少包括：触发器电路本体11、写控制电路12、存储电路13、及状态恢复电路14。

所述触发器电路本体11可以采用任何一种触发器电路，优选地，包括但不限于：具有复位端及置位端的D触发器。

例如，如图3所示，其为一种优选D触发器电路示意图。该D触发器由传输门及与非门构成，具有数据接入端Data、复位端RN、及置位端SN。

所述写控制电路12连接在所述触发器电路本体11输出端，用于基于写信号来传输所述触发器电路本体11的状态。

如图2所示，该写控制电路由2个与非门、2个或非门、6个反相器及PMOS管MP1、MP2、NMOS管MN1、MN2构成，各元件的连接方式如图2所示，在此不再予以详述。当写信号write=“1”时，该写控制电路基于所述触发器电路本体11输出的数据Q和Qn，输出与数据Q和Qn同相的延迟信号Qa和Qna。

需要说明的是，本领域技术人员应该理解，上述写控制电路仅仅只是列示，而非对本发明的限制，事实上，任何能基于写信号来传输所述触发器电路本体的状态的电路均包含在本发明的范围内。

所述存储电路13包含由相变材料构成的存储单元，其连接所述写控制电路12，用于存储所述触发器电路本体11的状态，并基于读信号输出所存储的状态。

如图2所示，该存储电路13包括2个电流源单元、2个非挥发相变随机存储器Cell以及NMOS管MN3、MN4，各元件的连接方式如图2所示，在此不再予以详述。

其中，电流源单元的一种优选内部结构如图4所示，其包括电流源子单元131及信号提供子单元132。所述电流源子单元131包括电流源Ireset、Iset、Iread、以及受信号WQ控制的开关、受信号WQn控制的开关、受读信号Read控制的开关；所述信号提供子单元132包括2个与非门及2个反相器，用于基于写控制电路12输出的信号Qa和Qna以及信号PowerOK向所述电流源子单元131的开关提供信号WQ与WQn。

该存储电路13在信号PowerOK为高电平时，根据写控制电路12输出的信号Qa和Qna数据电平的高低，使各非挥发相变随机存储器Cell分别发生Reset或Set操作，即写入”0“或”1“操作。

需要说明的是，本领域技术人员应该理解，上述存储电路仅仅只是列示，而非对本发明的限制，事实上，任何能存储触发器电路本体的状态，并基于读信号输出所存储的状态的电路均包含在本发明的范围内。

所述状态恢复电路14连接所述存储电路13，用于使所述触发器电路本体11的状态恢复至所述存储电路13所存储的状态。

一种优选的状态恢复电路如图4所示，该状态恢复电路包括连接所述存储电路12输出端的读出灵敏放大器、连接读出灵敏放大器的受控输出开关以及由信号Readb控制的PMOS管MP3，其中，受控输出开关由读信号Read控制。

当写信号Read=“1”且信号Readb=“0”时，则读出灵敏放大器读出存储电路12所存储的状态，并送入触发器电路本体11，使得触发器电路本体11状态恢复。

需要说明的是，本领域技术人员应该理解，上述状态恢复电路仅仅只是列示，而非对本发明的限制，事实上，任何能使触发器电路本体的状态恢复至存储电路所存储的状态的电路均包含在本发明的范围内。

作为一种优选方式，所述触发器电路1还包括：电源检测电路15以及输出控制电路16，如图2所示。

所述电源检测电路15连接所述存储电路13，用于检测电源以输出电源状态信号。

如图5所示，其为所述电源检测电路15在系统上电至系统掉电所输出的电源状态信号POR与PowerOK示意图，由图可见，当系统上电至电源电压Vdd的50%时，所述电源检测电路15输出电源状态信号POR=“1”、PowerOK=“1”，此时，状态恢复电路14可基于存储电路13所存储的状态来使触发器电路本体11状态恢复。

其中，电源状态信号PowerOK提供给存储电路13中的信号提供子单元132（如图4所示）。

本领域技术人员应该理解电源检测电路的内部结构，故在此不再予以详述。

所述输出控制电路16用于基于所述电源状态信号及外部控制信号来输出读信号。

如图2所示，所述输出控制电路16包括与门、或非门及反相器，其基于电源检测电路15输出的电源状态信号POR及PowerOK、以及外部控制信号Rctrl来输出读信号Read及Readb，其中，读信号Read提供给存储电路13中的NMOS管NM3与NM4、以及状态恢复电路14中的读出灵敏放大器与受控开关（具体参见图4），读信号Readb提供给状态恢复电路14中的PMOS管（具体参见图4）。

需要说明的是，本领域技术人员应该理解，上述输出控制电路仅仅只是列示，而非对本发明的限制，事实上，任何能基于所述电源状态信号及外部控制信号来输出读信号的电路均包含在本发明的范围内。

上述触发器电路1的工作过程如下：

当电源电压Vdd在正常的工作范围内，电源检测电路15输出电源状态信号PowerOK=“1”“及POR=”0“，触发器电路本体11正常工作，输出数据Q和Qn。

触发器电路本体11输出的数据Q和Qn输入到写控制电路12，若写信号write=“1“，则该写控制电路12就输出数据Q和Qn的同相延迟信号Qa和Qna。根据同相延迟信号Qa和Qna电平的高低，存储电路13决定相变材料发生Reset和Set操作，即在非挥发相变随机存储器写入”0“或”1“，由此实现了触发器电路本体11输出的状态实时保存。

如果在某一时刻，写信号write=“0“，则存储电路13就维持电路本体11在这一时刻的之前的一个输出状态，由此可实现触发器任意状态的保存。

当系统关闭后，再重新上电时，电源检测电路15在电源电压大于一定值（例如50%）时发出电源状态信号POR=”1”，在外部控制信号Rctrl和电源状态信号POR的控制下，状态恢复电路14基于存储电路13所存储的状态来输出互补信号RN和SN，互补信号RN和SN使触发器电路本体11发生复位或置位，可实现系统上电过程的初始化，使系统恢复到掉电前的状态。

综上所述，本发明的具有实时状态保存的触发器电路，在正常工作时，触发器的输出状态可以实时保存在非挥发相变随机存储器中；也可以在外部写指令的控制下保存触发器的某一状态，在系统上电时可以恢复至掉电时的状态或者某一特定状态；由于采用的存储器件是相变存储器，不仅可以对该相变存储器反复进行读写擦操作；而且由于相变存储器的制造工艺简单，能与CMOS工艺兼容，同时数据保持所需的操作时间在纳秒级，可以长时间保持，所以本发明的电路为一种低成本、高速实时状态保存的触发器电路。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种具有实时触发器状态保存功能的触发器电路，其特征在于，所述具有实时触发器状态保存功能的触发器电路至少包括：

触发器电路本体；

连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态，其中，所述写控制电路由2个与非门、2个或非门、6个反相器及PMOS管MP1、MP2、NMOS管MN1、MN2构成；

连接所述写控制电路的存储电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态，所述存储电路包括2个电流源单元、2个非挥发相变随机存储器及NMOS管MN3、MN4，所述电流源单元包括电流源子单元及信号提供子单元，其中，所述信号提供子单元包括2个与非门及2个反相器；

状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态；

连接所述存储电路的电源检测电路，用于检测电源以输出电源状态信号；

输出控制电路，用于基于所述电源状态信号及外部控制信号来输出读信号。

2.根据权利要求1所述的具有实时触发器状态保存功能的触发器电路，其特征在于：所述状态恢复电路包括连接所述存储电路的读出灵敏放大器及连接读出灵敏放大器的受控输出开关。

3.根据权利要求2所述的具有实时触发器状态保存功能的触发器电路，其特征在于：所述受控输出开关与所述输出控制电路相连接。

4.根据权利要求1所述的具有实时触发器状态保存功能的触发器电路，其特征在于：所述触发器电路本体包括具有复位端及置位端的D触发器。