TWI761000B - 記憶體裝置及其操作方法 - Google Patents

記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI761000B
TWI761000B TW109146410A TW109146410A TWI761000B TW I761000 B TWI761000 B TW I761000B TW 109146410 A TW109146410 A TW 109146410A TW 109146410 A TW109146410 A TW 109146410A TW I761000 B TWI761000 B TW I761000B
Authority
TW
Taiwan
Prior art keywords
cell
random access
sram
bit
storage node
Prior art date
Application number
TW109146410A
Other languages
English (en)
Other versions
TW202127443A (zh
Inventor
鵬飛 喻
蔡睿哲
野口紘希
奕 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127443A publication Critical patent/TW202127443A/zh
Application granted granted Critical
Publication of TWI761000B publication Critical patent/TWI761000B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種記憶體裝置，具有多個位元胞，其中的每一者包括SRAM胞，所述SRAM胞具有回應於第一字元線上所接收的控制訊號而可選擇性地連接至第一位元線的儲存節點。每一位元胞更包括MRAM胞，所述MRAM胞回應於第二字元線上所接收的控制訊號而可選擇性地連接至SRAM胞的儲存節點。

Description

記憶體裝置及其操作方法
本揭露是有關於一種記憶體裝置及其操作方法。
積體電路記憶體的一種常見類型為靜態隨機存取記憶體(static random access memory；SRAM)裝置。典型的SRAM記憶體裝置具有記憶胞陣列。在一些實例中，每一記憶胞使用六個連接於較高參考電位與較低參考電位(通常為接地)之間以使得兩個儲存節點中的一者可由待儲存的資訊佔據，而互補資訊則儲存於另一儲存節點處的電晶體。SRAM胞中的每一位元儲存於電晶體中形成兩個交叉耦接反相器的四個電晶體上。另兩個電晶體連接至記憶胞字元線以藉由選擇性地將記憶胞連接至其位元線來控制在讀取操作及寫入操作期間對所述胞元的存取。
SRAM記憶體由於其高速操作而常用於計算應用，諸如作為快取記憶體。中央處理單元(central processing unit；CPU)快取是由CPU使用的硬體快取。CPU自主記憶體位置存取資料，但此操作費時且低效。快取用於藉由本端儲存頻繁使用的資料來提供對這些資料的較快存取。雖然SRAM將資料維持在記憶陣列中而無需在供電時更新，但其是揮發性的，因為資料最終會在記憶 體未帶電時丟失。
某些所揭露實施例包括一種記憶體裝置，具有多個位元胞，其中的每一者包括SRAM胞，所述SRAM胞具有回應於第一字元線上所接收的控制訊號而可選擇性地連接至第一位元線的儲存節點。每一位元胞更包括MRAM胞，所述MRAM胞回應於第二字元線上所接收的控制訊號而可選擇性地連接至SRAM胞的儲存節點。
根據其他實施例，一種記憶體裝置包括以列及行佈置的位元胞陣列，其中每一列具有與其相對應的第一字元線及第一位元線。位元胞中的每一者包括具有儲存節點的SRAM胞、連接在儲存節點與第一位元線之間的第一SRAM存取電晶體。第一SRAM存取電晶體具有連接至第一字元線的閘極端。第一MRAM胞連接在SRAM胞的儲存節點與第二位元線之間。第一MRAM存取電晶體連接至第一MRAM胞且具有連接至第二字元線的閘極端。
根據其他所揭露的態樣，一種記憶體裝置的操作方法包括提供記憶體位元胞，所述記憶體位元胞包括SRAM胞及MRAM胞。回應於第一事件，將資料自SRAM胞寫入至MRAM胞，且回應於第二事件，將資料自MRAM胞寫入至SRAM位元胞。
10:記憶體裝置
20:記憶陣列
30:I/O區塊
40:控制器
100、101:位元胞
102:SRAM胞
104、104'、104-0、104-1、104-n:MRAM胞
110、112、120、122、130、132:電晶體
210、210-0、210-1、210n、212、212-0、212-1、212-n:存取電晶體
214、214-0、214-1、214-n、216、216-0、216-1、216-n:MTJ元件
300:方法
310、312、314、316、318、320、322:步驟
400、402、404、406、408、420、422、424、440、442、444、500、502、504、506、508、520、522、524、540、542、544、546:時間點
BL、BLB、MBL:位元線
F:自由層
i1、i2:電流
MWL、MWL0、MWL1、MWLn、WL:字元線
P:釘紮層
Q、Qb:節點
Rap:反向平行狀態
Rmtj1、Rmtj2:MRAM胞電阻
Rp:平行狀態
VDD:電源供應端
VSS:參考電壓端
當結合隨附圖式閱讀時自以下詳細描述最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比 例繪製。事實上，出於論述清楚起見，可任意增大或減小各種特徵的尺寸。另外，圖式作為本揭露的實施例的實例而具說明性且並不意欲為限制性的。
圖1為示出根據一些實施例的記憶體裝置的實例的方塊圖。
圖2為示出根據一些實施例的實例位元胞的方塊圖。
圖3為示出根據一些實施例的圖2中所繪示位元胞的實例的示意圖。
圖4為示出根據一些實施例的方法的流程圖。
圖5及圖6為示出根據一些實施例的圖3中所示位元胞的資料傳送操作的示意圖。
圖7示出根據一些實施例的與圖5及圖6中所繪示資料傳送操作相對應的波形。
圖8為示出根據一些實施例的圖3中所示位元胞的另一資料傳送操作的示意圖。
圖9示出根據一些實施例的與圖8中所繪示資料傳送操作相對應的波形。
圖10及圖11為示出根據一些實施例的圖2中所繪示位元胞的另一實例以及所示位元胞的資料傳送操作的示意圖。
圖12示出根據一些實施例的與圖10及圖11中所繪示資料傳送操作相對應的波形。
圖13為示出根據一些實施例的圖10及圖11中所示出位元胞的另一資料傳送操作的示意圖。
圖14示出根據一些實施例的與圖13中所繪示資料傳送操作相對應的波形。
圖15為示出根據一些實施例的圖2中所繪示位元胞的另一實例的示意圖。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及佈置的具體實例以簡化本揭露。當然，此等組件及佈置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上形成可包括第一特徵以及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考標號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例及/或配置之間的關係。
此外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似術語的空間相對術語描述如諸圖中所示出的一個元件或特徵相對於另一元件或特徵的關係。除諸圖中所描繪的定向之外，所述空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或以其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
靜態隨機存取記憶體(SRAM)裝置具有記憶胞陣列，所述記憶胞陣列包括連接於較高參考電位與較低參考電位之間以使得兩個儲存節點中的一者可由待儲存的資訊佔據，而互補資訊則儲存於另一儲存節點處的電晶體。舉例而言，一個典型的SRAM 記憶胞佈置包括六個電晶體。SRAM胞中的每一位元儲存於電晶體中形成兩個交叉耦接反相器的四個電晶體上。另兩個電晶體連接至記憶胞字元線以藉由選擇性地將記憶胞連接至其位元線來控制在讀取操作及寫入操作期間對所述胞元的存取。
SRAM為揮發性的，意謂其需要備用電源以維持其內容。為了省電，記憶體裝置可包括關閉記憶陣列以省電的關斷模式。所揭露實施例將非揮發性記憶體與SRAM記憶體組合以達成SRAM記憶體的高速效能，同時在發生電源關斷或電源丟失的情況下維持所儲存的資料。
即使在切斷電源之後，非揮發性記憶體裝置仍能夠保留資料。非揮發性記憶體裝置的實例包括快閃記憶體、鐵電隨機存取記憶體(ferroelectric random access memory；FRAM)、相變隨機存取記憶體(phase-change random access memory；PRAM)以及磁性隨機存取記憶體(magnetic random access memory；MRAM)。MRAM在穿隧接面處使用磁化方向的變化來儲存資料。MRAM胞的兩種狀態可自其相對較高電阻(relatively higher resistance；RH)或較低電阻(relatively lower resistance；RL)進行感測，所述較高或較低電阻表示儲存於記憶體中的位元的不同二元邏輯值。舉例而言，RL(或高胞元電流)可指定為邏輯「0」(「資料-0」)；RH(或低胞元電流)可指定為邏輯「1」(「資料-1」)。儲存於MRAM記憶胞中的資料位元(邏輯「0」或「1」值)可藉由比較流經記憶胞的電流與參考電流來判定。
某些類型的記憶體裝置(諸如MRAM)取決於兩個或大於兩個磁性材料(諸如鐵磁性材料)層之間的磁化對準狀態而具有 兩種或大於兩種電阻狀態。可將記憶胞的電阻與參考進行比較以判定記憶胞的電阻狀態。隨著記憶胞的密度增大，關於恰當地設定相對於記憶胞的參考的要求變得更加嚴格。
更特定言之，MRAM將資料儲存於具有藉由絕緣薄膜分隔開的兩個疊加的磁性材料層的記憶胞。層狀結構形成MRAM胞的磁穿隧接面(「magnetic tunnel junction；MTJ」或「MTJ元件」)。所述兩個層包括在固定磁場對準方向上永久性磁化的磁性層(此層被稱作「釘紮層」)以及可變磁化的磁性層(此層被稱作「自由層」)。自由層可相對於永久性磁化層在兩個定向中的一個定向上磁化。所述兩個定向的特徵在於穿過MTJ的疊加層的串聯電阻截然不同。可變層的磁場定向可與永久磁體層的磁場定向相同地對準(平行狀態，或「parallel；Rp」)或與永久磁體層的磁場定向相反地對準(反向平行狀態，或「anti-parallel；Rap」)。平行對準狀態具有相對較低的電阻，而反向平行對準狀態具有較高電阻。
根據所揭露實施例的態樣，記憶體裝置具有多個位元胞，其中的每一者具有SRAM胞，其具有可選擇性地連接至位元線以輸出儲存在SRAM胞中的資料及接收待寫入SRAM胞的資料的儲存節點。此外，每一位元胞包括MRAM胞，其回應於控制訊號而連接至SRAM胞的儲存節點。因此，回應於諸如電源關斷的第一事件，MRAM胞可連接至SRAM胞以在SRAM胞丟失電源之前將資料自揮發性SRAM胞寫入至非揮發性MRAM胞。以此方式，當SRAM胞丟失電源時，儲存於SRAM胞中的資料可維持在MRAM胞中。在電源開啟事件後，MRAM胞連接至SRAM胞，且資料自MRAM胞寫入至SRAM胞。在記憶體裝置的正常操作期間，MRAM 胞保持自記憶體位元胞中與其對應的SRAM胞斷開，從而允許SRAM記憶胞的高速操作。
圖1為示出根據所揭露實施例的記憶體裝置10的態樣的方塊圖。記憶體裝置10包括具有多個記憶胞或位元胞100的記憶陣列20。記憶陣列20的位元胞100以列及行進行佈置。列中的每一者具有字元線，且行中的每一者具有與其相對應的互補位元線BL及互補位元線BLB。給定行中的每一位元胞100連接至對應位元線BL、互補位元線BLB。位元線可連接至I/O區塊30，其配置成自位元線BL、互補位元線BLB讀取資料及將資料寫入至位元線BL、互補位元線BLB。
記憶體控制電路或控制器40連接至記憶陣列20及I/O區塊30且配置成控制記憶體裝置10的操作。控制器接收諸如時脈訊號、命令訊號、位址訊號等訊號以存取記憶陣列20的位元胞100且控制裝置10。舉例而言，位址訊號可經接收且解碼成列及行位址以存取陣列的用於讀取操作及寫入操作的適當位元胞100。
控制器40可進一步操作以控制及管理用於記憶體裝置10的各種組件的電源(power)。舉例而言，一些所揭露的實例包括多個電源管理模式。在關斷模式中，可關閉記憶體裝置10的記憶陣列20以及記憶陣列20外圍的電路(諸如I/O區塊30)以省電。由於SRAM記憶體是揮發性的，在關斷模式下，儲存於記憶陣列20的位元胞100中的資料可能丟失。
圖2示出圖1中所繪示的位元胞100的實例。位元胞100包括SRAM胞102，其具有回應於字元線WL上所接收的控制訊號而可選擇性地連接至位元線BL及互補位元線BLB的儲存節點。 位元胞100更包括MRAM胞104，其回應於第二字元線或MRAM字元線MWL上所接收的控制訊號而可選擇性地連接至SRAM胞102的儲存節點。MRAM胞104進一步連接至圖2中所繪示的實例中的第二位元線或MRAM位元線MBL。
圖3為示出位元胞100的實例的其他態樣的示意圖。所示出的實例位元胞100的SRAM胞102包括但不限於六電晶體(6T)SRAM結構。在一些實施例中，可使用大於或小於六個電晶體來實施SRAM胞102。舉例而言，在一些實施例中，SRAM胞102可使用四電晶體4T、八電晶體8T或十電晶體10T的SRAM結構。SRAM胞102包括藉由NMOS/PMOS電晶體對(包括電晶體110及電晶體112)形成的第一反相器、藉由NMOS/PMOS電晶體對(包括電晶體120及電晶體122)形成的第二反相器以及SRAM存取電晶體130及SRAM存取電晶體132。電晶體110、電晶體120、電晶體130以及電晶體132包括n型金屬氧化物半導體(n-type metal-oxide-semiconductor；NMOS)電晶體，且電晶體122及電晶體132包括p型金屬氧化物半導體(p-type metal-oxide semiconductor；PMOS)電晶體。
第一反相器及第二反相器彼此交叉耦接以形成用於SRAM胞102的資料儲存的鎖存電路。電晶體112及電晶體122中的每一者的第一端耦接至電源供應端VDD，而電晶體110及電晶體120中的每一者的第一端耦接至參考電壓端VSS，例如接地。
SRAM存取電晶體130的閘極耦接至第一字元線WL。SRAM存取電晶體130的第一源極/汲極端耦接至第一位元線BL。此外，SRAM存取電晶體130的第二源極/汲極端在儲存節點Q處 耦接至電晶體110及電晶體112的接面且亦耦接至電晶體120及電晶體122的閘極。
類似地，SRAM存取電晶體132的閘極耦接至字元線WL。SRAM存取電晶體132的第一源極/汲極端耦接至第一互補位元線BLB。此外，SRAM存取電晶體132的第二源極/汲極端在互補儲存節點Qb處耦接至電晶體112及電晶體122的接面且亦耦接至電晶體110及電晶體112的閘極。
一般而言，當SRAM胞102儲存資料位元時，SRAM胞102的第一節點Q配置成處於第一邏輯狀態(1或0)，且SRAM胞102的第二節點Qb配置成處於第二邏輯狀態(0或1)，其中第一邏輯狀態與第二邏輯狀態彼此互補。第一字元線WL上所接收的列選擇控制訊號開啟SRAM存取電晶體130、SRAM存取電晶體132以將儲存節點Q及互補儲存節點Qb連接至位元線BL及位元線BLB，使得資料可經由位元線BL及位元線BLB寫入至節點Q及節點Qb或自節點Q及節點Qb讀取。
舉例而言，圖1中所繪示的IO區塊30可操作以感測位元線BL及位元線BLB上的訊號且比較位元線對的所接收訊號。在實例實施例中，當一個位元線的電位高於位元線對中的互補位元線的電位時，IO區塊30將輸出讀取為邏輯1。當第一位元線的電位低於位元線對中的另一位元線的電位時，本端IO區塊30將輸出讀取為邏輯0。
位元胞100更包括連接在MRAM位元線MBL與SRAM胞102的各別儲存節點Q及儲存節點Qb之間的第一MRAM胞及第二MRAM胞。在所示出的實例中，第一MRAM胞與第二MRAM 胞包括MTJ元件214、MTJ元件。MRAM存取電晶體210及MRAM存取電晶體212分別連接至第一與第二MRAM胞，且具有連接至MRAM字元線MWL的閘極端。更特定言之，在圖3中所繪示的實例中，MRAM存取電晶體210及MRAM存取電晶體212連接在各別儲存節點Q及儲存節點Qb與第一MRAM胞及第二MRAM胞之間。MRAM字元線MWL及位元線MBL可為全局控制線，其中MRAM字元線MWL及位元線MBL連接至記憶陣列20的所有記憶胞100。在其他實施例中，MRAM字元線MWL及位元線MBL可連接至記憶胞100的預定群組，或連接至記憶陣列20的某些列或行。
圖4示出用於操作記憶體裝置10的方法。一般而言，方法300包括步驟310，其中提供記憶體位元胞，諸如上文描述的位元胞100，所述位元胞100包括SRAM胞102及MRAM胞104。在步驟312的正常操作期間，MRAM字元線MWL及位元線MBL兩者均保持在邏輯低(0)，因此使MRAM胞104自對應SRAM胞102斷開。因此，位元胞100充當SRAM胞。回應於如在步驟314處所判定的第一事件，諸如記憶體裝置10的電源切斷訊號，在步驟316中將資料自SRAM胞102寫入至MRAM胞104。以此方式，在SRAM胞102的電源丟失之前將資料自揮發性SRAM胞102傳送至非揮發性MRAM胞104。此允許即使在電源丟失後仍維持儲存於記憶陣列20中的資料。在步驟318中，將資料儲存於MRAM胞104中，直至如步驟320中所繪示的第二事件發生為止。回應於第二事件，諸如步驟320處的電源開啟訊號，在步驟322處將資料自MRAM胞104寫入至SRAM胞102。因此，當電源返回 至記憶體裝置10時，將儲存於MRAM胞104中的資料寫回至SRAM胞102。MRAM胞104再次自SRAM胞102斷開，且記憶體裝置10返回至步驟312處的正常SRAM操作。
圖5及圖6示出回應於諸如電源切斷的事件而操作位元胞100以如步驟316中所指示將資料自SRAM胞102寫入至MRAM胞102的實例。圖7示出與圖5及圖6中所繪示的MRAM胞104的寫入操作相對應的一系列曲線。圖7包括繪示MRAM位元線MBL、MRAM字元線MWL、儲存節點Q的訊號及儲存節點Qb的訊號、MRAM胞電阻Rmtj1、MRAM胞電阻Rmtj2以及MRAM胞電流i1及MRAM胞電流i2的實例波形的曲線。
如上文所指出，SRAM胞102的儲存節點Q及儲存節點Qb儲存互補資料。因此，當將訊號自儲存節點Q及儲存節點Qb寫入至MRAM胞104時，MTJ元件214及MTJ元件216亦將儲存互補資料。換言之，MTJ元件中的一個將程式化為平行狀態Rp(邏輯低)而另一MTJ元件將程式化為反向平行狀態Rap(邏輯高)。
在所示出的實例中，SRAM儲存節點Q及SRAM儲存節點Qb分別處於邏輯高及邏輯低處，且此等值因此經寫入至MRAM胞104的各別MTJ元件(MTJ元件214及MTJ元件216)。最初，SRAM字元線WL變低(0)，從而關閉SRAM存取電晶體130及SRAM存取電晶體132以使SRAM儲存節點Q及SRAM儲存節點Qb自位元線BL及位元線BLB斷開。MRAM位元線MBL的訊號呈脈衝式且因此轉變為邏輯高(電源供應端VDD的電壓)，如圖7中的時間點400處所指示。相應地，MTJ元件214及MTJ元件 216的自由層F各自連接至MRAM位元線MBL上的VDD電位(可等同於電源供應端VDD的電位)。在MRAM位元線MBL在時間點400處轉變至高(VDD電位)之後，MRAM字元線MWL呈脈衝式且因此在圖7中的時間點402處轉變為高(VDD電位)。此轉變開啟MRAM存取電晶體210及MRAM存取電晶體212，從而將MTJ元件214及MTJ元件216的釘紮層P分別連接至SRAM胞102的儲存節點Q及儲存節點Qb。如上文所指出，在圖5及圖6的實例中，儲存節點Q處於邏輯高(VDD電位)且互補儲存節點Qb為低(0)。因此，MTJ元件216的釘紮層P處於邏輯低(0)，而其自由層F處於邏輯高。跨MTJ元件216的電位的此差異引起圖5及圖7中所繪示的電流i2，從而使得MTJ元件216的磁場定向變成如圖7中時間點404處所指示的平行狀態Rp。相應地，MTJ元件216的電阻Rmtj2降低，而MTJ元件214的電阻Rmtj1保持恆定，且MTJ元件216的電流i2呈脈衝式，而MTJ元件214的電流i1保持恆定。隨後，MWL訊號在時間點406處轉變為低，且隨後位元線MBL的訊號在時間點408處轉變為低。如圖7中所繪示，位元線MBL的訊號的脈衝寬度比字元線MWL訊號的脈衝寬度寬。在一些實例中，位元線MBL的訊號脈衝寬度為字元線MWL訊號脈衝寬度的約兩倍。舉例而言，位元線MBL的訊號脈衝寬度可為約100奈秒，而字元線MWL訊號脈衝寬度可為約50奈秒。
以此方式，SRAM胞102的儲存節點Qb處的資料經傳送至MRAM胞104。在所示出的實施例中，儲存於SRAM胞102的儲存節點Q及儲存節點Qb處的資料自SRAM胞102依序經傳送至MRAM胞104。因此，在將低資料位元自SRAM胞102傳送至 MRAM胞104(亦即，將MTJ元件216程式化成平行狀態Rp)後，高資料位元自SRAM胞102經傳送至MRAM胞104。
MRAM位元線MBL訊號保持為低，且字元線MWL訊號再次呈脈衝式，從而在時間點420處轉變為邏輯高(VDD電位)。相應地，MTJ元件214及MTJ元件216的自由層F各自連接至MRAM位元線MBL上的邏輯低訊號(0)。MWB訊號在時間點420處轉變至高電位，使MRAM存取電晶體210及MRAM存取電晶體212開啟，從而再次將MTJ元件214及MTJ元件216的釘紮層P分別連接至SRAM胞102的儲存節點Q及儲存節點Qb。因此，MTJ元件216的釘紮層P及自由層F均保持為邏輯低(0)。MTJ元件214的自由層F亦處於邏輯低，而其釘紮層P在儲存節點Q處連接至邏輯高訊號(VDD電位)。跨MTJ元件214的電位的此差異引起圖6及圖7中所繪示的電流i1，從而使得儲存節點Q的訊號在MTJ元件214的磁場定向轉變為反向平行狀態Rap時在時間點422處被拉低。相應地，MTJ元件214的電阻Rmtj1在時間點424處增大。因此，來自SRAM胞102的儲存節點Q的高訊號經傳送至MRAM胞104的MTJ元件214。
如上文所指出，在圖4中的步驟320處，判定諸如電源開啟的第二事件的發生。舉例而言，回應於電源開啟事件將儲存於MRAM胞104中的資料寫入至SRAM胞102，如步驟322中所繪示。一般而言，藉由將MRAM位元線MBL保持為低、將MRAM字元線MWL設定為高且隨後將VDD電位訊號自0斜升至邏輯1位準而由SRAM胞102自MTJ元件214及MTJ元件216讀取資料，使得MTJ狀態傳送至SRAM儲存節點Q及SRAM儲存節點 Qb。
圖8及圖9示出資料自MRAM胞104傳送至SRAM胞的實例。更特定言之，圖8示出圖3的位元胞100，且圖9示出VDD電位、MRAM位元線MBL、MRAM字元線MWL、SRAM儲存節點Q及SRAM儲存節點Qb、MTJ元件214及MTJ元件216的電阻位準Rmtj1及電阻位準Rmtj2以及MTJ元件214及MTJ元件216的MTJ電流i1及MTJ電流i2的訊號波形。在圖8及圖9中所繪示的實例中，高資料位元將自MRAM胞104的MTJ元件214傳送至SRAM胞102的儲存節點Q，而邏輯低將自MRAM胞104的MTJ元件216傳送至SRAM胞102的儲存節點Qb。
如圖9中所繪示，位元線MBL的訊號保持為低，且MRAM字元線訊號呈脈衝式。因此，在時間點440處，字元線MWL訊號轉變為高。字元線MWL的高訊號開啟MRAM存取電晶體210及MRAM存取電晶體212，從而將SRAM儲存節點Q及SRAM儲存節點Qb分別連接至MTJ元件214及MTJ元件216的釘紮層P。由於圖5至圖7中所示出的操作，MTJ元件214及MTJ元件216分別為反向平行狀態Rap及平行狀態Rp。
VDD電位在時間點442處斜升。在一些實施例中，控制器40配置成控制VDD電位。在其他實例中，包括電源掌控電路(power header circuit)以使VDD電位斜升。在所示出的實例中，VDD電位在約40奈秒內自0伏特斜升至1伏特。由於MTJ元件214處於反向平行狀態Rap，升高的VDD電位將儲存節點Q的電位拉高，如圖9中的442處所指示，而儲存節點Qb保持為邏輯低(0)。此後，在時間點444處，字元線MWL的訊號轉變為低，從 而關閉MRAM存取電晶體210及MRAM存取電晶體212且使MTJ元件214及MTJ元件216自各別SRAM儲存節點Q及儲存節點Qb斷開。
圖10及圖11示出具有MRAM胞104'的替代實施例的位元胞100的另一實例。在MRAM胞104'中，MRAM存取電晶體210及MRAM存取電晶體212以與MRAM胞104的實施例不同的方式定位。如圖10及圖11中所繪示，存取電晶體210連接在MTJ元件214與MRAM位元線MBL之間，且MRAM存取電晶體212連接在MTJ元件216與MRAM位元線MBL之間。更特定言之，MTJ元件214及MTJ元件216的釘紮層P分別連接至SRAM儲存節點Q及SRAM儲存節點Qb，且自由層F分別連接至MRAM存取電晶體210及MRAM存取電晶體212。圖10及圖11中所繪示的位元胞100的其餘態樣與圖5及圖6中所繪示的實施例類似，因此，此處不再描述所有細節。
圖12示出繪示MRAM位元線MBL、MRAM字元線MWL、儲存節點Q的訊號及Qb儲存節點的訊號、MRAM胞電阻Rmtj1及MRAM胞電阻Rmtj2以及MRAM胞電流i1及MRAM胞電流i2的實例波形的曲線。在圖10至圖12中所繪示的實例中，SRAM儲存節點Q及SRAM儲存節點Qb分別處於邏輯高及邏輯低，因此，此等值寫入至MRAM胞104'的各別MTJ元件(包括MTJ元件214及MTJ元件216)。最初，SRAM字元線WL變低(0)，從而關閉SRAM存取電晶體130及SRAM存取電晶體132以使SRAM儲存節點Q及SRAM儲存節點Qb自位元線BL及位元線BLB斷開。MRAM位元線MBL的訊號呈脈衝式且因此在圖12中 的時間點500處轉變為邏輯高(VDD電位)。在MRAM位元線MBL於時間點500處轉變至高(VDD電位)之後，MRAM字元線MWL呈脈衝式且因此在時間點502處轉變為高(VDD電位)。此轉變開啟MRAM存取電晶體210及MRAM存取電晶體212，從而將MTJ元件214及MTJ元件216的自由層F連接至MRAM位元線MBL上的VDD電位，產生負電流i2。如時間點504處所指示，此將MTJ元件216轉變為平行狀態Rp。字元線MWL的訊號在時間點506處轉變為低。SRAM儲存節點Qb上的低資料因此經傳送至MTJ元件216。
字元線MWL的訊號在時間點506處轉變為低，且隨後位元線MBL的訊號在時間點508處轉變為低。類似於圖7中所繪示的位元線MBL訊號波形及字元線MWL訊號波形，圖12中所繪示的位元線MBL訊號的脈衝寬度比字元線MWL訊號的脈衝寬度寬。在一些實例中，位元線MBL的訊號脈衝寬度為約100奈秒，而字元線MWL訊號脈衝寬度為約50奈秒。
在將低資料位元自SRAM胞102傳送至MRAM胞104'(亦即，將MTJ元件216程式化成平行狀態Rp)後，高資料位元自SRAM胞102的儲存節點Q經傳送至MRAM胞104'。MRAM位元線MBL保持為低，且字元線MWL的訊號再次呈脈衝式，從而在時間點520處轉變為邏輯高(VDD電位)。此轉變將MTJ元件214及MTJ元件216的自由層F連接至MRAM位元線MBL上的邏輯低訊號(0)。字元線MWL的訊號在時間點520處轉變至高使MRAM存取電晶體210及MRAM存取電晶體212開啟，從而將MTJ元件214及MTJ元件216的自由層F連接至低MRAM位 元線MBL。MTJ元件214的釘紮層P連接至處於邏輯高的儲存節點Q，引起圖11及圖12中所繪示的電流i1，從而使得當MTJ元件214的磁場定向轉變為反向平行狀態Rap時儲存節點Q的訊號時間點522處被拉低。相應地，MTJ元件214的電阻Rmtj1在時間點524處增大。因此，來自SRAM胞102的儲存節點Q的高訊號經傳送至MRAM胞104的MTJ元件214。
圖13及圖14示出圖10至圖12中所繪示的實施例的資料自MRAM胞104'傳送至SRAM胞102的實例。圖14示出VDD電位、MRAM位元線MBL、MRAM字元線MWL、SRAM儲存節點Q及SRAM儲存節點Qb以及MTJ元件214及MTJ元件216的電阻位準Rmtj1及電阻位準Rmtj2的訊號波形。在圖13及圖14中所繪示的實例中，高資料位元將自MRAM胞104'的MTJ元件214傳送至SRAM胞102的儲存節點Q，而邏輯低將自MRAM胞104'的MTJ元件216傳送至SRAM胞102的儲存節點Qb。
如圖14中所繪示，位元線MBL的電位為高且MRAM字元線訊號呈脈衝式。因此，字元線MWL的訊號在時間點540處轉變為高。字元線MWL的高訊號開啟MRAM存取電晶體210及MRAM存取電晶體212，從而將MTJ元件214及MTJ元件216的自由層F連接至MRAM位元線MBL上的高訊號。
VDD電位在時間點542處斜升。在所示出的實例中，VDD電位在約40奈秒至50奈秒內自0伏特斜升至1伏特。由於MTJ元件214處於反向平行狀態Rap，升高的VDD電位將儲存節點Q拉高，如圖14中的時間點544處所指示，而儲存節點Qb保持為邏輯低(0)。此後，在時間點546處，字元線MWL的訊號轉變為 低，從而關閉MRAM存取電晶體210及MRAM存取電晶體212且使MTJ元件214及MTJ元件216自各別SRAM儲存節點Q及儲存節點Qb斷開。
圖15為示出根據所揭露實施例的另一實例位元胞101的示意圖。圖15中所繪示實例的SRAM胞102與先前所揭露的SRAM位元胞類似且因此不予以詳細論述。
在圖15中，位元胞101更包括多個MRAM位元胞(例如包括MRAM位元胞104-0、MRAM位元胞104-1...MRAM位元胞104-n(統稱為MRAM位元胞104))，其中的每一者耦接至SRAM胞102以選擇性地與其交換資料。更特定言之，MRAM位元胞104中的每一者包括第一MTJ元件214-0、第一MTJ元件214-1...第一MTJ元件214-n(統稱為MTJ元件214)及第二MTJ元件216-0、第二MTJ元件216-1...第二MTJ元件216-n(統稱為MTJ元件216)。MTJ元件214及MTJ元件216連接在SRAM儲存節點Q及SRAM儲存節點Qb與各別MRAM字元線MWL0、MRAM字元線MWL1...MRAM字元線MWLn(統稱為MRAM字元線MWL)之間。
MRAM胞104中的每一者更包括連接至各別MTJ元件214的第一MRAM存取電晶體210-0、第一MRAM存取電晶體210-1...第一MRAM存取電晶體210n(統稱為第一MRAM存取電晶體210)及連接至各別MTJ元件216的第二MRAM存取電晶體212-0、第二MRAM存取電晶體212-1...第二MRAM存取電晶體212-n(統稱為第二MRAM存取電晶體212)。在所示出的實施例中，第一MRAM存取電晶體210及第二MRAM存取電晶體212 連接在其各別第一MTJ元件214及第二MTJ元件216與SRAM儲存節點Q及SRAM儲存節點Qb之間。在其他實例中，MRAM存取電晶體210及MRAM存取電晶體212可以圖10中所繪示的方式連接在其各別第一MTJ元件214及第二MTJ元件216與MRAM位元線MBL之間。第一MRAM存取電晶體210及第二MRAM存取電晶體212各自具有連接至MRAM字元線MWL的閘極端。在圖15中所繪示的實施例中，儲存於SRAM儲存節點Q及SRAM儲存節點Qb處的資料可因此傳送至若干MTJ元件，從而改良資料傳送操作的可靠性。在其他實例中，預定事件可將SRAM資料傳送至MRAM胞104中的預選者。舉例而言，回應於第一關斷事件，資料可自SRAM胞102傳送至第一MRAM胞104-0。回應於第二關斷事件，資料可自SRAM胞102傳送至第二MRAM胞104-1，以此類推。以此方式，SRAM資料的不同版本可保存在MRAM胞中。
與較早所揭露的實例一樣，針對位元胞101的正常SRAM操作，將MRAM字元線MWL及位元線MBL設定為低，以使MRAM胞104自SRAM胞102斷開。為了在SRAM胞102與MRAM胞104之間傳送資料，將SRAM字元線WL保持為低，使得SRAM位元線BL及SRAM位元線BLB不連接至儲存節點Q及儲存節點Qb。為了寫入至MRAM胞104中特定的一者，選擇對應MRAM字元線(亦即，在所示出的實例中設定為邏輯高)以開啟對應MRAM存取電晶體210及MRAM存取電晶體212。MRAM位元線MBL可為全局控制件，設定為0以寫入至對應MRAM胞或設定為1以自MRAM胞進行讀取，如上文實例中所 描述。
因此，所揭露實施例提供各自具有SRAM胞及MRAM胞的位元胞，使得位元胞具有SRAM記憶體的速度優勢及MRAM記憶體的非揮發性特徵。回應於諸如電源關斷的事件，MRAM胞可連接至SRAM胞以在SRAM胞丟失電源之前將資料自揮發性SRAM胞寫入至非揮發性MRAM胞。以此方式，當SRAM胞丟失電源時，儲存於SRAM胞中的資料可維持在MRAM胞中。在電源開啟事件後，MRAM胞連接至SRAM胞，且資料自MRAM胞寫入至SRAM胞。在記憶體裝置的正常操作期間，MRAM胞保持自記憶體位元胞中與其對應的SRAM胞斷開，從而允許SRAM記憶胞的高速操作。
某些所揭露實施例包括一種記憶體裝置，具有多個位元胞，其中的每一者包括SRAM胞，所述SRAM胞具有回應於第一字元線上所接收的控制訊號而可選擇性地連接至第一位元線的儲存節點。每一位元胞更包括MRAM胞，所述MRAM胞回應於第二字元線上所接收的控制訊號而可選擇性地連接至SRAM胞的儲存節點。
在一些實施例中，所述多個位元胞以列與行的陣列佈置，且其中所述位元胞中的每一者更包括：第一存取電晶體，連接在所述儲存節點與所述第一位元線之間，且具有連接至所述第一字元線的閘極端。在一些實施例中，所述位元胞中的每一者更包括：第二存取電晶體，連接在所述磁性隨機存取記憶體胞與第二位元線之間，且具有連接至所述第二字元線的閘極端。在一些實施例中，所述第二存取電晶體連接在所述磁性隨機存取記憶體胞與所述靜 態隨機存取記憶體胞的所述儲存節點之間。在一些實施例中，所述第二存取電晶體連接在所述靜態隨機存取記憶體胞與所述第二位元線之間。在一些實施例中，磁性隨機存取記憶體胞包括磁穿隧接面。在一些實施例中，每一位元胞包括可選擇性地連接至所述靜態隨機存取記憶體胞的所述儲存節點的多個所述磁性隨機存取記憶體胞。
根據其他實施例，一種記憶體裝置包括以列及行佈置的位元胞陣列，其中每一列具有與其相對應的第一字元線及第一位元線。位元胞中的每一者包括具有儲存節點的SRAM胞、連接在儲存節點與第一位元線之間的第一SRAM存取電晶體。第一SRAM存取電晶體具有連接至第一字元線的閘極端。第一MRAM胞連接在SRAM胞的儲存節點與第二位元線之間。第一MRAM存取電晶體連接至第一MRAM胞且具有連接至第二字元線的閘極端。
在一些實施例中，所述磁性隨機存取記憶體胞包括磁穿隧接面。在一些實施例中，每一行具有與其相對應的第一互補位元線且其中所述靜態隨機存取記憶體胞中的每一者包括：第一反相器，具有輸入節點及輸出節點，所述第一輸出節點耦接至所述第一靜態隨機存取記憶體存取電晶體及所述第一磁性隨機存取記憶體存取電晶體；第二反相器，具有連接至所述第一反相器的所述輸出節點的輸入節點及連接至所述第一反相器的所述輸入節點的輸出節點；第二靜態隨機存取記憶體存取電晶體，連接在所述第二反相器的所述輸出節點與所述第一互補位元線之間，且具有連接至所述第一字元線的閘極端。在一些實施例中，所述位元胞中的每一者更包括：第二磁性隨機存取記憶體胞，連接在所述第二反相器的所 述輸出節點與所述第二位元線之間；第二磁性隨機存取記憶體存取電晶體，連接至所述第二磁性隨機存取記憶體胞且具有連接至所述第二字元線的閘極端。在一些實施例中，所述第一磁性隨機存取記憶體存取電晶體連接在所述第一磁性隨機存取記憶體胞與所述第一反相器的所述輸出節點之間。在一些實施例中，所述第一磁性隨機存取記憶體存取電晶體連接在所述第一磁性隨機存取記憶體胞與所述第二位元線之間。
根據其他所揭露的態樣，一種記憶體裝置的操作方法包括提供記憶體位元胞，所述記憶體位元胞包括SRAM胞及MRAM胞。回應於第一事件，將資料自SRAM胞寫入至MRAM胞，且回應於第二事件，將資料自MRAM胞寫入至SRAM位元胞。
在一些實施例中，記憶體裝置的操作方法更包括使所述靜態隨機存取記憶體胞自所述靜態隨機存取記憶體胞電斷開以進行所述靜態隨機存取記憶體胞的讀取操作及寫入操作。在一些實施例中，所述第一事件為電源切斷且其中所述第二事件為電源開啟。在一些實施例中，將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞包括將磁性隨機存取記憶體控制訊號施加至磁性隨機存取記憶體字元線以開啟磁性隨機存取記憶體存取電晶體且將所述磁性隨機存取記憶體胞電連接至所述靜態隨機存取記憶體胞。在一些實施例中，將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞包括將資料自所述靜態隨機存取記憶體胞的第一儲存節點寫入至所述磁性隨機存取記憶體胞的第一磁穿隧接面元件，及將資料自所述靜態隨機存取記憶體胞的第二儲存節點寫入至所述磁性隨機存取記憶體胞的第二磁穿 隧接面元件。在一些實施例中，將資料自所述靜態隨機存取記憶體胞的所述第一儲存節點及所述第二儲存節點分別寫入至所述第一磁穿隧接面元件及所述第二磁穿隧接面元件包括依序將所述資料自所述靜態隨機存取記憶體胞的所述第一儲存節點及所述第二儲存節點分別寫入至所述第一磁穿隧接面元件及所述第二磁穿隧接面元件。在一些實施例中，將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞包括將資料自所述靜態隨機存取記憶體胞的所述第一儲存節點寫入至多個所述第一磁穿隧接面元件，及將資料自所述靜態隨機存取記憶體胞的所述第二儲存節點寫入至多個第二磁穿隧接面元件。
本揭露概述各種實施例，使得本領域技術人員可更佳地理解本揭露的態樣。本領域技術人員應瞭解，其可容易地使用本揭露作為設計或修改用於實行本文中所引入的實施例的相同目的及/或實現相同優勢的其他程序及結構的基礎。本領域技術人員亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且其可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100:位元胞
102:SRAM胞
104:MRAM胞
110、112、120、122、130、132:電晶體
210、212:存取電晶體
214、216:MTJ元件
BL、BLB、MBL:位元線
MWL、WL:字元線
Q、Qb:節點
VDD:電源供應端
VSS:參考電壓端

Claims (13)

  1. 一種記憶體裝置，包括多個位元胞，每一位元胞包括：靜態隨機存取記憶體胞，具有回應於第一字元線上所接收的控制訊號而可選擇性地連接至第一位元線的儲存節點；以及磁性隨機存取記憶體胞，連接在所述靜態隨機存取記憶體胞的所述儲存節點與第二位元線之間，且回應於第二字元線上所接收的控制訊號而可選擇性地連接至所述靜態隨機存取記憶體胞的所述儲存節點。
  2. 如請求項1所述的記憶體裝置，其中所述多個位元胞以列與行的陣列佈置，且其中所述位元胞中的每一者更包括：第一存取電晶體，連接在所述儲存節點與所述第一位元線之間，且具有連接至所述第一字元線的閘極端。
  3. 如請求項1所述的記憶體裝置，其中所述位元胞中的每一者更包括：第二存取電晶體，連接在所述磁性隨機存取記憶體胞與所述第二位元線之間，且具有連接至所述第二字元線的閘極端。
  4. 如請求項3所述的記憶體裝置，其中所述第二存取電晶體連接在所述磁性隨機存取記憶體胞與所述靜態隨機存取記憶體胞的所述儲存節點之間。
  5. 如請求項3所述的記憶體裝置，其中所述第二存取電晶體連接在所述靜態隨機存取記憶體胞與所述第二位元線之間。
  6. 如請求項1所述的記憶體裝置，其中每一位元胞包 括可選擇性地連接至所述靜態隨機存取記憶體胞的所述儲存節點的多個所述磁性隨機存取記憶體胞。
  7. 一種記憶體裝置，包括：位元胞陣列，以列與行進行佈置；每一列，具有與其相對應的第一字元線；每一行，具有與其相對應的第一位元線；所述位元胞中的每一者包括：靜態隨機存取記憶體胞，包括儲存節點；第一靜態隨機存取記憶體存取電晶體，連接在所述儲存節點與所述第一位元線之間，所述第一靜態隨機存取記憶體存取電晶體具有連接至所述第一字元線的閘極端；第一磁性隨機存取記憶體胞，連接在所述靜態隨機存取記憶體胞的所述儲存節點與第二位元線之間；第一磁性隨機存取記憶體存取電晶體，連接至所述第一磁性隨機存取記憶體胞且具有連接至第二字元線的閘極端。
  8. 一種記憶體裝置的操作方法，包括：提供包括靜態隨機存取記憶體胞及磁性隨機存取記憶體胞的記憶體位元胞，其中所述靜態隨機存取記憶體胞具有選擇性地連接至第一位元線的第一儲存節點與第二儲存節點，所述磁性隨機存取記憶體胞連接於第二位元線與所述靜態隨機存取記憶體胞的所述第一儲存節點、所述第二儲存節點之間；回應於第一事件，將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞；回應於第二事件，將資料自所述磁性隨機存取記憶體胞寫入 至所述靜態隨機存取記憶體位元胞。
  9. 如請求項8所述的記憶體裝置的操作方法，更包括使所述靜態隨機存取記憶體胞自所述靜態隨機存取記憶體胞電斷開以進行所述靜態隨機存取記憶體胞的讀取操作及寫入操作。
  10. 如請求項8所述的記憶體裝置的操作方法，其中所述第一事件為電源切斷且其中所述第二事件為電源開啟。
  11. 如請求項8所述的記憶體裝置的操作方法，其中將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞包括將磁性隨機存取記憶體控制訊號施加至磁性隨機存取記憶體字元線以開啟磁性隨機存取記憶體存取電晶體且將所述磁性隨機存取記憶體胞電連接至所述靜態隨機存取記憶體胞。
  12. 如請求項8所述的記憶體裝置的操作方法，其中將資料自所述靜態隨機存取記憶體胞寫入至所述磁性隨機存取記憶體胞包括將資料自所述靜態隨機存取記憶體胞的所述第一儲存節點寫入至所述磁性隨機存取記憶體胞的第一磁穿隧接面元件，及將資料自所述靜態隨機存取記憶體胞的所述第二儲存節點寫入至所述磁性隨機存取記憶體胞的第二磁穿隧接面元件。
  13. 如請求項12所述的記憶體裝置的操作方法，其中將資料自所述靜態隨機存取記憶體胞的所述第一儲存節點及所述第二儲存節點分別寫入至所述第一磁穿隧接面元件及所述第二磁穿隧接面元件包括依序將所述資料自所述靜態隨機存取記憶體胞的所述第一儲存節點及所述第二儲存節點分別寫入至所述第一磁穿隧接面元件及所述第二磁穿隧接面元件。
TW109146410A 2019-12-31 2020-12-28 記憶體裝置及其操作方法 TWI761000B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962955531P 2019-12-31 2019-12-31
US62/955,531 2019-12-31
US17/094,307 US11545218B2 (en) 2019-12-31 2020-11-10 Nonvolatile SRAM
US17/094,307 2020-11-10

Publications (2)

Publication Number Publication Date
TW202127443A TW202127443A (zh) 2021-07-16
TWI761000B true TWI761000B (zh) 2022-04-11

Family

ID=76546535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146410A TWI761000B (zh) 2019-12-31 2020-12-28 記憶體裝置及其操作方法

Country Status (3)

Country Link
US (2) US11545218B2 (zh)
CN (1) CN113129964A (zh)
TW (1) TWI761000B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894049B1 (en) * 2020-12-04 2024-02-06 Synopsys, Inc. CFET SRAM cell utilizing 8 transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120320658A1 (en) * 2011-06-15 2012-12-20 Industrial Technology Research Institute Nonvolatile static random access memory cell and memory circuit
US9564209B1 (en) * 2015-09-22 2017-02-07 National Tsing Hua University Non-volatile static random access memory using a 7T1R cell with initialization and pulse overwrite
US9734909B2 (en) * 2015-03-24 2017-08-15 National Cheng Kung University Non-volatile static random access memory
TWI605452B (zh) * 2015-03-25 2017-11-11 英特爾公司 自行儲存及自行回復之非揮發性靜態隨機存取記憶體

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US9099181B2 (en) * 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
JP5597169B2 (ja) * 2011-07-28 2014-10-01 株式会社東芝 半導体集積回路、プロセッサ
JP6306466B2 (ja) * 2014-07-31 2018-04-04 株式会社フローディア 不揮発性ｓｒａｍメモリセル、および不揮発性半導体記憶装置
US10325647B2 (en) * 2016-12-21 2019-06-18 Imec Vzw Non-volatile SRAM cell using resistive memory elements
JP2019160365A (ja) * 2018-03-12 2019-09-19 東芝メモリ株式会社 磁気メモリ装置及び磁気メモリ装置の書き込み方法
US10854291B2 (en) * 2018-10-23 2020-12-01 Arm Limited Backup and/or restore of a memory circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120320658A1 (en) * 2011-06-15 2012-12-20 Industrial Technology Research Institute Nonvolatile static random access memory cell and memory circuit
US9734909B2 (en) * 2015-03-24 2017-08-15 National Cheng Kung University Non-volatile static random access memory
TWI605452B (zh) * 2015-03-25 2017-11-11 英特爾公司 自行儲存及自行回復之非揮發性靜態隨機存取記憶體
US9564209B1 (en) * 2015-09-22 2017-02-07 National Tsing Hua University Non-volatile static random access memory using a 7T1R cell with initialization and pulse overwrite

Also Published As

Publication number Publication date
TW202127443A (zh) 2021-07-16
CN113129964A (zh) 2021-07-16
US20210201998A1 (en) 2021-07-01
US11545218B2 (en) 2023-01-03
US20230147686A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US7944734B2 (en) Integrating nonvolatile memory capability within SRAM devices
US9734905B2 (en) Non-volatile memory using bi-directional resistive elements
US8804403B2 (en) Semiconductor memory device
JP5010700B2 (ja) 半導体集積回路
US9349440B1 (en) Non-volatile SRAM with multiple storage states
US8077501B2 (en) Differential read and write architecture
US9666276B2 (en) Non-volatile memory using bi-directional resistive elements
US9496037B2 (en) Memory circuit
US9543006B2 (en) Non-volatile memory cell and non-volatile memory device
US9368208B1 (en) Non-volatile latch using magneto-electric and ferro-electric tunnel junctions
US9564209B1 (en) Non-volatile static random access memory using a 7T1R cell with initialization and pulse overwrite
US10706914B2 (en) Static random access memory
US9576661B2 (en) Systems and methods for SRAM with backup non-volatile memory that includes MTJ resistive elements
US20230147686A1 (en) Nonvolatile sram
CN112863575A (zh) 具有磁性隧道结的非易失寄存器
Torres et al. Evaluation of hybrid MRAM/CMOS cells for reconfigurable computing
CN112927737A (zh) 具使用磁性隧道结的非易失寄存器
CN112133347B (zh) 基于7t1c结构的存储单元及其操作方法、存储器
US20220068340A1 (en) Non-volatile static random access memory
Wang Design and Robustness Analysis on Non-volatile Storage and Logic Circuit