CN104270093B - 一种电压补偿振荡器电路 - Google Patents
一种电压补偿振荡器电路 Download PDFInfo
- Publication number
- CN104270093B CN104270093B CN201410483167.8A CN201410483167A CN104270093B CN 104270093 B CN104270093 B CN 104270093B CN 201410483167 A CN201410483167 A CN 201410483167A CN 104270093 B CN104270093 B CN 104270093B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- delay cell
- resistance
- drain terminal
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明涉及模拟集成电路技术领域，具体为一种电压补偿振荡器电路，其振荡频率受电源电压影响较小，提高振荡频率的精度，其包括NMOS管N4、电阻R3、多个延迟单元，电阻R3一端连接NMOS管N4的漏端，NMOS管N4的漏端和栅端相连后连接多个延迟单元，多个延迟单元连接成一个环形，NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，电阻R2一端连接电源VDD，电阻R2另一端连接电阻R3另一端、PMOS管P2的源端，PMOS管的栅端连接NMOS管N4的漏端，PMOS管P2的漏端接地。
Description
技术领域
本发明涉及模拟集成电路技术领域，具体为一种电压补偿振荡器电路。
背景技术
模拟集成电路设计中常用到振荡器电路，一种振荡器电路的涉及如图1所示，其中电阻R1和N型MOS晶体管N1组成偏置电压产生电路，在NMOS管的栅端和漏端连接处产生偏置电压NBias，偏置电压NBias连接到数个延迟单元，这些延迟单元连接成一个环形，保持振荡状态。延迟单元的个数可以根据设计需求选择，保证延迟单元组成的环路能够振荡，且振荡频率满足要求即可。NBias电压可以控制延迟单元的延迟时间，从而控制整个环形延迟单元的振荡频率。但是这种电路的缺点是振荡频率容易受到电源电压的影响，当电源电压VDD变高时，偏置电压NBias也会变高，从而使延迟单元变小，振荡频率变快，影响了振荡频率的精度。
发明内容
为了解决上述问题，本发明提供了一种电压补偿振荡器电路，其振荡频率受电源电压影响较小，提高振荡频率的精度。
其技术方案是这样的：一种电压补偿振荡器电路，其包括NMOS管N4、电阻R3、多个延迟单元，所述电阻R3一端连接所述NMOS管N4的漏端，所述NMOS管N4的漏端和栅端相连后连接多个所述延迟单元，多个所述延迟单元连接成一个环形，所述NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，所述电阻R2一端连接电源VDD，所述电阻R2另一端连接所述电阻R3另一端、所述PMOS管P2的源端，所述PMOS管的栅端连接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。
其进一步特征在于，所述延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，所述第一延迟单元的输出端连接第二延迟单元的输入端，所述第二延迟单元的输出端连接第三延迟单元的输入端，所述第三延迟单元的输出端连接第一延迟单元的输入端，所述第三延迟单元的输出端为振荡频率输出端；
所述延迟单元包括反相器I1，所述反相器I1的输入端为所述延迟单元的输入端，所述反相器I1的输出端分别连接PMOS管P1的栅端、NMOS管N3的栅端，所述PMOS管P1的源端连接电源VDD，所述PMOS管P1的漏端与所述NMOS管N3的漏端相连后连接电容C1一端、反相器I2的输入端，反相器I2的输出端为所述延迟单元的输出端，所述电容C1另一端接地，所述NMOS管N3的源端连接NMOS管N2的漏端，所述NMOS管N2的源端接地、栅端连接所述NMOS管N4的栅端和漏端。
采用本发明的电路后，当电源电压VDD升高时，PMOS管P2流过的电流也会增大，这个电流在电阻R2上产生的压降增大，从而减小电阻R3及NMOS管N4上的电压增大幅度，减小了偏置电压NBias的增大幅度，因此振荡器震荡频率受电源电压的影响变小，提高振荡频率的精度。
附图说明
图1为现有技术电路示意图；
图2为本发明电路示意图；
图3为本发明中延迟单元电路示意图。
具体实施方式
见图2，图3所示，一种电压补偿振荡器电路，其包括电阻R2，电阻R2一端连接电源VDD，电阻R2另一端连接PMOS管P2的源端、电阻R3一端，电阻R3另一端和PMOS管P2的栅端相连后连接NMOS管N4的漏端，NMOS管N4的栅端和漏端相连后连接多个延迟单元，多个延迟单元连接成一个环形，PMOS管P2的漏端、NMOS管N4的源端分别接地；延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，第一延迟单元的输出端连接第二延迟单元的输入端，第二延迟单元的输出端连接第三延迟单元的输入端，第三延迟单元的输出端连接第一延迟单元的输入端，第三延迟单元的输出端为振荡频率输出端；延迟单元包括反相器I1，反相器I1的输入端为延迟单元的输入端，反相器I1的输出端分别连接PMOS管P1的栅端、NMOS管N3的栅端，PMOS管P1的源端连接电源VDD，PMOS管P1的漏端与NMOS管N3的漏端相连后连接电容C1一端、反相器I2的输入端，反相器I2的输出端为延迟单元的输出端，电容C1另一端接地，NMOS管N3的源端连接NMOS管N2的漏端，NMOS管N2的源端接地、栅端连接NMOS管N4的栅端和漏端。
Claims (2)
1.一种电压补偿振荡器电路，其包括NMOS管N4、电阻R3、多个延迟单元，所述电阻R3一端连接所述NMOS管N4的漏端，所述NMOS管N4的漏端和栅端相连后连接多个所述延迟单元，多个所述延迟单元连接成一个环形，所述NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，所述电阻R2一端连接电源VDD，所述电阻R2另一端连接所述电阻R3另一端、所述PMOS管P2的源端，所述PMOS管的栅端连接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地；所述延迟单元包括反相器I1，所述反相器I1的输入端为所述延迟单元的输入端，所述反相器I1的输出端分别连接PMOS管P1的栅端、NMOS管N3的栅端，所述PMOS管P1的源端连接电源VDD，所述PMOS管P1的漏端与所述NMOS管N3的漏端相连后连接电容C1一端、反相器I2的输入端，反相器I2的输出端为所述延迟单元的输出端，所述电容C1另一端接地，所述NMOS管N3的源端连接NMOS管N2的漏端，所述NMOS管N2的源端接地、栅端连接所述NMOS管N4的栅端和漏端。
2.根据权利要求1所述的一种电压补偿振荡器电路，其特征在于，所述延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，所述第一延迟单元的输出端连接第二延迟单元的输入端，所述第二延迟单元的输出端连接第三延迟单元的输入端，所述第三延迟单元的输出端连接第一延迟单元的输入端，所述第三延迟单元的输出端为振荡频率输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410483167.8A CN104270093B (zh) | 2014-09-22 | 2014-09-22 | 一种电压补偿振荡器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410483167.8A CN104270093B (zh) | 2014-09-22 | 2014-09-22 | 一种电压补偿振荡器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104270093A CN104270093A (zh) | 2015-01-07 |
| CN104270093B true CN104270093B (zh) | 2017-08-18 |
Family
ID=52161594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410483167.8A Active CN104270093B (zh) | 2014-09-22 | 2014-09-22 | 一种电压补偿振荡器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104270093B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201563108U (zh) * | 2009-11-25 | 2010-08-25 | 天津南大强芯半导体芯片设计有限公司 | 一种温度电压补偿型振荡器电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
-
2014
- 2014-09-22 CN CN201410483167.8A patent/CN104270093B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201563108U (zh) * | 2009-11-25 | 2010-08-25 | 天津南大强芯半导体芯片设计有限公司 | 一种温度电压补偿型振荡器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104270093A (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108958344B (zh) | 基体偏压产生电路 | |
| US9576679B2 (en) | Multi-stage sample and hold circuit | |
| CN104319275A (zh) | 静电放电保护电路 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| JP2008131455A (ja) | 発振回路 | |
| CN205792485U (zh) | 一种应用于无线充电控制芯片的时钟振荡电路 | |
| KR20170015933A (ko) | 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로 | |
| CN103163933A (zh) | 一种电流镜像电路 | |
| CN105099367B (zh) | 一种振荡电路和电子装置 | |
| CN104166420B (zh) | 能隙电压参考电路 | |
| KR20090104362A (ko) | 인버터 회로 | |
| US9154082B2 (en) | Input signal amplifier | |
| US20130222036A1 (en) | Voltage level converting circuit | |
| CN104104331A (zh) | 跨导增强电路单元及晶体振荡器电路 | |
| CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
| US9160952B2 (en) | CMOS charge pump circuit | |
| CN104270093B (zh) | 一种电压补偿振荡器电路 | |
| CN105187012A (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
| CN103825556B (zh) | 振荡电路 | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| US20160147252A1 (en) | Clock circuit and method of operating the same | |
| CN214380843U (zh) | 低频振荡电路、振荡器、电源及电子设备 | |
| JP2011090364A (ja) | 定電圧発生回路及びそれを内蔵した半導体集積回路 | |
| KR101171679B1 (ko) | 저누설 전력 검출 회로, 검출 시스템 및 검출 방법 | |
| US9979399B2 (en) | Level shifter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190115 Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000 Patentee after: Pu ran semiconductor (Shanghai) Co., Ltd. Address before: 214101 Ruiyun 716, 99 Furong Zhongsan Road, Xishan District, Wuxi City, Jiangsu Province Patentee before: Wuxi Puya Semiconductor Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000 Patentee after: Praran semiconductor (Shanghai) Co., Ltd Address before: 200000 room 504, No. 560, shengxia Road, Pudong New Area, Shanghai Patentee before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd. |