CN104252438B - 基于rs‑422串行接口的数字译码通信接口及方法 - Google Patents
基于rs‑422串行接口的数字译码通信接口及方法 Download PDFInfo
- Publication number
- CN104252438B CN104252438B CN201410461993.2A CN201410461993A CN104252438B CN 104252438 B CN104252438 B CN 104252438B CN 201410461993 A CN201410461993 A CN 201410461993A CN 104252438 B CN104252438 B CN 104252438B
- Authority
- CN
- China
- Prior art keywords
- module
- decoding
- serial
- logic control
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
本发明提供了一种基于RS‑422串行接口的数字译码通信接口及方法，包括：RS‑422串行接口模块、滤波整型模块、逻辑控制模块、串转并模块以及译码模块，RS‑422串行接口模块接收串行数据输入；串行数据经滤波整型模块后形成门控信号、时钟信号和串行数据；逻辑控制模块在门控信号和时钟信号共同控制下，按需求实施逻辑控制；串转并模块根据逻辑控制将串行数据转换为并行数据；译码模块将并行数据提供给一个或多个译码单元进行译码，进一步实施控制。本发明以纯硬件电路的设计方式实现了卫星产品间的高速通信和精确译码，采用串行通信方式，电路逻辑功能灵活可控，设计简单，节省了设计成本，减少了整星的资源占用。
Description
技术领域
本发明涉及卫星产品通信接口技术领域，具体地，涉及一种基于RS-422串行接口的纯硬件数字译码通信接口及方法。
背景技术
目前，卫星产品通信接口为并行通信方式，并使用大规模集成芯片进行串并转换和译码。这种方式占用整星较多资源的同时也增加了产品本身设计的复杂程度。
随着卫星产品间通信复杂度的不断提高，以及整星平台资源占用最小化的需求，现有的通信接口已无法满足需求。
目前没有发现同本发明类似技术的说明或报道，也尚未收集到国内外类似的资料。
发明内容
本发明针对现有技术中存在的上述不足，提供了一种基于RS-422串行接口的数字译码通信接口及方法。
本发明是通过以下技术方案实现的。
根据本发明的一个方面，提供了一种基于RS-422串行接口的数字译码通信接口，包括：RS-422串行接口模块、滤波整型模块、逻辑控制模块、串转并模块以及译码模块，其中，所述RS-422串行接口模块的输出端与滤波整型模块的输入端相连接，所述滤波整型模块、逻辑控制模块和串转并模块分别两两相连，所述串转并模块的输出端与译码模块的输入端相连接。
优选地，所述滤波整形模块的输出端包括第一输出端、第二输出端和第三输出端，相应地，所述逻辑控制模块的输入端包括第一输入端和第二输入端，所述滤波整形模块的第一输出端和第二输出端分别与逻辑控制模块的第一输入端和第二输入端相连接，所述串转并模块的输入端包括第三输入端和第四输入端，所述滤波整形模块的第三输出端与串转并模块的第三输入端相连接，逻辑控制模块的输出端与串转并模块的第四输入端相连接。
优选地，所述译码模块包括若干个译码单元。
根据本发明的另一个方面，提供了一种基于RS-422串行接口的数字译码方法，包括以下步骤：
步骤1，RS-422串行接口模块接收串行数据输入，并输出至滤波整型模块；
步骤2，串行数据经滤波整型模块后形成门控信号、时钟信号和串行数据，其中，门控信号和时钟信号分别通过滤波整形模块的第一输出端和第二输出端输出至逻辑控制模块，串行数据通过滤波整形模块的第三输出端输出至串转并模块；
步骤3，逻辑控制模块在门控信号和时钟信号的共同控制下，形成逻辑控制信号，并将逻辑控制信号输出至串转并模块；
步骤4，串转并模块分别接收步骤2输出的串行数据和步骤3输出的逻辑控制信号，并在逻辑控制信号的控制下，将串行数据转换为并行数据，输出至译码模块；
步骤5，译码模块接收步骤4输出的并行数据，并对并行数据进行译码处理，最终形成实施控制信号输出。
优选地，所述步骤5中，译码模块包括一个或多个译码单元，译码模块根据译码单元的数量分配并行数据并进行译码处理；多个译码单元能够同步进行译码处理。
与现有技术相比，本发明具有以下技术特点：
1、本发明提供的基于RS-422串行接口的数字译码通信接口及方法，实现卫星产品间的高速通信和精确译码，节省卫星上产品的设计成本，减少整星的资源占用；
2、由于采取上述的技术方案，实现了以串行方式进行数据传输，在门控信号和时钟信号共同控制下，灵活实施逻辑控制，通过串转并模块将串行数据转换为并行数据，提供给一个或多个译码模块进行译码，进一步实施控制，具有简化了产品设计、节约了整星资源的特点。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明数字译码通信接口及方法的工作原理图。
具体实施方式
下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
本实施例提供了一种基于RS-422串行接口的数字译码通信接口，包括：RS-422串行接口模块、滤波整型模块、逻辑控制模块、串转并模块以及译码模块，其中，所述RS-422串行接口模块的输出端与滤波整型模块的输入端相连接，所述滤波整型模块、逻辑控制模块和串转并模块分别两两相连，所述串转并模块的输出端与译码模块的输入端相连接。
进一步地，所述滤波整形模块的输出端包括第一输出端、第二输出端和第三输出端，相应地，所述逻辑控制模块的输入端包括第一输入端和第二输入端，所述滤波整形模块的第一输出端和第二输出端分别与逻辑控制模块的第一输入端和第二输入端相连接，所述串转并模块的输入端包括第三输入端和第四输入端，所述滤波整形模块的第三输出端与串转并模块的第三输入端相连接，逻辑控制模块的输出端与串转并模块的第四输入端相连接。
进一步地，所述译码模块包括若干个译码单元。
本实施例提供的基于RS-422串行接口的数字译码通信接口，其数字译码方法包括以下步骤：
步骤1，RS-422串行接口模块接收串行数据输入，并输出至滤波整型模块；
步骤2，串行数据经滤波整型模块后形成门控信号、时钟信号和串行数据，其中，门控信号和时钟信号分别通过滤波整形模块的第一输出端和第二输出端输出至逻辑控制模块，串行数据通过滤波整形模块的第三输出端输出至串转并模块；
步骤3，逻辑控制模块在门控信号和时钟信号的共同控制下，形成逻辑控制信号，并将逻辑控制信号输出至串转并模块；
步骤4，串转并模块分别接收步骤2输出的串行数据和步骤3输出的逻辑控制信号，并在逻辑控制信号的控制下，将串行数据转换为并行数据，输出至译码模块；
步骤5，译码模块接收步骤4输出的并行数据，并对并行数据进行译码处理，最终形成实施控制信号输出。
进一步地，所述步骤5中，译码模块包括一个或多个译码单元，译码模块根据译码单元的数量分配并行数据并进行译码处理；多个译码单元能够同步进行译码处理。
下面结合附图说明对本实施例做进一步说明。
图1是本实施例基于RS-422串行接口的纯硬件数字译码通信接口和方法的工作原理框图。
如图1所示，本实施例包括：RS-422串行接口模块1、滤波整型模块2、逻辑控制模块3、串转并模块4以及译码5。
本实施例的信号关系(控制方法)如下：
1、RS-422串行接口模块接收串行数据输入；
2、串行数据经滤波整型模块2后形成门控信号、时钟信号和串行数据；
3、逻辑控制模块在门控信号和时钟信号共同控制下，按需求实施逻辑控制；
4、串转并模块根据逻辑控制将串行数据转换为并行数据；
5、译码模块将并行数据提供给一个或多个译码单元进行译码，进一步实施控制。
在本实施例中：
RS-422串行接口模块接收门控信号、时钟信号和串行数据，在门控信号和时钟信号的组合逻辑控制下，传输串行数据并进行串并转换，译码后实施其他控制。
所述的RS-422串行接口模块以串行的方式进行数据传输，经滤波整型模块后形成门控信号、时钟信号和串行数据。
所述的逻辑控制模块是由门控信号和时钟信号共同作用，可灵活实施逻辑控制通过串转并模块将串行数据转换为并行数据。
所述的译码模块，应用串转并模块生成的并行数据的一部分实施译码，译码模块的多个译码单元可同步进行。
本实施例提供的基于RS-422串行接口的数字译码通信接口及方法，适应多种通信码数率，传输数据位数可扩展，设计方法简单，控制方式灵活，提高了卫星产品的性能。
本实施例以纯硬件电路的设计方式实现了卫星产品间的高速通信和精确译码，采用串行通信方式，电路逻辑功能灵活可控，设计简单，节省了卫星上产品的设计成本，减少了整星的资源占用。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (4)
1.一种基于RS-422串行接口的数字译码通信接口，其特征在于，包括：RS-422串行接口模块、滤波整型模块、逻辑控制模块、串转并模块以及译码模块，其中，所述RS-422串行接口模块的输出端与滤波整型模块的输入端相连接，所述滤波整型模块、逻辑控制模块和串转并模块分别两两相连，所述串转并模块的输出端与译码模块的输入端相连接；
所述滤波整形模块的输出端包括第一输出端、第二输出端和第三输出端，相应地，所述逻辑控制模块的输入端包括第一输入端和第二输入端，所述滤波整形模块的第一输出端和第二输出端分别与逻辑控制模块的第一输入端和第二输入端相连接，所述串转并模块的输入端包括第三输入端和第四输入端，所述滤波整形模块的第三输出端与串转并模块的第三输入端相连接，逻辑控制模块的输出端与串转并模块的第四输入端相连接。
2.根据权利要求1所述的基于RS-422串行接口的数字译码通信接口，其特征在于，所述译码模块包括若干个译码单元。
3.一种权利要求1至2中任一项所述的基于RS-422串行接口的数字译码通信接口的数字译码方法，其特征在于，包括以下步骤：
步骤1，RS-422串行接口模块接收串行数据输入，并输出至滤波整型模块；
步骤2，串行数据经滤波整型模块后形成门控信号、时钟信号和串行数据，其中，门控信号和时钟信号分别通过滤波整形模块的第一输出端和第二输出端输出至逻辑控制模块，串行数据通过滤波整形模块的第三输出端输出至串转并模块；
步骤3，逻辑控制模块在门控信号和时钟信号的共同控制下，形成逻辑控制信号，并将逻辑控制信号输出至串转并模块；
步骤4，串转并模块分别接收步骤2输出的串行数据和步骤3输出的逻辑控制信号，并在逻辑控制信号的控制下，将串行数据转换为并行数据，输出至译码模块；
步骤5，译码模块接收步骤4输出的并行数据，并对并行数据进行译码处理，最终形成实施控制信号输出。
4.根据权利要求3所述的基于RS-422串行接口的数字译码通信接口的数字译码方法，其特征在于，所述步骤5中，译码模块包括一个或多个译码单元，译码模块根据译码单元的数量分配并行数据并进行译码处理；多个译码单元能够同步进行译码处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410461993.2A CN104252438B (zh) | 2014-09-11 | 2014-09-11 | 基于rs‑422串行接口的数字译码通信接口及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410461993.2A CN104252438B (zh) | 2014-09-11 | 2014-09-11 | 基于rs‑422串行接口的数字译码通信接口及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104252438A CN104252438A (zh) | 2014-12-31 |
| CN104252438B true CN104252438B (zh) | 2017-06-06 |
Family
ID=52187351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410461993.2A Active CN104252438B (zh) | 2014-09-11 | 2014-09-11 | 基于rs‑422串行接口的数字译码通信接口及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104252438B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111339016A (zh) * | 2020-01-14 | 2020-06-26 | 上海卫星工程研究所 | 基于oc门并行接口的数字译码通信接口及其使用方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959422A (zh) * | 2005-11-01 | 2007-05-09 | 中国科学院空间科学与应用研究中心 | 一种低频电磁波探测器检测仪 |
| CN101419282A (zh) * | 2008-12-05 | 2009-04-29 | 航天恒星科技有限公司 | 一体化高速遥感数据接收处理设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080218398A1 (en) * | 2007-03-08 | 2008-09-11 | Po-Wen Jeng | Remote control integration device for controlling electronic devices |
-
2014
- 2014-09-11 CN CN201410461993.2A patent/CN104252438B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959422A (zh) * | 2005-11-01 | 2007-05-09 | 中国科学院空间科学与应用研究中心 | 一种低频电磁波探测器检测仪 |
| CN101419282A (zh) * | 2008-12-05 | 2009-04-29 | 航天恒星科技有限公司 | 一体化高速遥感数据接收处理设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104252438A (zh) | 2014-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105208034B (zh) | 一种spi总线与can总线协议转换电路及方法 | |
| CN102555550B (zh) | 一种基于多核处理器的高速印花机图像数据旋转处理系统及方法 | |
| CN203224621U (zh) | 基于pci-e总线的天气雷达高速数据传输装置 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN105281783A (zh) | 基于fpga和dsp平台的信号解码单元及其实现方法 | |
| CN102752180A (zh) | Can总线网络节点的实现方法 | |
| CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
| CN103685086A (zh) | 一种支持多芯片架构的基带信号处理器及其处理方法 | |
| CN105337677B (zh) | 一种高带宽大规模mimo信道模拟的方法与装置 | |
| CN104252438B (zh) | 基于rs‑422串行接口的数字译码通信接口及方法 | |
| CN104796653B (zh) | 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置 | |
| CN114297121A (zh) | 一种基于fpga片间双向高速数据传输的实现方法 | |
| CN107255975B (zh) | 一种利用高速总线实现fpga程序快速加载的装置及方法 | |
| CN103412847B (zh) | 基于fpga的usb转多路链路接口电路 | |
| CN202495998U (zh) | 一种利用mini USB接口实现串口通信的数字电视及系统 | |
| CN202632782U (zh) | 一种基于MicroBlaze软核的多路SSI数据采集模块 | |
| CN201994962U (zh) | 基于fpga芯片架构技术的以太网到e1信道适配器 | |
| CN103034610A (zh) | 在分体模块间进行axi总线信号发送接收的方法及装置 | |
| CN206498466U (zh) | 气象传真机零中频数字化前端电路的系统结构 | |
| CN112989748A (zh) | 一种降低走线数量的集成电路 | |
| CN205283577U (zh) | 一种通过高速总线扩展多通道rs422/485接口的装置 | |
| CN204361243U (zh) | K波段信道和差网络 | |
| CN104503934B (zh) | 一种可扩展的串行传输器件 | |
| CN107748727A (zh) | 航天器用高可靠交叉冗余串行通信接口及其使用方法 | |
| WO2018102076A1 (en) | Controller-phy connection using intra-chip serdes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |