CN104252418B - 储存控制装置、储存装置及其储存控制方法 - Google Patents
储存控制装置、储存装置及其储存控制方法 Download PDFInfo
- Publication number
- CN104252418B CN104252418B CN201410281541.6A CN201410281541A CN104252418B CN 104252418 B CN104252418 B CN 104252418B CN 201410281541 A CN201410281541 A CN 201410281541A CN 104252418 B CN104252418 B CN 104252418B
- Authority
- CN
- China
- Prior art keywords
- preliminary treatment
- value
- memory
- area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及一种储存控制装置、储存装置及其储存控制方法,所述储存控制装置包括:检测单元,所述检测单元确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的,其中所述第二存储器包括挂起区和典型区;初步处理单元,当所述检测单元已确定初步处理是必要时,所述初步处理单元将第一值写入挂起区;以及保存处理单元,所述保存处理单元写入对应于所述数据的第二值。当所述检测单元已确定所述初步处理是必要时,所述第一值不同于所述第二值。
Description
相关申请的交叉引用
本申请要求2013年6月27日提交的日本优先专利申请JP2013-134509的权益,其全部内容合并于此,仅供参考。
技术领域
本公开涉及储存控制装置,以及尤其是,涉及控制存储器、储存装置之间的保存处理(process)的储存控制装置及其储存控制方法,以及允许计算机执行该方法的程序。
背景技术
在除了包括易失性主存储器以外,还包括非易失性储存存储器的信息处理系统中,下列的挂起(suspension)处理和恢复处理用于切断在保留操作中的数据时的信息处理系统的电源。就是说,在挂起处理时,在将主存储器上使用中的所有数据保存于在储存存储器中是安全的区域中后,主计算机切断信息处理系统的电源。此外,在恢复处理时,主计算机将保存在储存存储器中的数据恢复到主存储器。在现有技术中,数据保存在关机期间执行。例如,包括指示DRAM上的数据是否同步于闪存存储器上的数据的标志数据,以及基于关机期间的标志数据,仅向闪存存储器发送同步所必要的数据的装置被建议(例如,参照日本未经审查的专利申请公布No.2011-186558)。
发明内容
在上述的现有技术中,数据保存在系统关机期间执行。不过,在执行关机期间数据保存所必要的所有处理的情况下,存在关机所必要的时间增加的问题。
最好能缩短执行存储器之间数据保存的处理时间。
根据本公开的第一实施方式,其提供储存控制装置及其储存控制方法。该储存控制装置包括:检测单元,该检测单元被配置为确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的,其中该第二存储器包括挂起区和典型区;初步处理单元,当该检测单元已确定初步处理是必要时,该初步处理单元被配置为将第一值写入挂起区;以及保存处理单元,该保存处理单元被配置为写入对应于该数据的第二值,其中当该检测单元已确定该初步处理是必要时,该第一值不同于第二值。根据这点,该初步处理相对于保存的必要性被检测出的数据执行,以及因此,保存期间的处理可以减少。
此外,根据本公开的第二实施方式,其提供的储存装置包括:被配置为储存数据的第一存储器;被配置为保存储存在第一存储器中的数据并包括挂起区和典型区的第二存储器;检测单元,该检测单元被配置为确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的;初步处理单元,该初步处理单元被配置为当该检测单元已确定该初步处理是必要时,将第一值写入该挂起区;以及被配置为写入对应于该数据的第二值的保存处理单元,其中当该检测单元已确定该初步处理是必要时,该第一值不同于第二值。根据这点,任意初步处理相对于从第一存储器到第二存储器的保存的必要性被检测出的数据执行,以及因此,储存装置中保存期间的处理可以减少。
此外,根据本公开的第三实施方式,其提供储存控制方法,该储存控制方法包括:由检测单元确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的,其中该第二存储器包括挂起区和典型区;当该检测单元已确定初步处理是必要时,由初步处理单元将用于该数据的第一值写入挂起区;以及由保存处理单元写入对应于该数据的第二值,其中当该检测单元已确定该初步处理是必要时,该第一值不同于第二值。
根据本公开,可以获得能够缩短存储器之间数据保存期间的处理时间的优良效果。
附图说明
图1示出根据本公开的第一实施方式的信息处理系统的配置示例的示意图;
图2示出根据本公开的实施方式的信息处理系统的功能配置示例的示意图;
图3示出可变电阻存储器的电阻状态的示意图;
图4A到4C示出根据本公开的实施方式施加于储存存储器的存储器单元的电压脉冲示例的示意图;
图5示出根据本公开的实施方式的脏标志(dirty flag)示例的示意图;
图6示出根据本公开的实施方式的初步处理标志示例的示意图;
图7示出根据本公开的第一实施方式的恢复处理的步骤示例的示意图;
图8示出根据本公开的第一实施方式的在主存储器中的写入处理的步骤示例的流程图;
图9示出根据本公开的第一实施方式的在储存存储器中的写入处理的步骤示例的流程图;
图10示出根据本公开的第一实施方式的在储存存储器上的初步处理的步骤示例的流程图;
图11示出根据本公开的第一实施方式的在储存存储器中的保存处理的步骤示例的流程图;
图12示出根据本公开的第二实施方式的信息处理系统的配置示例的示意图;
图13示出根据本公开的第二实施方式的在主存储器中的写入处理的步骤示例的流程图;
图14示出根据本公开的第二实施方式的在储存存储器中的保存处理的步骤示例的流程图;
图15示出根据本公开的第一变形例的信息处理系统的配置示例的示意图;
图16示出根据本公开的第二变形例的信息处理系统的配置示例的示意图;
图17示出根据本公开的第三变形例的信息处理系统的配置示例的示意图;
图18示出根据本公开的第四变形例的脏标志和初步处理标志的示例的示意图;
图19示出根据本公开的第五变形例的脏标志与保存区之间关系示例的示意图;
图20A到20C示出根据本公开的第六变形例,施加于储存存储器的存储器单元的电压脉冲示例的示意图;
图21A到21C示出根据本公开的第十一变形例,施加于储存存储器的存储器单元的电压脉冲示例的示意图;
图22A到22C示出根据本公开的第十二变形例,施加于储存存储器的保存区的存储器单元的电压脉冲示例的示意图;
图23示出根据本公开的第十二变形例的在储存存储器中的写入处理的步骤示例的流程图;
图24示出根据本公开的第十二变形例的在储存存储器中的保存处理的步骤示例的流程图;
图25A到25C示出根据本公开的第十三变形例,施加于储存存储器的保存区的存储器单元的电压脉冲示例的示意图;
图26示出根据本公开的第十五变形例的信息处理系统的配置示例的示意图;
图27示出根据本公开的第十五变形例的主存储器管理表的配置示例的示意图;
图28示出根据本公开的第十五变形例的应用程序状态标志的配置示例的示意图;
图29示出根据本公开的第十五变形例的在主存储器中的写入处理的步骤示例的流程图;
图30示出根据本公开的第十五变形例的在主存储器中的分配变化处理的步骤示例的流程图;
图31示出根据本公开的第十五变形例的应用程序状态标志的监测处理的步骤示例的流程图;
图32示出根据本公开的第十六变形例的恢复处理的步骤示例的示意图;
图33示出根据本公开的第十六变形例的在储存存储器中的保存处理的步骤示例的流程图;以及
图34示出根据本公开的第十六变形例的可变电阻存储器的电阻状态的示意图。
具体实施方式
在下文中,将描述执行本公开的实施方式(在下文中,称为"实施方式")。描述将以下列次序进行。
1.第一实施方式(基于初步处理标志执行初步处理的示例)
2.第二实施方式(在主存储器中的写入期间,执行初步处理的示例)
3.变形例
1.第一实施方式
信息处理系统的配置
图1示出根据本公开的第一实施方式的信息处理系统的配置示例的示意图。该信息处理系统包括主机系统100,主存储器200,以及储存模块300。将储存在主存储器200中的数据保存在储存模块300中的处理被称为“保存处理”。此外,将保存在储存模块300中的数据恢复到主存储器200的处理被称为“恢复处理”。此外,主存储器200和储存模块300构成存储器系统。
主计算机100指示或执行信息处理系统中的每个处理。主计算机100包括用于与主存储器200连接的主存储器接口120和用于与储存模块300连接的储存接口130。
主存储器200是被主计算机100用于执行每个处理的存储器。例如,假设主存储器200由易失性存储器例如DRAM构成。主存储器200通过信号线209连接到主计算机100。此外,主存储器200是在权利要求中描述的第一存储器的示例。
储存模块300是被主计算机100用作辅助储存的储存模块。储存模块300通过信号线309连接到主计算机100。储存模块300包括储存数据的储存存储器320,以及控制储存存储器320的储存控制器310。
例如,假设储存存储器320由非易失性存储器例如可变电阻存储器(ReRAM)构成。储存存储器320被划分为保存区(挂起区)321和用于典型数据储存的典型区,其中在系统暂停期间,主存储器200的数据被储存在该保存区中。此外,储存存储器320是在权利要求中描述的第二存储器的示例。
储存控制器310包括纠正储存存储器320中的错误的错误检查和纠正(ECC)处理单元311。此外,在这个示例中,ECC处理单元311提供给储存控制器310,但是可以提供给主计算机100或储存存储器320。
主存储器200包括脏标志211和用于每个预定区的初步处理标志212。脏标志211是保留相对于在经受紧接在前面的恢复处理后的区域的数据写入是否已执行的标志。初步处理标志212是保留相对于该区域的必要初步处理是否已执行的标志。脏标志211和初步处理标志212的特定示例将在后面描述。
图2示出根据本公开的这个实施方式的信息处理系统的功能配置示例的示意图。在图2中,示出主存储器20,储存存储器30,恢复处理单元11,初步处理单元12,保存处理单元13,以及检测单元14。主存储器20和上述的主存储器200相对应。储存存储器30和上述的储存存储器320相对应。主存储器20和储存存储器30的每个单元储存作为位数据的二进制值“0”和“1”中的任意一个值。
恢复处理单元11执行将保存在储存存储器30的保存区中的数据恢复到主存储器20的恢复处理。
检测单元14检测在将主存储器20中的数据保存在储存存储器30中的相应保存区中保存期间,初步处理的必要性。在第一实施方式中,检测单元14基于初步处理标志212,检测初步处理的必要性。
初步处理单元12执行初步处理,其中,相对于数据的保存区写入二进制值的一个值到储存存储器30中,用于该数据保存区的初步处理的必要性由检测单元14检测。该初步处理在保存处理之前被执行,以加快该保存处理。
保存处理单元13相对于储存存储器30中的其中二进制值中的一个值被写入的保存区,写入对应于待保存数据的值。对于初步处理已被执行的保存区,二进制值中的另一个值根据待保存数据被写入。另一方面,对于初步处理未被执行的保存区,二进制值中的一个值或另一个值中的任意一个根据待保存数据被写入。
可变电阻存储器的电阻状态
图3示出可变电阻存储器的电阻状态的示意图。通过设定操作,该可变电阻存储器的存储器单元转换到低电阻状态(LRS),以及通过复位操作,转换到高电阻状态(HRS)。当电阻状态在低电阻状态与高电阻状态之间可逆改变时,通过使用一个存储器单元,能够储存一个比特位的非易失性存储器得以实现。
在使用作为根据本公开的这个实施方式的储存存储器30(320)的可变电阻存储器的情况下,电阻状态基于被示为读阀值的基准电阻值进行确定。在下文中,将描述关于从在低电阻状态的单元读出的数据被设定为“1”,以及从在高电阻状态的单元读出的数据被设定为"0"的示例,但这些数值与该数据之间的相关性可以以任意方式执行。
图4A到4C示出根据本公开的实施方式,施加于储存存储器30的存储器单元的电压脉冲示例的示意图。在该绘图中,图4A示出在典型写入的情况下的电压脉冲的类型。典型写入操作被分类为预读处理、复位处理和设定处理的三种处理。此外,这里将对首先执行复位处理,以及接着执行设定处理的示例进行描述。不过,可以首先执行设定处理,以及接着执行复位处理。
预读处理是读出写入目标地址的当前值以及彼此比较该值与简要通过该目标地址写入的数据的处理。复位处理是基于在预读处理中获得的比较结果,从在该地址的相应位单元之中选择将从“1”转换为“0”的位单元并写入“0”的处理。设定处理是基于在预读处理中获得的比较结果,从在该地址的相应位单元之中选择将从"0"转换为"1"的位单元并写入“1”的处理。在复位处理和设定处理中,在施加用于复位和设定的电压脉冲后,进行验证以确认写入是否正确执行。
在典型写入中,例如在预读结果是"0011"以及写入数据是"1010"的情况下,复位处理通过只选择最低位执行,以及接着,设定处理通过只选择最高位执行。在第二位和第三位中,现有的值被保留,没有执行任何处理。在这里,作为示例,当储存存储器30的存取单元被设定为2KB,以及预读处理、复位处理和设定处理所必要的总时间被设定为2μs(微秒)时,传输速率变成1GB/s。
在本公开的实施方式中,除了典型写入中的设定处理的操作被事先执行的方法被执行,以加速保存处理。就是说,如图4B所示,当写入在主存储器20中发生时,作为初步处理,相对于储存存储器30的保存区的预读处理和复位处理被事先执行。根据这点,当执行保存处理时,如图4C所示,只有设定处理被执行,以及因此,保存处理的高速度得以实现。只根据设定处理的写入被称为高速写入。
例如,当储存存储器30的存取单元被设定为2KB,以及设定处理所花的时间被设定为1μs时,根据本公开的这个实施方式的高速写入期间的传输速率变成2GB/s。
不过,在写入在主存储器20中发生后,保存处理可以在由于任意原因初步处理未及时执行的状态中执行。在这种情况下,有必要根据典型写入执行预读处理、复位处理和设定处理。
脏标志
图5示出根据本公开的实施方式的脏标志211的示例的示意图。如上所述,脏标志211是保留相对于经受紧接在前面的恢复处理后的区域的数据的写入是否已执行的标志。脏标志211储存在主存储器200中,以及通过使用参照相同绘图的主存储器接口120,主计算机100更新脏标志211。
在这个示例中,脏标志211以相应的方式为主存储器200的每个字提供,以及保留一比特位的标志。当在主存储器200中写入相应字发生后,脏标志设定为“1”,以及当保存处理执行时,脏标志211设定为“0”。
在脏标志211示为“1”的情况下,这种情况意味着在执行紧接前面恢复处理后,相对于该字的数据写入被执行。另一方面,在脏标志211示为“0”的情况下,这种情况意味着在执行紧接前面恢复处理后,相对于该字的数据写入未被执行。
初步处理标志
图6示出根据本公开的实施方式的初始处理标志212的示例的示意图。如上所述,初步处理标志212是保留相对于该数据的必要初步处理是否已执行的标志。初步处理标志212储存在主存储器200中,以及通过使用参照相同绘图的主存储器接口120,主计算机100更新初步处理标志212。
在这个示例中,初步处理标志212以相应的方式为主存储器200的每个字提供,以及保留一比特位的标志。当写入在主存储器200的相应字中发生后,该初步处理标志212设定为“1”,以及当该初步处理完成时,该初步处理标志212设定为“0”。
在初步处理标志212示为“1”的情况下,这种情况意味着相对于该字执行的初步处理是存在的。就是说,在脏标志211示为“1”以及初步处理标志212示为“1”的情况下,这种情况意味着必要的初步处理未执行。在脏标志211示为“1”以及初步处理标志212示为“0”的情况下,这种情况意味着必要的初步处理被执行。
此外,在脏标志211是“0”的情况下,初步处理标志212也变成“0”。这种情况意味着相对于该字执行的初步处理是不存在的。
信息处理系统的操作
图7示出根据本公开的第一实施方式的恢复处理的步骤示例的示意图。在检测出主计算机100的电源接通的情况下,在恢复指令由用户输入的情况下,或在主计算机100自主确定恢复处理的必要性的情况下,主计算机100启动该恢复处理。根据这点,储存存储器320的保存区321的所有数据被复制到主存储器200(步骤S912)。不过,在例如系统的初始激活的情况下,可能不存在要恢复的数据。在这种情况下(步骤S911中的否),从保存区321到主存储器200的复制未被执行,以及取代这个复制,所有脏标志211被设定为"1"(步骤S913)。
图8示出根据本公开的第一实施方式的在主存储器200中的写入处理的步骤示例的流程图。在执行各种处理的过程期间,主计算机100在主存储器200中写入数据(步骤S921)。在这里,写入数据的地址被设定为地址P。无论何时在主存储器200的地址P的写入被执行,主计算机100将对应于地址P的脏标志211和初步处理标志212设定为“1”(步骤S922)。
图9示出根据本公开的第一实施方式的在储存存储器320中的写入处理的步骤示例的流程图。在执行各种处理的过程期间,主计算机100在储存存储器320中写入数据(步骤S931)。如上所述,除了保存区321以外,用于典型写入的典型区存在于储存存储器320中。当相对于该典型区写入数据时,取代高速写入的典型写入被使用。
图10示出根据本公开的第一实施方式的在储存存储器320上的初步处理的步骤示例的流程图。主计算机100以定期恒定时间间隔检测相对于主存储器200的每个地址的初步处理的必要性。在这里,是该初步处理的对象的地址被设定为地址R。作为初始值,“0”在R中设定(步骤S941)。
主计算机100涉及对应于地址R的初步处理标志212(步骤S942)。此外,在初步处理标志212示为“1”的情况下(在步骤S943中的是),主计算机100相对于对应地址R的储存存储器320的保存区执行预读处理和复位处理(步骤S944)。根据这点,“0”被写入对应于储存存储器320的地址R的保存区的所有位中。当预读处理和复位处理完成时,初步处理标志212被设定为“0”(步骤S945)。另一方面,在初步处理标志212示为"0"的情况下(步骤S943中的否),这些处理未被执行。
在一个接一个添加R的值时(步骤S947),上述处理被重复,直到他们达到结束地址(步骤S946)。
在这里,主计算机100可以依次传输用于执行预读处理的命令、所有位被设定为“0”的数据、以及相对于储存模块300执行复位处理的命令。此外,在储存模块300中,可以准备用于执行初步处理的专用命令,在数据"0"没有发送的情况下,只有该命令可以被发送,。
图11示出根据本公开的第一实施方式的在储存存储器320中的保存处理的步骤示例的流程图。在保存指令是用户输入的情况下,或在主计算机100自主确定保存处理的必要性的情况下,主计算机100启动该保存处理。在这里,作为保存处理的对象的地址被设定为地址Q。作为初始值,“0”在Q中设定(步骤S951)。
主计算机100参照对应于地址Q的脏标志211(步骤S952)。此外,在脏标志211示为“1”的情况下(步骤S953中的是),与地址Q有关的下列处理直至步骤S961被执行。另一方面,在脏标志211示为“0”的情况下(步骤S953中的否),与地址Q有关的处理未被执行。
主计算机100参照对应于地址Q的初步处理标志212(步骤S954)。此外,在初步处理标志212示为“0”的情况下(步骤S955中的是),数据从主存储器200的地址Q读出(步骤S956),以及高速写入在地址Q的保存区321中执行(步骤S957)。就是说,在这种情况下,只根据设定处理的写入相对于储存存储器320被执行。
另一方面,在初步处理标志212示为“1”的情况下(步骤S955中的否),数据从主存储器200的地址Q读出(步骤S958),以及典型写入在地址Q的保存区321中执行(步骤S959)。就是说,在这种情况下,根据预读处理、复位处理和设定处理的写入相对于储存存储器320被执行。
在步骤S957或步骤S959完成后,对应于地址Q的脏标志211被清除为“0”(步骤S961)。
在一个接一个添加Q的值时(步骤S963),上述处理被重复,直到他们达到结束地址(步骤S962)。
如上所述,在本公开的第一实施方式中,通过使用初步处理标志212,保存的必要性被检测出,以及该初步处理基于检测结果被执行,以及因此,高速保存处理得以实现。
2.第二实施方式
信息处理系统的配置
图12示出根据本公开的第二实施方式的信息处理系统的配置示例的示意图。关于整体配置,根据第二实施方式的信息处理系统与第一实施方式的情况相同,因此其描述不在这里重复。不过,第二实施方式不同于第一实施方式之处在于,初步处理标志212未提供。在第二实施方式中,无论何时主存储器200中的写入被执行,主计算机100快速执行初步处理。就是说,在第二实施方式中,检测单元14根据主存储器200中的写入,检测保存的必要性。根据这点,该初步处理可以不使用初步处理标志212而在保存处理执行前完成。
信息处理系统的操作
在根据第二实施方式的信息处理系统中,储存存储器320中的恢复处理和写入处理与第一实施方式的情况相同,因此,其描述不在这里重复。
图13示出根据本公开的第二实施方式的在主存储器200中的写入处理的步骤示例的流程图。在执行各种处理的过程期间,主计算机100在主存储器200中写入数据(步骤S921)。在这里,数据被写入的地址被设定为地址P。无论何时写入在主存储器200的地址P被执行,主计算机100将对应于地址P的脏标志211设定为“1”(步骤S923)。此外,预读处理和复位处理相对于对应地址P的储存存储器320的保存区被执行(步骤S924)。
图14示出根据本公开的第二实施方式的在储存存储器320中的保存处理的步骤示例的流程图。在保存指令由用户输入情况下,或在主计算机100自主确定保存处理的必要性的情况下,主计算机100启动该保存处理。在这里,作为保存处理的对象的地址被设定为地址Q。作为初始值,“0”在Q中设定(步骤S951)。
主计算机100参照对应于地址Q的脏标志211(步骤S952)。此外,在脏标志211示为“1”的情况下(步骤S953中的是),关于地址Q的下列处理直至步骤S961被执行。另一方面,在脏标志211示为“0”的情况下(步骤S953中的否),关于地址Q的处理未被执行。
主计算机100从主存储器200的地址Q读出数据(步骤S956),以及在地址Q的保存区321中的高速写入被执行(步骤S957)。就是说,写入只在相对于储存存储器320的设定处理中执行。此外,在第二实施方式中,初步处理在主存储器200的写入期间执行,以及因此,根据典型写入的保存处理未被执行。
在步骤S957完成后,对应于地址Q的脏标志211被清除为“0”(步骤S961)。
在一个一个添加Q的值时(步骤S963),上述处理被重复,直到他们达到结束地址(步骤S962)。在该处理被执行直到他们达到结束地址(步骤S962中的是)后,主计算机100被通知指示数据保存已完成的指令(步骤S964)。
如上所述,在本公开的第二实施方式中,保存的必要性根据在主存储器200中的写入被检测出,以及该初步处理基于该检测结果执行,以及因此,高速保存处理得以实现。
3.变形例
在下文中,将描述基于上述第一实施方式的假设的变形例,但这些变形例可以以相同方式应用于第二实施方式。
第一变形例
图15示出根据本公开的第一变形例的信息处理系统的配置示例的示意图。在上述第一实施方式中,主存储器200与储存模块300之间的数据传输根据主计算机100的指令执行,但是在第一变形例中,数据传输在没有主计算机100仲裁的情况下被执行。具体地,主存储器200和储存模块300通过信号线208连接,并且提供通过信号线208直接执行数据传输的机制。当执行完成初步处理的区的保存时,通过没有读出主存储器200的数据,通过使用该机制,主计算机100只向储存控制器310传输保存命令。
接收该保存命令的储存控制器310自主执行如图11所示的保存处理。就是说,储存控制器310参照主存储器200上的脏标志211和初步处理标志212,并响应于基准值,执行从主存储器200到储存存储器320的数据保存。当该保存处理完成后,"保存完成"从储存控制器310被通知给主计算机100。
在典型情况下,由于保存处理在系统挂起期间执行,在主计算机100发出保存命令后,在接收“保存完成”前,相对于主存储器200中的保存数据的区的写入未被执行。不过,例如,用户可以执行键盘操作等,以及因此,在保存数据的主存储器200的区中的写入执行是必要的。在这种情况下,在向储存控制器310传输指示"保存停止"的命令后,主计算机100继续在主存储器200中的写入。当接收"保存停止"时,储存控制器310将保存处理期间的地址的脏标志设定为“1”,以及完成该保存处理。在这种情况下,从储存控制器310到主计算机100的完成通知未被执行。
此外,当接收恢复命令时,储存控制器310自主执行如图7所示的恢复处理,以及接着通知主计算机100“恢复完成”。在发出恢复命令后,主计算机100在接收“恢复完成”前,不执行主存储器200的待恢复区的存取。
同样,储存控制器310在没有主计算机100的指令的情况下,自主执行如图10所示的初步处理。此外,在第一变形例中,如同第一实施方式的情况,该初步处理可以由主计算机100执行。
第二变形例
图16示出根据本公开的第二变形例的信息处理系统的配置示例的示意图。在上述第一实施方式中,主计算机100向主存储器200和储存存储器320单独发出指令。不过,在第二变形例中,主存储器200和储存存储器320以统一的方式处理。就是说,主存储器200和储存存储器320在一体式存储器模块400中统一,以及由一体式存储器模块400的一体式存储器控制器410控制。
主计算机100包括用于连接到一体式存储器模块400的存储器接口140。一体式存储器控制器410通过信号线409连接到存储器接口140。一体式存储器控制器410包括纠正储存存储器320中的错误的ECC处理单元411。此外,在这个示例中,ECC处理单元411提供给一体式存储器控制器410,但是可以提供给主计算机100或储存存储器320。
类似于第一变形例,在保存处理或恢复处理中,主计算机100只向一体式存储器控制器410传输保存启动或恢复启动的命令,以及该保存处理或恢复处理通过一体式存储器控制器410执行。与此类似,该初步处理也由一体式存储器控制器410执行。进一步地,在第二变形例中,当从主计算机100到主存储器200中的写入执行时,设定相应地址的脏标志211和初步处理标志212的操作也由一体式存储器控制器410执行。
在第二变形例中,主存储器200与储存存储器320之间的数据传输控制可以在没有主计算机100仲裁的情况下,由一体式存储器模块400单独执行。
第三变形例
图17示出根据本公开的第三变形例的信息处理系统的配置示例的示意图。在上述第一实施方式中,脏标志211和初步处理标志212由主存储器200保留。不过,在第三变形例中,专用标志存储器330提供给储存模块300。标志存储器330保留作为脏标志331和初步处理标志332的标志。
主计算机100通过使用储存接口130,执行参照脏标志331和初步处理标志332的更新。在第一实施方式中,主存储器200的局部区域用于标志的写入,但是在第三变形例中,主存储器200未使用这样的局部区域。此外,对标志的存取被执行用于在位单元中的读出和在位单元中的写入,以及因此,当存取单元小于主存储器200的存取单元的专用存储器被设置时,存取延迟或功耗可以降低。
第四变形例
在上述第一实施方式中,假设脏标志211和初步处理标志212为主存储器200的每个地址写入,但是可以为主存储器200的每个特定地址范围提供一位的标志。图18示出根据本公开的第四变形例的脏标志211和初步处理标志212的示例的示意图。
例如,当主存储器200的最小存取单元被设定为64比特,以及储存存储器320的最小存取单元被设定为1K字节时,如相同的图所示,相对于彼此毗邻的16个地址,主存储器200包括一位的脏标志211和一位的初步处理标志212。此时,例如,在0x0000到0x000F的范围中,在主存储器200中的写入发生在任何一位的情况下,主计算机100设定相应的脏标志211为“1”。
在第四变形例中,脏标志211和初步处理标志212是为每个特定地址范围提供,因此,两个标志所必需的储存区可以减少。
第五变形例
在上述第一实施方式中,假设提供了对应于脏标志211的一个保存区,但是可以提供多个保存区。图19示出根据本公开的第五变形例的脏标志211与保存区之间关系示例的示意图。主存储器200的地址空间被划分为具有任意尺寸的多个部分(例如,空间221和222),以及脏标志231和232为被设定为虚拟地址空间的相应空间提供。
此外,对应于每个脏标志的保存区在相对于一个脏标志的一个或若干保存区中准备。例如,保存区322和323为脏标志231准备,以及保存区324和325为脏标志232准备。此外,指示保存区的位置的指针为每个脏标志提供,以便区分脏标志所对应的保存区。在这里,例如,指针意味着对应于储存存储器320的总地址空间中的脏标志的保存区的开头地址。
例如,在主存储器200由多个存储器芯片构成的情况下,如果脏标志为每个存储器芯片准备,通过仅执行相对于任意存储器芯片的数据保存,以及通过关断或限制对该存储器芯片的电力供应,系统的节电得以实现。
此外,在能够同时执行多个应用程序的系统中,对于执行期间的每个应用程序,为该应用程序分配的存储器空间的脏标志可以产生。当保存处理相对于等待用户输入或变成后台作业的应用程序执行时,主存储器的一部分可以被打开或该主存储器的电源可以关断。
第六变形例
在上述第一实施方式中,假设典型写入操作被分类为预读处理、复位处理和设定处理的三种处理。相反,根据储存存储器320的特性,即使省略预读处理的操作是可能的。图20A到20C示出根据本公开的第六变形例,施加于储存存储器的存储器单元的电压脉冲的示意图。
在这种情况下,在复位处理和设定处理中,不管在写入之前的位单元的当前状态是“1”还是“0”,当被写入的数据的位为“1”时,设定脉冲被施加于总的位,当位是"0"时,复位脉冲被施加于总的位。因此,根据写入数据,初步处理中的复位处理被执行,预读处理没有执行,以及根据写入数据,设定处理在高速写入中执行。
在第六变形例中,与第一实施方式相比,节省预读处理所必需的时间是可能的,因此,总的写入时间变快了。另一方面,当预读处理未执行时,存在相同的值会在位单元中连续写入的可能性,因此,该单元的重写寿命消耗会加快。因此,有必要根据储存存储器320的特性选择写入操作的内容。
第七变形例
在上述第一实施方式中,假设设定处理在执行复位处理后执行。相反,复位处理可以在执行设定处理后执行。就是说,当参考地址R的初步处理标志时,在该初步处理标志是“1”的情况下,“1”被写给预读处理和设定处理的该地址的所有位。此外,关于保存处理,当参考地址Q的初步处理标志时,在该初步处理标志值是“0”的情况下,设定处理被事先执行,以及因此,主存储器200在地址Q中的数据可以只根据复位处理在保存区中写入。
第八变形例
在上述第一实施方式中,当写入在主存储器200中发生时,主计算机100更新脏标志211和初步处理标志212,但是该操作可以由不是主计算机100的组件执行。
例如,在第一变形例(图15)或第三变形例(图17)中,在主存储器200中的写入期间,主计算机100向储存控制器310传输主存储器200的写入目标地址。根据这点,取代主计算机100,储存控制器310可以更新脏标志211和初步处理标志212。
此外,在第二变形例(图16)中,一体式存储器控制器410通常从主计算机100接收主存储器200中的写入地址。因此,取代主计算机100,一体式存储器控制器410可以更新脏标志211和初步处理标志212。
第九变形例
在上述第一实施方式中,主计算机100以定期恒定时间间隔执行参照初步处理标志212的初步处理,但是该操作可以由不是主计算机100的组件执行。
例如,在第一变形例(图15)或第三变形例(图17)中,储存控制器310可以在没有主计算机100仲裁的情况下,对脏标志211或初步处理标志212存取。同样,第二变形例(图16)的一体式存储器控制器410可以在没有主计算机100仲裁的情况下,对脏标志211或初步处理标志212存取。根据这点,初步处理可以没有主计算机100的指令而以定期恒定时间间隔执行。
第十变形例
在上述第一实施方式中,主计算机100执行保存处理和恢复处理,但是这些处理可以由不是主计算机100的组件执行。
例如,在第一变形例(图15)或第三变形例(图17)中,储存控制器310可以在接收主计算机100的启动指令后,执行保存处理或恢复处理。同样,在接收主计算机100的启动指令后,第二变形例(图16)的一体式存储器控制器410可以执行保存处理或恢复处理。
此时,仅有指示"保存启动"或"恢复启动"的命令可以从主计算机100传输到储存控制器310或一体式存储器控制器410。参考脏标志211或初步处理标志212,以及主存储器200与储存存储器320之间的数据传输可以由储存控制器310或一体式存储器控制器410执行。此外,储存控制器310或一体式存储器控制器410通知主计算机100保存或恢复的完成。在接收指示数据保存完成的通知后,主计算机100关闭主存储器200、储存存储器320、储存控制器310或一体式存储器控制器410等的电源。在这种情况下,系统的整体可以在没有关闭电源的情况下,允许转换到省电状态。
第十一变形例
在上述第一实施方式中,如图4A到4C所示,假设脉冲施加为复位处理和设定处理执行一次。相反,根据储存存储器320的特性,在每个复位处理和设定处理期间,该脉冲施加可以适当执行多次。例如,由于单元的写入特性存在变化,对于大多数单元,正常写入需要两次脉冲是可能的。另一方面,在微小数量的剩余单元中的正常写入可能需要四次脉冲。
图21A到21C示出根据本公开的第十一变形例,施加于储存存储器30的存储器单元的电压脉冲示例的示意图。复位处理通过一次或多次的复位脉冲以及0次或更多次的验证读取来执行。用于在位单元中“0”的写入的电压由复位脉冲以恒定时间施加,以及接着,位单元状态由验证读取读出。接着,该位单元被检查“0”是否被正确写入。接下来,复位脉冲相对于第一次的脉冲未执行正确写入的位单元再次施加,以及接着验证读被执行。这些处理被重复N次,以及接着复位处理完成。同样,在设定处理中,用于在位单元中“1”的写入的电压由设定脉冲以恒定时间施加,以及接着,验证读的处理被重复M次。
类似于上述第一实施方式,在十一变形例中,预读处理和复位处理在初步处理期间执行,以及设定处理在随后的保存处理期间执行。不过,类似于上述第七变形例,预读处理和设定处理可以在顺序处理期间执行,以及复位处理可以在随后的保存处理期间执行。此外,类似于上述的第六变形例,预读处理可以根据储存存储器320的特性被省略。
第十二变形例
在上述第十一变形例中,假设N次复位脉冲施加和M次设定脉冲施加被施加,但是相对于保存处理的脉冲施加次数可以减少。在典型写入中的脉冲施加的次数以即使当在电源切断状态时,被保持很长一段时间(例如,10年)的方式设定,充足的可靠性可以得到保持。根据这点,当减少脉冲施加的次数时,与典型写入的情况相比,错误发生率增加。不过,在使用ECC的假设下,数据保留可以保证较短的一段时间(例如,一个星期)。就是说,在数据保存后的使用环境下,数据在很多情况下在短时间内被恢复,数据保存所必要的时间可以通过脉冲施加次数减少的写入被缩短。因此,在第十二变形例中,在相对于典型区的写入中,脉冲施加以在第十一变形例中示出的次数执行。另一方面,在相对于保存区的写入中,脉冲施加的次数减少。
图22A到22C示出根据本公开的第十二变形例,施加于储存存储器30的保存区的存储器单元的电压脉冲示例的示意图。在第十二变形例中,在复位处理和设定处理中的脉冲施加的次数与典型区中的写入相比减少一半。就是说,在复位处理中,N/2次的复位脉冲施加和N/2次的验证被执行,以及在设定处理中,N/2次的设定脉冲施加和N/2次的验证被执行。
在十二变形例中,类似于上述的第一实施方式,预读处理和复位处理在初步处理期间执行,以及设定处理在随后的保存处理期间执行。不过,类似于上述第七变形例,预读处理和设定处理可以在初步处理期间执行,以及复位处理可以在随后的保存处理期间执行。此外,类似于上述的第六变形例,预读处理可以根据储存存储器320的特性被省略。
图23示出根据本公开的第十二变形例的在储存存储器320中的写入处理的步骤示例的流程图。在第十二变形例中,在相对于保存区的写入中,脉冲施加的次数减少一半。不过,当在典型区中写入数据时,典型数量的脉冲施加写入被执行,其脉冲施加次数未减少一半(步骤S932)。
图24示出根据本公开的第十二变形例的在储存存储器320中的保存处理的步骤示例的流程图。在第十二变形例中的步骤示例与在图11中示出的第一实施方式中的保存处理基本相同。不过,第十二变形例的步骤示例与第一实施方式的步骤示例不同之处在于,当在保存区中执行写入时,脉冲施加的次数减少一半(步骤S967)。
在第十二变形例中,当在保存区中执行写入时,与典型区的情况相比,脉冲施加的次数减少,因此,高速保存处理得以实现。
第十三变形例
在上述的第十二变形例中,脉冲施加的次数在保存区中执行写入时减少,但是,即使当脉冲宽度变得很窄,能够获得如同第十二变形例的相同效果。
图25A到25C示出根据本公开的第十三变形例,施加于储存存储器30的保存区的存储器单元的电压脉冲示例的示意图。在第十三变形例中,在相对于保存区的写入中,在复位处理和设定处理期间的脉冲宽度与典型区中的写入相比减少一半。
在第十三变形例中,当在保存区中执行写入时的脉冲宽度与典型区的情况相比变得更窄,因此,高速保存处理得以实现。此外,在这个示例中,写入脉冲的脉冲宽度变得很窄,但是,相对于写入脉冲的电压或电流可以变得很弱。就是说,在相对于保存区的写入中,在复位处理和设定处理期间的脉冲施加电压与相对于典型区中的写入相比可以变得更低。此外,在相对于保存区的写入中,在复位处理和设定处理期间的脉冲电流与相对于典型区中的写入相比可以变得更小。
第十四变形例
在上述第十二和第十三变形例中,由于在相对于保存区中的写入中的脉冲施加次数或脉冲宽度降低,在保存区中的数据保留仅可以保证很短一段时间。因此,为了保证即使在系统被暂停很长一段时间的情况下或保存区的一部分很长一段时间未更新的情况下的数据保留,主计算机100可以每隔恒定时间(例如,每周)执行相对于整个保存区的数据的读出和重写。此外,主计算机100可以每隔恒定时间段向储存控制器310传输刷新命令,以及储存控制器310可以响应于该刷新命令,执行相对于整个保存区的数据的读出和重写。
第十五变形例
在上述的第一实施方式中,无论何时主计算机100在主存储器200中的写入被执行,脏标志211都被设定为“1”(步骤S922),但是对“1”的设定可以在不同的时序执行。在第十五变形例中,将被执行写入的地址被预测,以及接着,对应于该地址的脏标志211被设定为“1”。就是说,为每个应用程序分配的虚拟地址被管理,以及接着,当分配发生变化时,对应于该地址的脏标志211和初步处理标志212被设定为“1”。此外,用于每个应用程序的紧接在前面的恢复处理后的数据更新是否已执行被管理,以及相对于被数据更新已执行的应用程序所使用的所有地址,相应的脏标志211和初步处理标志212被设定为“1”。
图26示出根据本公开的第十五变形例的信息处理系统的配置示例的示意图。第十五变形例与第一实施方式的不同之处在于,主存储器管理表213和应用程序状态标志214被设置在主存储器200中,但是其他配置与第一实施方式的配置相同。
当多个应用程序在主计算机100上运行时,主存储器管理表213是指示被每个应用程序识别的虚拟地址与该主存储器的物理地址以何种方式相对应的表格。
应用程序状态标志214是指示在运行期间的应用程序的列表,以及在紧接前面的恢复处理后,相对于每个应用程序的数据更新是否已执行的标志。例如,在标志是“0”的情况下,这种情况指示在紧接前面的恢复处理后,该更新还未执行,以及在标志是“1”的情况下,这种情况指示在紧接前面的恢复处理后,该更新已执行。
图27示出根据本公开的第十五变形例的主存储器管理表213的配置示例的示意图。主存储器管理表213管理分配目标及其对应于主存储器200的每个地址的虚拟地址的应用程序。对于未被分配给任何应用程序的地址,“空(empty)”指示被示出。
当新应用程序被激活时,或当被激活期间将被应用程序占用的存储器区添加时,主计算机100分配带有该应用程序所必要的编号的主存储器的空区。此时,一对新分配目标(应用程序)和虚拟地址在主存储器管理表213的相应地址项中写入。此外,当应用程序完成时,或被激活期间的应用程序所占用的主存储器区的一部分被放开时,主存储器管理表213的相应地址项被重写为“空”。
图28示出根据本公开的第十五变形例的应用程序状态标志214的配置示例的示意图。应用程序状态标志214保留在紧接前面的恢复处理后,对应于加载在主存储器200中的每个应用程序的数据更新是否已执行。
应用程序状态标志214以定期恒定时间间隔被检查或在执行保存处理之前被检查。作为其结果,在紧接前面的恢复处理后,数据更新已执行的情况下,对于被该应用程序使用的所有地址,相应的脏标志211和初步处理标志212被设定为“1”。
图29示出根据本公开的第十五变形例的在主存储器200中的写入处理的步骤示例的流程图。在第十五变形例中,不同于第一实施方式,当在主存储器中执行写入时(步骤S921),没有必要执行脏标志211的操作。取代该操作,如下所述,当主存储器200的分配改变时,脏标志211的操作被执行。
图30示出根据本公开的第十五变形例的在主存储器200中的分配变化处理的步骤示例的流程图。如上所述,当新的应用程序被激活时,或当被激活期间的应用程序所占用的存储器区增加时,主计算机100改变主存储器管理表213的相应地址项。此外,即使当应用程序完成时,或即使当被激活期间的应用程序所占用的主存储器区的一部分被放开时,主存储器管理表213的相应地址项被改变。在主存储器管理表213的更新发生时(步骤S971),对应于所更新的地址的所有脏标志211和初步处理标志212被设定为“1”(步骤S973)。不过,在更新后的状态是“空”的情况下(步骤S972中的是),保存处理是不必要的,以及因此,脏标志211和初步处理标志212的改变未执行。
图31示出根据本公开的第十五变形例的应用程序状态标志214的监测处理的步骤示例的流程图。在第十五变形例中,应用程序状态标志214以定期恒定时间间隔进行检查。此外,应用程序状态标志214也甚至在执行保存处理之前进行检查。就是说,指示在紧接前面的恢复处理后的数据更新是否已执行的应用程序状态标志(在这里,是“1”)被检查(步骤S981)。此外,在应用程序状态标志214指示“1”的情况下(步骤S981中的是),对应于被应用程序使用的主存储器200的所有地址的所有脏标志211和初步处理标志212被设定为“1”(步骤S973)。
第十六变形例
在上述实施方式中,脏标志211被使用,但是,恢复处理和保存处理可以在没有使用脏标志211的情况下执行。
图32示出根据本公开的第十六变形例的恢复处理的步骤示例的示意图。在与第一实施方式相同的情况下,主计算机100启动恢复处理。此时,在待恢复的数据存在于储存存储器320的保存区321的情况下(步骤S911中的是),保存区321中的所有数据被复制到主存储器200(步骤S912)。此外,当恢复处理被终止时,所有初步处理标志212被设定为"1"(步骤S914)。
图33示出根据本公开的第十六变形例的在储存存储器320中的保存处理的步骤示例的流程图。图33示出与从上述第一实施方式中的图11所排除的脏标志211有关的处理的配置。因此,其详细描述将不再重复。
在第十六变形例中,初步处理可以在执行恢复处理后在任意时序启动。该初步处理与上述第一实施方式中的图10相同,以及因此,其详细描述将不再重复。
第十七变形例
在上述实施方式中,示出二进制值的储存元件假设是储存存储器320,但是,储存存储器320可以应用于多值的储存元件。
图34示出根据本公开的第十六变形例的可变电阻存储器的电阻状态的示意图。根据第十六变形例的可变电阻存储器的存储器单元假设示出包括低电阻状态(LRS)、高电阻状态(HRS)和中等电阻状态(MRS)的总共三种状态中的任意一种。
在第十六变形例中,在LRS的情况下,通过弱复位操作,LRS转换到MRS,以及通过强复位操作,转换到HRS。在HRS的情况下,通过弱设定操作,HRS转换到MRS,以及通过强设定操作,转换到LRS。就是说,即使在相同复位处理中,当写入通过改变强度(脉冲宽度、脉冲数量、脉冲电压和脉冲电流中的任意一个)执行时,中间电阻值可以产生。
在第十六变形例中,类似于二进制值,初步处理期间的写入以待处理地址的所有位变成LRS(或HRS)的方式执行。
在初步处理未执行的情况下,有必要执行包括弱复位、弱设定、强复位和强设定的四种写入操作类型,但是在所有的位通过初步处理变成LRS的情况下,通过执行四种写入操作之中的两种操作,执行该写入是可能的。
第十八变形例
在上述第一实施方式中,无论何时从主计算机110对住存储器200的存取被执行,脏标志211被更新(步骤S922),但是该更新可以通过外部装置执行,而不管该存取是否存在。此外,初步处理标志212的更新也可以通过外部装置执行。
此外,上述实施方式示出体现本公开的示例,以及在该实施方式中的规范与权利要求中的特定创造性规范分别具有对应的关系。同样,权利要求中的特定创造性规范与所给出的本公开的实施方式中的规范的相同组件名称分别具有对应的关系。不过,本公开并不限于所述实施方式,以及本公开可以通过对没有偏离本公开的范围的实施方式所进行的各种更改体现。
此外,在上述实施方式中描述的步骤可以被看作是包括一系列处理的方法,或可以被看作是由计算机执行的包括一系列处理的程序,或储存该程序的记录介质。作为记录介质,例如压缩光盘(CD)、小型磁盘(MD)、数字通用光盘(DVD)、存储器卡、蓝光光盘(注册商标)等可以使用。
此外,本公开可以采用下列配置。
(1)一种储存控制装置,包括:
检测单元,被配置为确定从第一存储器到第二存储器保存数据的初步处理是否是必要的,其中,第二存储器包括挂起区和典型区;
初步处理单元,当检测单元已确定初步处理是必要时,初步处理单元被配置为将第一值写入挂起区;以及
保存处理单元,被配置为写入对应于数据的第二值,
其中,当检测单元已确定初步处理是必要时,第一值不同于第二值。
(2)根据(1)的储存控制装置,
其中,检测单元被配置为每当数据被写入第一存储器的预定区时即确定初步处理是必要的。
(3)根据(1)或(2)的储存控制装置,进一步包括:
初步处理标志,具有指示在数据已被写入第一存储器的预定区后初步处理是否已被执行的值,
其中,检测单元被配置为每当初步处理标志指示初步处理还未执行时即确定初步处理是必要的。
(4)根据(3)中的任一项的储存控制装置,
其中,当初步处理标志具有指示初步处理还未执行的值时,保存处理单元被配置为将第一值写入挂起区,以及接着写入对应于数据的第二值。
(5)根据(1)到(4)中的任一项的储存控制装置,进一步包括:
恢复处理单元,被配置为响应于恢复处理的请求,将第二存储器的数据恢复到第一存储器。
(6)根据(1)到(5)中的任一项的储存控制装置,进一步包括:
脏标志,具有指示数据是否已被写入第一存储器的预定区的值,
其中,当脏标志具有指示数据已被写入的值时,保存处理单元被配置为写入对应于数据的第二值。
(7)根据(1)到(6)中的任一项的储存控制装置,
其中,初步处理单元被配置为通过使用第一控制信号,将第一值写入挂起区,其中,第一控制信号的对应于挂起区的部分具有比第一控制信号的对应于典型区的部分更小的脉冲数,以及
其中,保存处理单元被配置为通过使用第二控制信号,将第二值写入挂起区,其中,第二控制信号的对应于挂起区的部分具有比第二控制信号的对应于典型区的部分更小的脉冲数。
(8)根据(1)到(7)中的任一项的储存控制装置,
其中,初步处理单元被配置为通过使用第一控制信号,将第一值写入挂起区,其中第一控制信号的对应于挂起区的部分具有比第一控制信号的对应于典型区的部分更窄的脉冲宽度,以及
其中,保存处理单元被配置为通过使用第二控制信号,将第二值写入挂起区,其中,第二控制信号的对应于挂起区的部分具有比第二控制信号的对应于典型区的部分更窄的脉冲宽度。
(9)根据(1)到(8)中的任一项的储存控制装置,
其中,初步处理单元被配置为通过使用第一控制信号,将第一值写入挂起区,其中,第一控制信号的对应于挂起区的部分具有比第一控制信号的对应于典型区的部分更低的电压,以及
其中,保存处理单元被配置为通过使用第二控制信号,将第二值写入挂起区,其中,第二控制信号的对应于挂起区的部分具有比第二控制信号的对应于典型区的部分更低的电压。
(10)根据(1)到(9)中的任一项的储存控制装置,
其中,初步处理单元被配置为通过使用第一控制信号,将第一值写入挂起区,其中,第一控制信号的对应于挂起区的部分具有比第一控制信号的对应于典型区的部分更小的电流,以及
其中,保存处理单元被配置为通过使用第二控制信号,将第二值写入挂起区,其中第二控制信号的对应于挂起区的部分具有比第二控制信号的对应于典型区的部分更小的电流。
(11)根据(1)到(10)中的任一项的储存控制装置,
其中,第一值和第二值选自二元值。
(12)根据(1)到(11)中的任一项的储存控制装置,
其中,第一值和第二值选自多于二元的值。
(13)一种储存装置,其包括:
第一存储器,被配置为储存数据;
第二存储器,被配置为保存储存在第一存储器中的数据,并且第二存储器包括挂起区和典型区;
检测单元,被配置为确定从第一存储器到第二存储器保存数据的初步处理是否是必要的;
初步处理单元,当检测单元已确定初步处理是必要时,初步处理单元被配置为将第一值写入挂起区;以及
保存处理单元,被配置为写入对应于数据的第二值,
其中,当检测单元已确定初步处理是必要时,第一值不同于第二值。
(14)一种储存控制方法,包括:
由检测单元确定从第一存储器到第二存储器保存数据的初步处理是否是必要的,其中,第二存储器包括挂起区和典型区;
对于检测单元已确定有必要对其进行初步处理的数据,由初步处理单元将第一值写入挂起区;以及
由保存处理单元写入对应于数据的第二值,
其中,当检测单元已确定初步处理是必要时,第一值不同于第二值。
本领域的技术人员应当理解,根据设计要求和其他因素,可以出现各种更改、组合、子组合和变化,只要这些变化和修改在本发明附属权利要求及其等效要求的范围内。
Claims (15)
1.一种储存控制装置,包括:
检测单元,被配置为确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的,其中,所述第二存储器包括挂起区和典型区;
初步处理单元,当所述检测单元已确定所述初步处理是必要时,所述初步处理单元被配置为执行以下所述初步处理:从所述挂起区的写入目标地址读出当前值,将所述挂起区的所述当前值与所述数据进行比较,并且基于所述比较的结果,将第一值写入所述挂起区;以及
保存处理单元,被配置为响应于所述初步处理单元执行所述初步处理,写入对应于所述数据的第二值,
其中,所述第一值不同于所述第二值。
2.根据权利要求1所述的储存控制装置,
其中,所述检测单元被配置为每当数据被写入所述第一存储器的预定区时即确定所述初步处理是必要的。
3.根据权利要求1所述的储存控制装置,进一步包括:
初步处理标志,具有指示在数据已被写入所述第一存储器的预定区后所述初步处理是否已被执行的值,
其中,所述检测单元被配置为每当所述初步处理标志指示所述初步处理还未执行时即确定所述初步处理是必要的。
4.根据权利要求3所述的储存控制装置,
其中,当所述初步处理标志具有指示所述初步处理还未执行的值时,所述保存处理单元被配置为将所述第一值写入所述挂起区,以及接着写入所述第二值。
5.根据权利要求1所述的储存控制装置,进一步包括:
恢复处理单元,被配置为响应于恢复处理的请求,将所述第二存储器的数据恢复到所述第一存储器。
6.根据权利要求1所述的储存控制装置,进一步包括:
脏标志,具有指示数据是否已被写入所述第一存储器的预定区的值,
其中,当所述脏标志具有指示数据已被写入的值时,所述保存处理单元被配置为写入所述第二值。
7.根据权利要求1所述的储存控制装置,
其中,所述初步处理单元被配置为通过使用第一控制信号,将所述第一值写入所述挂起区,其中,所述第一控制信号的对应于所述挂起区的部分具有比所述第一控制信号的对应于所述典型区的部分更小的脉冲数,以及
其中,所述保存处理单元被配置为通过使用第二控制信号,将所述第二值写入所述挂起区,其中,所述第二控制信号的对应于所述挂起区的部分具有比所述第二控制信号的对应于所述典型区的部分更小的脉冲数。
8.根据权利要求1所述的储存控制装置,
其中,所述初步处理单元被配置为通过使用第一控制信号,将所述第一值写入所述挂起区,其中所述第一控制信号的对应于所述挂起区的部分具有比所述第一控制信号的对应于所述典型区的部分更窄的脉冲宽度,以及
其中,所述保存处理单元被配置为通过使用第二控制信号,将所述第二值写入所述挂起区,其中,所述第二控制信号的对应于所述挂起区的部分具有比所述第二控制信号的对应于所述典型区的部分更窄的脉冲宽度。
9.根据权利要求1所述的储存控制装置,
其中,所述初步处理单元被配置为通过使用第一控制信号,将所述第一值写入所述挂起区,其中,所述第一控制信号的对应于所述挂起区的部分具有比所述第一控制信号的对应于所述典型区的部分更低的电压,以及
其中,所述保存处理单元被配置为通过使用第二控制信号,将所述第二值写入所述挂起区,其中,所述第二控制信号的对应于所述挂起区的部分具有比所述第二控制信号的对应于所述典型区的部分更低的电压。
10.根据权利要求1所述的储存控制装置,
其中,所述初步处理单元被配置为通过使用第一控制信号,将所述第一值写入所述挂起区,其中,所述第一控制信号的对应于所述挂起区的部分具有比所述第一控制信号的对应于所述典型区的部分更小的电流,以及
其中,所述保存处理单元被配置为通过使用第二控制信号,将所述第二值写入所述挂起区,其中所述第二控制信号的对应于所述挂起区的部分具有比所述第二控制信号的对应于所述典型区的部分更小的电流。
11.根据权利要求1所述的储存控制装置,
其中,所述第一值和所述第二值选自二元值。
12.根据权利要求1所述的储存控制装置,
其中,所述第一值和所述第二值选自多于二元的值。
13.一种储存装置,其包括:
第一存储器,被配置为储存数据;
第二存储器,被配置为保存储存在所述第一存储器中的数据,并且所述第二存储器包括挂起区和典型区;
检测单元,被配置为确定将所述第一存储器的数据保存到所述第二存储器的初步处理是否是必要的;
初步处理单元,当所述检测单元已确定所述初步处理是必要时,所述初步处理单元被配置为执行以下所述初步处理:从所述挂起区的写入目标地址读出当前值,将所述挂起区的所述当前值与所述数据进行比较,并且基于所述比较的结果,将第一值写入所述挂起区;以及
保存处理单元,被配置为响应于所述初步处理单元执行所述初步处理,写入对应于所述数据的第二值,
其中,所述第一值不同于所述第二值。
14.一种储存控制方法,包括:
由检测单元确定将第一存储器的数据保存到第二存储器的初步处理是否是必要的,其中,所述第二存储器包括挂起区和典型区;
对于所述检测单元已确定有必要对其进行所述初步处理的数据,由初步处理单元执行以下所述初步处理:从所述挂起区的写入目标地址读出当前值,将所述挂起区的所述当前值与所述数据进行比较,并且基于所述比较的结果,将第一值写入所述挂起区;以及
响应于所述初步处理的执行,由保存处理单元写入对应于所述数据的第二值,
其中,所述第一值不同于所述第二值。
15.根据权利要求14所述的储存控制方法,还包括:
响应于恢复处理的请求,由恢复处理单元将所述第二存储器的数据恢复到所述第一存储器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134509A JP2015011421A (ja) | 2013-06-27 | 2013-06-27 | 記憶制御装置、記憶装置、および、その記憶制御方法 |
JP2013-134509 | 2013-06-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104252418A CN104252418A (zh) | 2014-12-31 |
CN104252418B true CN104252418B (zh) | 2019-03-08 |
Family
ID=52116839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410281541.6A Expired - Fee Related CN104252418B (zh) | 2013-06-27 | 2014-06-20 | 储存控制装置、储存装置及其储存控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9836312B2 (zh) |
JP (1) | JP2015011421A (zh) |
CN (1) | CN104252418B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102179275B1 (ko) * | 2014-02-21 | 2020-11-16 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 리셋 방법 |
US10331573B2 (en) * | 2016-11-04 | 2019-06-25 | Oracle International Corporation | Detection of avoidable cache thrashing for OLTP and DW workloads |
TWI635038B (zh) * | 2016-11-07 | 2018-09-11 | 鴻安國際興業有限公司 | Mast head with anti-slip effect |
KR20200109973A (ko) * | 2019-03-15 | 2020-09-23 | 에스케이하이닉스 주식회사 | 메모리 공유를 위한 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 |
KR20210114639A (ko) * | 2020-03-11 | 2021-09-24 | 에스케이하이닉스 주식회사 | 메모리, 메모리 시스템 및 메모리의 동작 방법 |
KR102477051B1 (ko) * | 2022-07-01 | 2022-12-13 | 삼성전자주식회사 | 네트워크를 이용한 스토리지 장치의 데이터 복구 방법 및 이를 수행하는 스토리지 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189583B (zh) * | 2005-03-23 | 2010-05-12 | 安泰科技有限公司 | 共享内存中的可变分块 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7194568B2 (en) * | 2003-03-21 | 2007-03-20 | Cisco Technology, Inc. | System and method for dynamic mirror-bank addressing |
US7536506B2 (en) * | 2004-06-21 | 2009-05-19 | Dot Hill Systems Corporation | RAID controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage |
US7661002B2 (en) * | 2005-08-04 | 2010-02-09 | Dot Hill Systems Corporation | Storage controller super capacitor dynamic voltage throttling |
US7451348B2 (en) * | 2005-08-04 | 2008-11-11 | Dot Hill Systems Corporation | Dynamic write cache size adjustment in raid controller with capacitor backup energy source |
US7734853B2 (en) * | 2006-02-28 | 2010-06-08 | Arm Limited | Latency dependent data bus transmission |
KR20090059838A (ko) * | 2007-12-07 | 2009-06-11 | 삼성전자주식회사 | 반도체 장치에서 데이터를 전송하는 방법, 장치 및 시스템 |
JP2009176180A (ja) * | 2008-01-28 | 2009-08-06 | Ricoh Co Ltd | 制御装置、画像処理装置、メモリ情報保存制御方法、メモリ情報保存制御プログラム及び記憶媒体 |
US20100205367A1 (en) * | 2009-02-09 | 2010-08-12 | Ehrlich Richard M | Method And System For Maintaining Cache Data Integrity With Flush-Cache Commands |
JP2011186558A (ja) | 2010-03-04 | 2011-09-22 | Toshiba Corp | メモリ管理装置及び方法 |
-
2013
- 2013-06-27 JP JP2013134509A patent/JP2015011421A/ja active Pending
-
2014
- 2014-06-20 US US14/310,205 patent/US9836312B2/en not_active Expired - Fee Related
- 2014-06-20 CN CN201410281541.6A patent/CN104252418B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189583B (zh) * | 2005-03-23 | 2010-05-12 | 安泰科技有限公司 | 共享内存中的可变分块 |
Also Published As
Publication number | Publication date |
---|---|
JP2015011421A (ja) | 2015-01-19 |
US20150006836A1 (en) | 2015-01-01 |
US9836312B2 (en) | 2017-12-05 |
CN104252418A (zh) | 2014-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104252418B (zh) | 储存控制装置、储存装置及其储存控制方法 | |
CN101630290B (zh) | 重复数据处理方法和装置 | |
CN103995756B (zh) | 存储控制器、存储设备、信息处理系统和存储控制方法 | |
CN100458977C (zh) | 一种自适应控制闪存接口读写速度的装置和方法 | |
CN104091617A (zh) | 一种闪存存储设备检测的方法及装置 | |
JP6399523B2 (ja) | メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス | |
CN103377140A (zh) | 存储控制设备、存储设备、信息处理系统和处理方法 | |
US9524212B2 (en) | Method, device and operating system for processing and using burn data of NAND flash | |
CN103793335A (zh) | 存储控制设备、存储设备、信息处理系统及存储控制方法 | |
EP2799998A1 (en) | Storage control device, storage device, information processing system, and processing methods in same | |
CN109213439A (zh) | 用于减少写入延时的系统和方法 | |
CN111324549B (zh) | 一种存储器及其控制方法和装置 | |
CN105320468A (zh) | 半导体存储器件、存储控制器以及存储控制器的控制方法 | |
CN104133640B (zh) | 从休眠快速恢复 | |
US8688938B2 (en) | Data copying | |
US10199102B2 (en) | Memory controller, memory system, and information processing system | |
KR20110054788A (ko) | 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법 | |
CN103092725A (zh) | 一种实现存储器中数据备份的方法及装置 | |
JP2008310896A (ja) | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 | |
US7062682B2 (en) | Data recorder and data recording method avoiding data loss due to data transfer error | |
US20190087102A1 (en) | Method, apparatus, storage medium, and terminal for optimizing memory card performance | |
US10474582B2 (en) | NAND flash storage device and methods using non-NAND storage cache | |
US20210257024A1 (en) | Storage control device, storage device, and storage control method | |
CN103530238A (zh) | 存储控制设备、存储设备、信息处理系统及其处理方法 | |
KR102536788B1 (ko) | 컨트롤러 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190308 Termination date: 20210620 |
|
CF01 | Termination of patent right due to non-payment of annual fee |