CN104241244B - 可变电容器件 - Google Patents
可变电容器件 Download PDFInfo
- Publication number
- CN104241244B CN104241244B CN201310346901.1A CN201310346901A CN104241244B CN 104241244 B CN104241244 B CN 104241244B CN 201310346901 A CN201310346901 A CN 201310346901A CN 104241244 B CN104241244 B CN 104241244B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- resistance
- variable capacitance
- metal layer
- capacitance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 201
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000002019 doping agent Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims description 141
- 239000002184 metal Substances 0.000 claims description 141
- 238000000034 method Methods 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 15
- 230000009466 transformation Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000003032 molecular docking Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004448 Ta2C Inorganic materials 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种可变电容器件，包括：具有第一电容的电容器和与该电容器串联的可变电阻器。可变电阻器包括形成在沟道区上方的栅极结构，沟道区被限定在半导体衬底中所形成的掺杂阱内。可变电阻器的电阻基于施加给栅极结构的电压，从而调节沟道的电阻和可变电容器件的电容。
Description
技术领域
所公开的系统和方法涉及集成电路。更具体地，所公开的系统和方法涉及用于集成电路的可变电容器。
背景技术
可变电容器和变容二极管（varactor）在集成电路设计中广泛地使用。例如，这样的器件通常被集成到无线发送器和接收器中，诸如，移动电话和其他移动终端。然而，当使用先进的加工技术来实现传统变容二极管时，传统变容二极管具有低质量因数（“Q-因数”）。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种可变电容器件，包括：电容器，具有第一电容；以及可变电阻器，与所述电容器串联连接，所述可变电阻器包括形成在沟道区上方的栅极结构，其中，所述沟道区被限定在形成在半导体衬底中的掺杂阱内，其中，所述可变电阻器的电阻基于施加给所述栅极结构的电压，从而调节所述沟道的电阻和所述可变电容器件的电容。
在该可变电容器件中，所述沟道在所述可变电阻器的一对接触件之间被限定在掺杂阱的上表面中，其中，所述一对接触件被设置在所述掺杂阱的上表面中。
在该可变电容器件中，在设置在所述半导体衬底上方的至少一个金属层中形成所述电容器，并且所述电容器包括：第一极板，包括：第一部分，在第一方向上延伸；和第一多个部分，在垂直于所述第一方向的第二方向上从所述第一部分延伸；以及第二极板，包括：第二部分，设置为与所述第一部分相距一距离并且在所述第一方向上延伸；和第二多个部分，在所述第二方向上从所述第二部分延伸，所述第二多个部分与所述第一多个部分相互交叉。
在该可变电容器件中，在所述半导体衬底的上表面上方并且在形成电容器极板的所述至少一个金属层的下表面下方设置隔离层，所述隔离层与所述栅极结构横向地间隔开并且不与所述掺杂阱重叠。
在该可变电容器件中，在第一金属层中设置所述第一部分和所述第二部分以及所述第一多个部分和所述第二多个部分，并且所述第一极板和所述第二极板均包括设置在第二金属层中的部分，所述第二金属层设置在所述第一金属层上方或下方。
在该可变电容器件中，所述第一极板包括：第三部分，设置在所述第二金属层中并且在所述第一方向上延伸；和第三多个部分，设置在所述第二金属层中并且在所述第二方向上延伸；以及所述第二极板包括：第四部分，与所述第三部分相距一距离地设置在所述第二金属层中，并且在所述第一方向上延伸；和第四多个部分，设置在所述第二金属层中并且在所述第二方向上延伸，所述第四多个部分与所述第三多个部分相互交叉。
在该可变电容器件中，所述电容器包括：在设置在所述半导体衬底上方的第一金属层中所形成的第一极板和在第二金属层中所形成的第二极板，其中，所述第二金属层位于所述第一金属层上方或下方。
在该可变电容器件中，所述可变电阻器是第一可变电阻器，并且所述可变电容器件包括连接至所述第一可变电阻器的第二可变电阻器，所述第二可变电阻器包括：第二栅极结构，形成在所述掺杂阱中所限定的第二沟道区上方，所述第二可变电阻器的电阻基于施加给所述第二栅极结构的电压，从而调节所述第二沟道的电阻和所述可变电容器件的电容。
在该可变电容器件中，所述第二沟道与所述第一沟道横向地间隔开，并且被限定在所述可变电阻器的一对接触件之间，所述一对接触件设置在所述掺杂阱的上表面中。
在另一种实施例中，一种制造可变电容器件的方法，包括：形成可变电阻器；以及在设置半导体衬底上方的一个或多个金属层中形成电容器，使得所述电容器与所述可变电阻器串联连接，其中，所述可变电阻器的电阻基于施加给栅极结构的电压，所述栅极结构设置在所述半导体衬底的上表面上方并且在形成所述电容器的所述一个或多个金属层下方，使得调节形成在所述半导体衬底中的所述可变电阻器的沟道的电阻和所述可变电容器件的电容。
该方法进一步包括：掺杂所述半导体衬底的上表面，以形成掺杂阱；掺杂所述掺杂阱的上表面，以形成横向地间隔开的接触件，所述沟道位于所述接触件之间；以及在所述掺杂阱的所述上表面上方并且在横向间隔开的所述接触件之间形成所述栅极结构。
在该方法中，所述电容器是金属-氧化物-金属电容器。
在该方法中，所述电容器是金属-绝缘体-金属电容器。
在该方法中，所述电容器是微机电系统电容器。
根据本发明的又一方面，提供了一种可变电容器件，包括：多个电路元件，布置为相互并联，所述多个电路元件中的每个均包括：电容器，具有第一电容；以及可变电阻器，与所述电容器串联连接，所述可变电阻器包括形成在沟道区上方的栅极结构，所述沟道区被限定在半导体衬底中所形成的掺杂阱内，其中，所述可变电阻器的电阻基于施加给所述栅极结构的电压，从而调节所述沟道的电阻和所述可变电容器件的电容。
在该可变电容器件中，所述沟道在所述可变电阻器的一对接触件之间被限定在所述掺杂阱的上表面中，所述一对接触件设置在所述掺杂阱的所述上表面中。
在该可变电容器件中，在设置在所述半导体衬底上方的至少一个金属层中形成所述电容器，并且所述电容器包括：第一极板，包括：第一部分，在第一方向上延伸；和第一多个部分，在垂直于所述第一方向的第二方向上从所述第一部分延伸；以及第二极板，包括：第二部分，设置为与所述第一部分相距一距离并且在所述第一方向上延伸；和第二多个部分，在所述第二方向上从所述第二部分延伸，所述第二多个部分与所述第一多个部分相互交叉。
在该可变电容器件中，在所述半导体衬底的上表面上方并且在形成电容器极板的所述至少一个金属层的下表面下方设置隔离层，所述隔离层与所述栅极结构横向地间隔开并且不与所述掺杂阱重叠。
在该可变电容器件中，所述第一部分和所述第二部分以及所述第一多个部分和所述第二多个部分设置在第一金属层中，并且所述第一极板和所述第二极板均包括设置在第二金属层中的部分，所述第二金属层设置在所述第一金属层上方或下方。
在该可变电容器件中，所述第一极板包括：第三部分，设置在所述第二金属层中并且在所述第一方向上延伸；和第三多个部分，设置在所述第二金属层中并且在所述第二方向上延伸；以及所述第二极板包括：第四部分，与所述第三部分相距一距离地设置在所述第二金属层中，并且在所述第一方向上延伸；和第四多个部分，设置在所述第二金属层中并且在所述第二方向上延伸，所述第四多个部分与所述第三多个部分相互交叉。
附图说明
图1A是根据一些实施例的可变电容器件的电路图的一个实例。
图1B是根据图1A所示的可变电容器件的多指状电容器的一个实例的平面图。
图1C是根据一些实施例的连接至形成在半导体衬底中的可变电阻器的多指状电容器的一个实例的等距截面图。
图1D是根据一些实施例的沿着图1B的线D-D所截取的可变电容电路的一个实例的截面图。
图1E是根据一些实施例的沿着图1B的线E-E所截取的可变电容电路的一个实例的截面图。
图1F是根据一些实施例的可变电容电路的另一个实例的截面图。
图1G是根据一些实施例的可变电容电路的另一个实例的截面图。
图2A是根据一些实施例的可变电容电路的另一个实例的截面图。
图2B是根据一些实施例的可变电容电路的另一个实例的截面图。
图3A是根据一些实施例的可变电容电路的另一个实例的电路图。
图3B是根据在第一位置处所获得的图3A所示的电路的可变电容电路的截面图。
图3C是根据在不同于第一位置的第二位置处所获得的图3A所示的电路的可变电容电路的截面图。
图3D是根据一些实施例的可变电容电路的另一个实例的截面图。
图3E是根据一些实施例的可变电容电路的另一个实例的截面图。
图3F是根据一些实施例的可变电容电路的另一个实例的截面图。
图4是根据一些实施例的可变电容电路的另一个实例的电路图。
图5是根据一些实施例的可变电容电路的另一个实例的电路图。
图6是根据一些实施例的可变电容电路的另一个实例的电路图。
图7A是根据一些实施例的可变电容电路的另一个实例的电路图。
图7B至图7D是图7A所示的可变电容电路的仿真数据的曲线图。
图8是根据一些实施例包括开关电阻器的可变电容电路的实例的电路图。
图9是根据一些实施例包括开关的可变电容电路的一个实例的电路图。
图10是根据一些实施例包括开关的可变电容电路的另一个实例的电路图。
图11是根据一些实施例包括开关的可变电容电路的另一个实例的电路图。
图12是根据一些实施例包括开关电容器的可变电容电路的实例的电路图。
图13是根据一些实施例包括开关电容器的可变电容电路的另一个实例的电路图。
图14是根据一些实施例包括开关电容器的可变电容电路的另一个实例的电路图。
图15是根据一些实施例包括开关电容器和另一个开关的可变电容电路的另一个实例的电路图。
图16是根据一些实施例包括可变电阻电路的2.5D集成电路的一个实例的截面图。
图17是根据一些实施例将一对衬底连接在一起以形成可变电容器件的的截面图。
具体实施方式
旨在结合附图阅读示例性实施例的该说明，附图被认为是整个编写的说明书的一部分。
所公开的器件、电路和方法有利地利用可变电阻器结合电容器，来改变可变指状电容器的电容。这样的可变电容器件可以被集成到较大电路中，并且比传统变容二极管具有更高的Q-因数。另外，本文中所公开的可变电容器件可以通过很小的占位面积来实现，以节省半导体衬底上的宝贵空间。
图1A示出根据一些实施例的可变电容器件100的等效电路图的一个实例。如图1所示，器件100包括第一端口P1和第二端口P2。电容器102被设置为与包括串联地连接在一起的电容器106和可变电阻器108的电路元件104并联。
图1B示出图1A的电路元件104的平面图的一个实例。特别地，图1B是包括第一极板106a和第二极板106b的电容器106的平面图，电容器106被实现为形成在可变电阻器108（在图1B中未示出）上方的金属氧化物金属（“MOM”）电容器。极板106a包括在整个半导体衬底118上沿垂直方向（例如，y方向）延伸的部分110和在整个半导体衬底118上沿水平方向（例如，x方向）延伸的多个其他部分112。极板106b包括在整个半导体衬底118上沿垂直方向（例如，y方向）延伸的部分114，使得部分114与极板106a的部分110在横向上间隔开并且平行延伸。多个部分116在整个半导体衬底118上沿水平方向（例如，x方向）延伸，并且与极板106a的部分112相互交叉。
现在参考图1C，该附图是图1B所示的电路元件的等距视图的一个实例，示出了在形成可变电阻器108的衬底上方所形成的多指状电容器106。可变电阻器108包括在半导体衬底118的上表面中形成的掺杂阱120。在一些实施例中，衬底118是p型衬底，而阱120是n阱；然而，本领域普通技术人员应该理解，在一些实施例中，衬底118可以是n型衬底，而阱120可以是p阱。衬底118可以由多种材料形成，该多种材料包括但不限于块状硅、硅磷（“SiP”）、硅锗（“SiGe”）、碳化硅（“SiC”）、锗（“Ge”）、绝缘体上硅硅（“SOI-Si”）、绝缘体上硅锗（“SOI-Ge”）或它们的组合。
在一些实施例中，用诸如砷、磷、锑或其他V族元素的合适n-型材料掺杂阱120。在一些实施例中，用包括但不限于硼、镓、铝或任何III族元素的合适p型材料掺杂阱120。在阱120中形成接触件122-1、122-2，用于将可变电阻器108连接至电容器106。在一些实施例中，接触件是形成在衬底118的上表面中的P+掺杂区或N+掺杂区。以不同于衬底118的掺杂浓度的浓度，用p型材料或n型材料掺杂接触件122-1、122-2。
在一些实施例中，诸如图1C所示的实施例，电容器106的极板106a的部分110、112包括多条导线或迹线124-1、124-2，它们被设置在半导体衬底118的上表面上方的不同金属层（例如，M1、M2、M3等）中。还示出了电容器极板106b的部分114、116包括在半导体衬底118的上表面上方形成在不同金属层中的多条导线或迹线126-1、126-2。极板106b的导线126-1、126-2通过互连件134连接在一起，其中，互连件134延伸穿过设置在其中设置有线126-1、126-2的金属层之间的一个或多个介电层（未示出）。栅极结构130位于阱120的上表面和导电迹线126-1的下表面之间。栅极结构130直接位于形成在接触件122-1和122-2之间的阱120中的沟道区上方，以形成可变电阻器108。在一些实施例中，栅极结构130由多晶硅形成；然而，栅极结构130可以由包括但不限于Ta2C、Al、铜或其他金属（以仅列出几种可能性）的其他材料形成。
图1D是沿着图1B中的线D-D所截取的电路元件104的截面图。如图1D所示，一个或多个可选屏蔽层128设置在衬底118的上表面和导线124-1的下表面之间。在一些实施例中，一个或多个屏蔽层128由多晶硅形成；
然而，包括但不限于Ta2C、Al、铜或其他金属的其他材料可以用于屏蔽层128。
一个或多个互连件132相互连接导电迹线124-1、124-2，两个互连件134被示出为连接导电迹线126-1、126-2，并且两个互连件136被示出为将导电迹线126-1连接至多晶硅栅极结构130。
虽然电容器106的极板106a和106b被示出为包括分别在两个不同金属层中的导电迹线124、126，但是在一些实施例中，可以通过导电迹线124、126设置在更少金属层或更多金属层中来实现电容器106。
现在参考图1E，多晶硅栅极结构130被示出为纵向地设置在阱120和电容器极板106b的导电迹线128-1之间并且在一些实施例中，与形成在相同金属层中的可选多晶硅屏蔽层138横向地间隔开。施加偏压于多晶硅栅极结构130通过调节阱120的沟道电阻来调节可变电阻器108的电阻。
图1F和图1G是根据图1A所示的电路图和图1B所示的平面图的电路元件104的另一种实现的截面图。如图1F所示，该附图为沿着图1B中的线D-D所截取的截面图，可变电阻器108包括在半导体衬底118的上表面中形成的掺杂阱120。在一些实施例中，衬底118是p型衬底，并且阱120是n阱；然而，本领域普通技术人员应该理解，在一些实施例中，衬底118可以是n型衬底，并且阱120可以是p阱。在阱120中形成接触件122-1、122-2，用于将可变电阻器108连接至电容器106。
在垂直地堆叠在衬底118（例如，在z-方向上）上方的各个金属层（例如，M1、M2、M3等）中形成极板106b的导电迹线124-1、124-2。迹线124-1、124-2通过一层或多层可选屏蔽层128与衬底118隔离，并且通过设置在迹线124-1、124-2之间的一个或多个介电层（未示出）中所形成的一个或多个互连件132相互连接。迹线124-2被示出用作电容器106的第一端口P1。迹线124-1、124-2通过接触件122-1和互连件132连接至阱120。
极板106b包括垂直地堆叠（在z-方向上）在阱120上方的导电迹线126-1、126-2。在阱120的上表面和迹线126-1的下表面之间设置多晶硅栅极结构130。通过一个或多个互连件134将迹线126-1、126-2连接在一起，并且通过互连件136将迹线126-1连接至栅极结构130。虽然电容器106的极板106a和106b被示出为分别在两个不同金属层中包括导电迹线124、126，但是在一些实施例中，可以通过导电迹线124、126设置在更少金属层或更多金属层中来实现电容器106。被配置为电容器106的第二端口P2的另一条导电迹线140设置在阱120上方，并且与导电迹线126-1横向地间隔开。导电迹线140通过互连件142连接至阱120的接触件122-2。
图1G示出沿着图1B中的线D-D所截取的电路元件104的另一个实现的截面图。如图1G所示，电容器106的极板106a包括在z-方向上纵向地堆叠在衬底118上方的一对导电迹线124-1、124-2。可选隔离层128纵向地设置在衬底118的上表面上方，并且纵向地设置在导电迹线124-1的下表面下方。迹线124-1、124-2通过互连件132连接在一起，但是不直接连接至可变电阻器108。
可变电阻器108形成在衬底118的上表面中，并且包括在掺杂阱120中横向地相互间隔开的接触件122-1、122-2。栅极结构130纵向地设置在阱120上方，并且通过互连件134、136直接连接至电容器极板106b的导电迹线126-1、126-2。例如，栅极结构130通过互连件136连接至导电迹线126-1，并且导电迹线126-1通过互连件134连接至导电迹线126-2。被配置为电容器106的第二端口P2的导电迹线140设置在阱120上方并且与导电迹线126-1横向地间隔开。导电迹线140通过互连件142连接至阱120的接触件122-2。虽然导电迹线140被示出为设置在与迹线126-1相同的金属层中，但是导电迹线140可以设置在包括设置导电迹线126-2的金属层的其他金属层中。
图2A示出包括多个（n个）电路元件140的电路200的实施例，即，相互并联地设置的电路元件104-1、104-2、...、104-n（共同称为“电路元件104”），其中，数量n是大于或等于1的整数。每个电路元件104均包括串联连接的电容器106和可变电阻器108。
图2B示出包括可变电阻器108的电容性电路元件104的另一个实例的截面图。在图2B中，电容器106包括具有导电迹线124-1、124-2的第一极板106a，导电迹线124-1、124-2设置在独立金属层中并且通过一个或多个互连件132连接在一起。在一些实施例中，导电迹线124-1的横向长度（例如，在x方向上）小于导电迹线124-2的横向长度；然而，导电迹线124-2的横向长度可以小于或等于导电迹线124-1。
电容器极板106b包括单条导电迹线126，其被示出为设置在与导电迹线124-1相同的金属层中。在一些实施例中，导电迹线126设置在与导电迹线124-2相同的金属层中。如图2所示，导电迹线126的主要横向长度（例如，x方向上的长度的一半以上）直接设置在导电迹线124-2下方（在z方向上），以形成电容器106。
可变电阻器108包括形成在衬底118的上表面中的掺杂阱120。在阱120中形成接触件122-1、122-2，以用于通过互连件142将可变电阻器120连接至电容器106的极板106b。通过将电压施加给栅极结构130来调节可变电阻器108的电阻，其中，栅极结构130设置在衬底118的上表面和导电迹线126的下表面之间。栅极结构130通过一个或多个互连件136连接至导电迹线126。在衬底118的上表面和导电迹线126的下表面之间设置一个或多个可选隔离层128。在一些实施例中，邻近栅极结构130设置一个或多个隔离层128，使得隔离层128不直接设置在阱120上方。
图3A至图3C示出电容性电路300的另一个实例。首先参考图3A，电路300包括在端口P1和P2之间相互并联地设置的三个电容器106-1、106-2、106-3。第一可变电阻器108-1连接至电容器106-1、106-2以及可变电阻器108-2，可变电阻器108-2连接至电容器106-2、106-3。
图3B和图3C示出当被实现为形成在不同金属层上的相互交叉的多指状电容器106-1、106-2、106-3时，图3A所示的电路300的不同截面图的一个实例。例如，每个电容器106-1、106-2、106-3都形成在不同金属层上，并且每个相应的极板（例如，106-1a、106-1b、106-2a、106-2b、106-3a、106-3b）均包括在y方向上延伸的部分（例如，图1B所示的部分110、114）和在x方向上延伸的多个部分（例如，图1B所示的部分112、116）。
现在参考图3B，电容器106-1包括形成在第一金属层中以提供极板106-1a的导电迹线124-1，并且电容器106-2包括形成在纵向地设置在迹线124-1上方的第二金属层中以提供极板106-2a的导电迹线126-1。电容器106-3包括形成在纵向地设置在迹线126-1上方的第三金属层中以提供极板106-3a的导电迹线144-1。
极板106-1的迹线124-1连接至形成在阱120的上表面中的接触件122-3，阱120形成在衬底118的上表面中。极板106-2a的迹线126-1通过互连件142和迹线124-2连接至接触件122-2，接触件122-2与接触件122-1和122-3横向地间隔开。迹线124-2设置在与迹线124-1相同的金属层中，并且与迹线124-1横向地间隔开。极板106-3a的迹线144-1通过互连件142、迹线126-2以及迹线124-3连接至接触件122-1。迹线126-2设置在与迹线126-1相同的金属层中，但是与迹线126-1横向地间隔开，并且迹线124-3设置在与迹线124-1、124-2相同的金属层中，但是与这些迹线横向地间隔开。
在阱120的上表面中的接触件122-1、122-2、122-3之间形成可变电阻器108-1和108-2。例如，在相应的沟道区上方设置第一栅极结构130-1和第二栅极结构130-2，以分别用于形成可变晶体管108-1、108-2。栅极结构130-1直接被设置为在接触件122-2和接触件122-3之间位于掺杂阱120的上表面中的沟道区上方，并且栅极结构130-2直接被设置成在接触件122-1和接触件122-2之间位于掺杂阱120的上表面中的沟道区的上方。
图3C示出第二极板106-1b、106-2b、106-3b与极板106-3a的迹线124-3、126-2、144-1横向地间隔开。电容器106-1包括形成在第一金属层中以提供极板106-1b的导电迹线124-4，并且电容器106-2包括形成在纵向地设置在迹线124-4上方的第二金属层中以提供极板106-2b的导电迹线126-3。电容器106-3包括形成在纵向地设置在迹线126-3上方的第三金属层中以提供极板106-3b的导电迹线144-2。
图3D是包括结电容器的电容性器件的截面图。在掺杂阱120和接触件122-1之间形成结电容器106-4，该掺杂阱120形成在半导体衬底118的上表面中并且该接触件122-1也形成在半导体衬底118的上表面中。如图3D所示，接触件122-1与阱120横向地间隔开，并且不像形成在阱120的上表面中的接触件122-2和122-3那样形成在阱120中。
结电容器106-4被设置为与电容器106-1和106-2串联，电容器106-1和106-2是图3D所示的其他三个电容器106-1、106-2、106-3中的两个。就像图3C所示的电容器106-1、106-2、106-3一样，电容器106-1、106-2、106-3是通过设置在衬底118上方的金属层中的导电迹线所形成的多指状电容器。例如，电容器106-1包括形成在第一金属层中以提供极板106-1a的导电迹线124-1，并且电容器106-2包括形成在纵向地设置在迹线124-1上方的第二金属层中以提供极板106-2a的导电迹线126-1。电容器106-3包括形成在纵向地设置在迹线126-1上方的第三金属层中以提供极板106-3a的导电迹线144-1。
极板106-1a的迹线124-1连接至接触件122-1，该接触件形成在衬底118的上表面中形成的阱120的上表面外部。极板106-2a的迹线126-1通过互连件142和迹线124-2连接至接触件122-2，接触件122-2与接触件122-1和122-3横向地间隔开。迹线124-2设置在与迹线124-1相同的金属层中，并且与迹线124-1横向地间隔开。极板106-3a的迹线144-1通过互连件142、迹线126-2以及迹线124-3连接至接触件122-3。迹线126-2设置在与迹线126-1相同的金属层中，但是与迹线126-1横向地间隔开，并且迹线124-3设置在与迹线124-1、124-2相同的金属层中，但是与这些迹线横向地间隔开。在图3D中未示出第二极板106-1b、106-2b以及106-3b。
图3D所示的电容性器件还包括在阱120中形成的可变电阻器108。例如，栅极结构130直接设置在沟道区上方，该沟道区在接触件122-2和122-3之间形成在阱120的上表面中。如上所述，通过调节施加给栅极结构130的电压来调节可变电阻器108的电阻，从而改变沟道区的电阻。
现在参考图3E，示出根据一些实施例的导电器件的另一个实例。所示的导电结构包括多个电容器106-1、106-2、106-3、多个可变电阻器108-1、108-2和108-3（在图3E中称为“108”）以及偏置接触件124-4。
在一些实施例中，电容器106-1、106-2、106-3是由设置在衬底118上方的金属层中的导电迹线所形成的多指状电容器。例如，电容器106-1包括形成在第一金属层中以提供极板106-1a的导电迹线124-1，并且电容器106-2包括形成在纵向地设置在迹线124-1上方的第二金属层中以提供极板106-2a的导电迹线126-1。电容器106-3包括形成在纵向地设置在迹线126-1上方的第三金属层中以提供极板106-3a的导电迹线144-1。
极板106-1a的迹线124-1连接至接触件122-1，该接触件形成在于衬底118的上表面中所形成的阱120的上表面中。极板106-2a的迹线126-1通过互连件142和迹线124-2连接至接触件122-2，接触件122-2与接触件122-1和122-3横向地间隔开。迹线124-2设置在与迹线124-1相同的金属层中，并且与迹线124-1横向地间隔开。极板106-3a的迹线144-1通过互连件142、迹线126-2以及迹线124-3连接至接触件122-3。迹线126-2设置在与迹线126-1相同的金属层中，但是与迹线126-1横向地间隔开，并且迹线124-3设置在与迹线124-1、124-2相同的金属层中，但是与这些迹线横向地间隔开。在图3E中未示出第二极板106-1b、106-2b以及106-3b。
接触件122-1、122-2、122-3、122-4设置在掺杂阱120的上表面中，掺杂阱120形成在衬底118的上表面中。栅极结构130-1、130-2、130-3设置在阱120的上表面和导电迹线124、126-1和144-1的下表面之间，这些栅极结构130-1、130-2、130-3设置在相同金属层中。每个栅极结构130-1、130-2都直接设置在阱120中的相应的沟道区上方。每个沟道区都位于一对接触件122之间。例如，在接触件122-1和122-2之间，在位于阱120的上表面中的沟道区上方设置栅极结构130-1，以形成第一可变电阻器108-1。在接触件122-2和122-3之间，在位于阱120的上表面中的沟道区上方设置栅极结构130-2，以形成第二可变电阻器108-2，并且在接触件122-3和122-4之间，在位于阱120的上表面中的沟道区上方设置栅极结构130-3，以形成第三可变电阻器108-3。
在一些实施例中，在与用于电容器106的一条或多条导电迹线相同的金属层中设置偏置接触件124-4。如图3E所示，例如，偏置接触件124-4设置在与导电迹线124-1、124-2和124-3相同的金属层中。偏置接触件124-4通过互连件142连接至形成在阱120的上表面中的接触件122-4，并且被配置成通过将偏置接触件连接至地电势以上或以下的电压，作为开关进行工作。例如，栅极结构130用作形成在阱120中的沟道的栅极。如果对栅极结构130施加偏压VDD，则在阱120中产生沟道。
图3F示出包括偏置接触件的导电器件的另一个实施例。如图3F所示，所示导电结构包括多个电容器106-1、106-2、106-3、单个可变电阻器108以及均在衬底118中、上或上方形成的偏置接触件124-4。
在一些实施例中，电容器106-1、106-2、106-3是通过设置在衬底118上方的金属层（例如，M1、M2、M3等）中的导电迹线所形成的多指状电容器。例如，电容器106-1包括形成在第一金属层中以提供极板106-1a的导电迹线124-1，并且电容器106-2包括形成在纵向地设置在迹线124-1上方的第二金属层中以提供极板106-2a的导电迹线126-1。电容器106-3包括形成在纵向地设置在迹线126-1上方的第三金属层中以提供极板106-3a的导电迹线144-1。
极板106-1a的迹线124-1连接至接触件122-1，该接触件形成在于衬底118的上表面中所形成的阱120的上表面中。极板106-2a的迹线126-1通过互连件142和迹线124-2连接至接触件122-2，该接触件与接触件122-1和122-3横向地间隔开。迹线124-2设置在与迹线124-1相同的金属层中，并且与迹线124-1横向地间隔开。极板106-3a的迹线144-1通过互连件142、迹线126-2和迹线124-3连接至接触件122-3。迹线126-2设置在与迹线126-1相同的金属层中，但是与迹线126-1横向地间隔开，并且迹线124-3设置在与迹线124-1、124-2相同的金属层中，但是与这些迹线横向地间隔开。图3F中未示出第二极板106-1b、106-2b和106-3b。
极板106-1a通过互连件142连接至接触件122-1，并且导电极板106-2a通过互连件142和导电迹线124-2连接至接触件122-2，导电迹线124-2设置在与导电迹线124-1相同的金属层中。极板106-3a通过互连件142、导电迹线126-2和导电迹线124-3连接至接触件122-3。导电迹线126-2设置在与导电迹线126-1相同的金属层中，并且导电迹线124-3设置在与导电迹线124-1和124-2相同的金属层中。偏置接触件124-4设置在与导电迹线124-1、124-2、和124-3124-3相同的金属层中。在一些实施例中，偏置接触件124-4设置在不同的金属层中。
接触件122（即，接触件122-1、122-2、122-3和122-4）设置在掺杂阱120的上表面中，在衬底118的上表面中形成该掺杂阱120。单个栅极结构130位于阱120的上表面和设置在相同金属层中的导电迹线124-1、124-2、124-3和124-4之间。在接触件122-3和122-4之间，栅极结构130直接位于形成在阱120中的沟道区上方，以形成可变电阻器108。
如上所述，可变电容器件可以具有多种结构和等效电路表示方式。例如，图4示出根据一些实施例的可变电容器件400的等效电路表示方式的另一个实例。如图4所示，可变电容器件400包括第一端口P1，可变电阻器108-1和可变电容器106-1相互并联地连接至该第一端口P1。第二电容器106-2被设置为与可变电阻器108-1和第二可变电阻器108-2串联，第二可变电阻器108-2被设置为与电容器106-1并联。电路400的第二端口P2连接至电容器106-1和可变电阻器108-2。
图5示出根据一些实施例的可变电容电路500的又一个实例。电路500包括第一端口P1，该第一端口连接至可变电阻器108-1和均相互并联地设置的电容器106-1、106-3和106-4。可变电阻器108-1连接至电容器106-2，电容器106-2连接至可变电阻器108-2。可变电阻器108-2连接至电路500的第二端口P2，第二端口P2还连接至电容器106-1、106-3和106-4。
图6示出根据一些实施例的可变电容电路600的另一个实例。电路600包括第一端口P1和第二端口P2，端口P1连接至可变电阻器108-1和相互并联地设置的电容器106-1、106-3、106-4。可变电阻器108-1与电容器106-2串联连接，并且电容器106-4与可变电阻器108-2串联连接。端口P2连接至电容器106-1、106-2、106-3和可变电阻器108-2。虽然示出四个电容器106和两个可变电阻器108-2，但是可以实现更少或更多的每个器件。
图7B至图7D示出具有如图7A所示的等效电路表示方式的电容器件的仿真结果。如图7A所示，电路包括三个电路元件104-1、104-2、104-3，每个电路元件均包括与可变电阻器108-1、108-2、108-3串联地设置的相应的电容器106-1、106-2、106-3。当仿真时，可变电阻器108-1的电阻是电阻器108-2的电阻的十倍，并且是电阻器108-2的电阻的100倍。在图7B和图7C中，曲线702用于2kΩ的电阻，曲线704对应于2Ω的电阻，曲线706对应于200Ω的电阻，并且曲线708对应于0.2Ω的电阻。
可变电容电路还可以包括用于调节电路的电容的开关。例如，图8示出电路800的一个实例，其中，开关148被设置为与可变电阻器108-3并联。电路800包括与第一可变电阻器108-1串联地设置的第一电容器106-1。第二电容器106-2和可变电阻器108-2被设置为相互串联，并且与电容器106-1和可变电阻器108-1并联。第三电容器106-3被设置为与电容器106-1、106-2和可变电阻器108-1和108-2并联，并且可变电阻器108-3和开关148的并联组合被设置为与第三电容器串联。如以上更详细地描述的，每个可变电阻器件108-1、108-2、108-3都包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区，使得基于施加给栅极结构的电压来调节沟道的电阻。
图9示出配置有开关148的电路900的另一个实例。电路900包括第一电容器106-1，该第一电容器与可变电阻器108-1串联连接并且连接至电容器106-2、106-3和开关148。可变电阻器108-1连接至可变电阻器108-2和可变电阻器108-3以及开关148。电容器106-2被设置为与可变电阻器108-2串联。将电容器106-3和可变电阻器108-3的串联组合设置为与开关148并联。每个可变电阻器108-1、108-2、108-3均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区，使得基于施加给栅极结构的电压来调节沟道的电阻。
图10示出配置有开关148的电路1000的另一个实例。电路1000包括第一电容器106-1，该第一电容器与可变电阻器108-1串联并且连接至电容器106-2、106-3以及开关148。可变电阻器108-1连接至可变电阻器108-2和可变电阻器108-3。电容器106-2被设置为与可变电阻器108-2串联。开关148被设置为与电容器106-3并联，并且与可变电阻器108-3串联。在一些实施例中，电路1000的每个可变电阻器108-1、108-2、108-3均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区，使得基于施加给栅极结构的电压来调节沟道的电阻。
可以包括在可变电容电路中的开关的数量可以大于1。例如，图11示出包括一对开关148-1、148-2的电路1100的一个实例。第一开关被设置为与串联地连接在一起的电容器106-1和可调电阻器108-1并联。电容器106-2与可调电阻器108-2串联，使得电容器106-2和可调电阻器108-2被设置为与电容器106-1和可调电阻器108-1并联。电容器106-3与可调电阻器108-3串联。将电容器106-3和可调电阻器108-3的组合设置为第二开关148-2并联。在一些实施例中，电路1100的可变电阻器108-1、108-2、108-3中的每个均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区。调节施加给栅极结构的电压来调节沟道区和可变电阻器的电阻。
图12示出根据一些实施例的可变电容电路1200的另一个实例。电路1200包括并联连接在一起的电容器106-1、106-2、106-3，每个电容器106-1、106-2、106-3都与相应的可变电阻器108-1、108-2、108-3串联连接。开关电容器元件包括设置为与开关串联的电容器150，该开关电容器元件被设置为与可变电阻器108-3并联。特别是，电容器150连接至设置在电容器106-3和可变电阻器108-3之间的节点152，并且开关148连接至端口P2。在一些实施例中，电路1200的每个可变电阻器108-1、108-2、108-3均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区，使得基于施加给栅极结构的电压来调节沟道的电阻。
图13示出包括开关电容器元件的可变电容电路1300的另一个实例。在图13所示的实施例中，开关电容器元件包括与开关148串联连接的电容器150。开关电容器元件被设置为与其他电容器106-1、106-2、106-3并联，其他电容器106-1、106-2、106-3中的每个均被设置为与相应的可变电阻器108-1、108-2、108-3串联。如上所述，可变电阻器108-1、108-2、108-3中的每个均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区。可变电阻器的电阻至少部分地基于施加给栅极结构的电压，从而调节相应的沟道区的电阻。
图14示出配置有开关电容器元件的可变电容电路1400的另一个实例。电路1400包括连接至端口P1并且设置为相互并联的电容器106-1、106-2、106-3。每个电容器106-1、106-2、106-3都与相应的可变电阻器108-1、108-2、108-3串联连接。可变电阻器108-1、108-2、108-3连接在一起并且连接至端口P2，并且每个均包括在其上方形成有栅极结构的半导体衬底中所形成的沟道区，使得基于施加给栅极结构的电压来调节沟道的电阻。开关电容器件包括设置为与开关148串联的电容器150，该开关电容器件被设置为与电容器106-3并联。例如，电容器150连接至端口P1，电容器106-1、106-2、106-3也连接至端口P1，并且开关148连接至设置在电容器106-3和可调电阻器108-3之间的节点。
图15示出可变电容电路1500的另一个实例。可变电容电路1500包括相互并联地设置的多个电容器106-1、106-2、106-3，每个电容器106-1、106-2、106-3都被设置为与相应的可变电阻器108-1、108-2、108-3串联。在一些实施例中，可变电阻器108-1、108-2、108-3包括设置在半导体衬底中所形成的各自沟道区上方的相应的栅极结构。每个可变电阻器108-1、108-2、108-3的电阻均至少部分地基于施加给栅极结构的电压，从而调节沟道区的电阻。
电路1500的开关电容器元件被设置为与电容器106-3和可变电阻器108-3的串联组合并联，并且包括设置为与开关148-2串联的电容器150。例如，电容器150连接至端口P1，并且开关148-2连接至端口P2。当另一个开关148-1连接至设置在电容器106-1和可调电阻器108-1之间的节点以及端口P2时，该开关148-1被设置为与可调电阻器108-1并联。
在多种不同的半导体工艺和封装技术中均可以使用本文中所公开的可变电容电路。在一些实施例中，在不同衬底中或上实现不同器件。例如，可变电阻器108可以形成在第一衬底中并且连接至形成在第二衬底上方的电容器106，其中，该第二衬底使用中介层连接至第一衬底。图16示出包括其中形成有可变电阻器108的衬底118的2.5D集成电路（“IC”）的一个实例。在衬底118上方形成一个或多个金属间介电（“IMD”）层152。
底部填充物154用于将形成在衬底118上方的IMD层154连接至形成在中介层158下方的IMD层156。在一些实施例中，在设置在中介层158下方的IMD层156中形成一个或多个电容器106，或者在形成在连接至中介层158的另一个衬底（未示出）上方的金属层中形成一个或多个电容器106。设置在底部填充物154中的焊球或微凸块（μbump）160可以用于将衬底118连接至中介层158。
在一些实施例中，诸如图17所示的实施例，通过形成在一个衬底118-2中的一个或多个可变电阻器108和形成在另一个衬底118-1上方的一个或多个电容器106将一对衬底118-1、118-2连接在一起。IMD层152、154分别形成在衬底118-1、118-2上方，一个或多个底部填充物层154用于将IMD层152、154和衬底118-1、118-2连接在一起。
本文中公开的可变电容器件和电路有利地利用可变电阻器来调节电容。可变电阻器的使用能够对电容进行调节，同时提供比传统MOS变容二极管更高的Q值。另外，与其他传统可变电容器件相比，可变电阻器的使用占用少量表面积，并且能够将电容器实现为金属绝缘体金属（“MIM”）电容器、MOM电容器以及微机电系统（“MEMS”）电容器。
在一些实施例中，可变电容器件包括具有第一电容的电容器和与电容器串联连接的可变电阻器。可变电阻器包括形成在沟道区上方的栅极结构，沟道区被限定在形成在半导体衬底中的掺杂阱内。可变电阻器的电阻基于施加给栅极结构的电压，从而调节沟道的电阻和可变电容器件的电容。
在一些实施例中，在用于可变电阻器的一对接触件之间，沟道被限定在掺杂阱的上表面中，其中，该对接触件设置在掺杂阱的上表面中。
在一些实施例中，在设置在半导体衬底上方的至少一个金属层中形成电容器，并且该电容器包括第一极板，第一极板包括在第一方向上延伸的第一部分、以及在垂直于第一方向的第二方向上从第一部分延伸的第一多个部分。第二极板包括设置在离第一部分的一距离处并且在第一方向上延伸的第二部分、以及在第二方向上从第二部分延伸的第二多个部分。第二多个部分与第一多个部分相互交叉。
在一些实施例中，隔离层设置在半导体衬底的上表面上方并且形成电容器极板的至少一个金属层的下表面下方。隔离层与栅极结构横向地间隔开，并且与掺杂阱不重叠。
在一些实施例中，在第一金属层中设置第一部分和第二部分以及第一多个部分和第二多个部分。第一极板和第二极板中的每个均包括设置在第二金属层中的部分，第二金属层设置在第一金属层上方或上方。
在一些实施例中，第一极板包括：设置在第二金属层中并且在第一方向上延伸的第三部分、以及设置在第二金属层中并且在第二方向上延伸的第三多个部分。第二极板包括：以离第三部分的一距离设置在第二金属层中并且在第一方向上延伸的第四部分、以及设置在第二金属层中并且在第二方向上延伸的第四多个部分。第二多个部分与第三多个部分相互交叉。
在一些实施例中，电容器包括：在设置在半导体衬底上方的第一金属层中所形成的第一极板和形成在第二金属层中的第二极板，其中，第二金属层位于第一金属层上方或下方。
在一些实施例中，可变电阻器是第一可变电阻器，并且可变电容器件包括连接至第一可变电阻器的第二可变电阻器。第二可变电阻器包括在限定在掺杂阱中的第二沟道区上方所形成的第二栅极结构。第二可变电阻器的电阻基于施加给第二栅极结构的电压，从而调节第二沟道的电阻和可变电容器件的电容。
在一些实施例中，第二沟道与第一沟道横向地间隔开，并且被限定在可变电阻器的一对接触件之间，该对接触件设置在掺杂阱的上表面中。
在一些实施例中，一种制造可变电容器件的方法包括：形成可变电阻器；以及在设置在半导体衬底上方的一个或多个金属层中形成电容器，使得电容器与可变电阻器串联连接。可变电阻器的电阻基于施加给栅极结构的电压，该栅极结构被设置在半导体衬底的上表面上方并且在形成电容器的一个或多个金属层下方，使得调节形成在半导体衬底中的可变电阻器的沟道的电阻和可变电容器件的电容。
在一些实施例中，该方法包括：掺杂半导体衬底的上表面，以形成掺杂阱；掺杂掺杂阱的上表面，以形成横向地间隔开接触件，沟道位于横向地间隔开接触件之间；以及在掺杂阱的上表面上方并且在横向地间隔开接触件之间形成栅极结构。
在一些实施例中，电容器是金属氧化物金属电容器。
在一些实施例中，电容器是金属绝缘体金属电容器。
在一些实施例中，电容器是微机电系统电容器。
在一些实施例中，一种可变电容器件包括相互并联地布置的多个电路元件。多个电路元件中的每个均包括具有第一电容的电容器和与电容器串联的可变电阻器。可变电阻器包括形成在沟道区上方的栅极结构，沟道区被限定在半导体衬底中所形成的掺杂阱内。可变电阻器的电阻基于施加给栅极结构的电压，从而调节沟道的电阻和可变电容器件的电容。
在一些实施例中，沟道在可变电阻器的一对接触件之间被限定在的掺杂阱的上表面中，该对接触件设置在掺杂阱的上表面中。
在一些实施例中，在设置在半导体衬底上方的至少一个金属层中形成电容器。电容器包括第一极板和第二极板。第一极板包括在第一方向上延伸的第一部分、以及在垂直于第一方向的第二方向上从第一部分延伸的第一多个部分。第二极板包括设置在离第一部分的一距离处并且在第一方向上延伸的第二部分、以及在第二方向上从第二部分延伸的第二多个部分。第二多个部分与第一多个部分相互交叉。
在一些实施例中，隔离层设置在半导体衬底的上表面上方并且在形成电容器极板的至少一个金属层的下表面下方。隔离层与栅极结构横向地间隔开并且与掺杂阱不重叠。
在一些实施例中，第一部分和第二部分以及第一多个部分和第二多个部分设置在第一金属层中。第一极板和第二极板中的每个均包括设置在第二金属层中的部分，第二金属层设置在第一金属层上方或下方。
在一些实施例中，第一极板包括：设置在第二金属层中并且在第一方向上延伸的第三部分、以及设置在第二金属层中并且在第二方向上延伸的第三多个部分。第二极板包括：以离第三部分一距离设置在第二金属层中并且在第一方向上延伸的第四部分；以及设置在第二金属层中并且在第二方向上延伸的第四多个部分。第二多个部分与第三多个部分相互交叉。
虽然根据示例性实施例描述了器件、电路和方法，但是它们不限于此。而是，所附权利要求应该被广泛地解释为包括在不背离器件、电路和方法的等价物的精神和范围的情况下由本领域技术人员作出器件、电路和方法的其他变型例和实施例。
Claims (20)
1.一种可变电容器件，包括：
电容器，具有第一电容；以及
可变电阻器，与所述电容器串联连接，所述可变电阻器包括形成在沟道区上方的栅极结构，其中，所述沟道区被限定在形成在半导体衬底中的掺杂阱内，
其中，所述可变电阻器的电阻基于施加给所述栅极结构的电压，从而调节所述沟道的电阻和所述可变电容器件的电容。
2.根据权利要求1所述的可变电容器件，其中，所述沟道在所述可变电阻器的一对接触件之间被限定在掺杂阱的上表面中，其中，所述一对接触件被设置在所述掺杂阱的上表面中。
3.根据权利要求1所述的可变电容器件，其中，在设置在所述半导体衬底上方的至少一个金属层中形成所述电容器，并且所述电容器包括：
第一极板，包括：
第一部分，在第一方向上延伸；和
第一多个部分，在垂直于所述第一方向的第二方向上从所述第一部分延伸；以及
第二极板，包括：
第二部分，设置为与所述第一部分相距一距离并且在所述第一方向上延伸；和
第二多个部分，在所述第二方向上从所述第二部分延伸，所述第二多个部分与所述第一多个部分相互交叉。
4.根据权利要求3所述的可变电容器件，其中，在所述半导体衬底的上表面上方并且在形成电容器极板的所述至少一个金属层的下表面下方设置隔离层，所述隔离层与所述栅极结构横向地间隔开并且不与所述掺杂阱重叠。
5.根据权利要求3所述的可变电容器件，其中，在第一金属层中设置所述第一部分和所述第二部分以及所述第一多个部分和所述第二多个部分，并且所述第一极板和所述第二极板均包括设置在第二金属层中的部分，所述第二金属层设置在所述第一金属层上方或下方。
6.根据权利要求5所述的可变电容器件，其中，
所述第一极板包括：
第三部分，设置在所述第二金属层中并且在所述第一方向上延伸；和
第三多个部分，设置在所述第二金属层中并且在所述第二方向上延伸；以及
所述第二极板包括：
第四部分，与所述第三部分相距一距离地设置在所述第二金属层中，并且在所述第一方向上延伸；和
第四多个部分，设置在所述第二金属层中并且在所述第二方向上延伸，所述第四多个部分与所述第三多个部分相互交叉。
7.根据权利要求1所述的可变电容器件，其中，所述电容器包括：在设置在所述半导体衬底上方的第一金属层中所形成的第一极板和在第二金属层中所形成的第二极板，其中，所述第二金属层位于所述第一金属层上方或下方。
8.根据权利要求1所述的可变电容器件，其中，所述可变电阻器是第一可变电阻器，并且所述可变电容器件包括连接至所述第一可变电阻器的第二可变电阻器，所述第二可变电阻器包括：
第二栅极结构，形成在所述掺杂阱中所限定的第二沟道区上方，所述第二可变电阻器的电阻基于施加给所述第二栅极结构的电压，从而调节所述第二沟道的电阻和所述可变电容器件的电容。
9.根据权利要求8所述的可变电容器件，其中，所述第二沟道与第一沟道横向地间隔开，并且被限定在所述可变电阻器的一对接触件之间，所述一对接触件设置在所述掺杂阱的上表面中。
10.一种制造可变电容器件的方法，包括：
形成可变电阻器；以及
在设置半导体衬底上方的一个或多个金属层中形成电容器，使得所述电容器与所述可变电阻器串联连接，
其中，所述可变电阻器的电阻基于施加给栅极结构的电压，所述栅极结构设置在所述半导体衬底的上表面上方并且在形成所述电容器的所述一个或多个金属层下方，使得调节形成在所述半导体衬底中的所述可变电阻器的沟道的电阻和所述可变电容器件的电容。
11.根据权利要求10所述的方法，进一步包括：
掺杂所述半导体衬底的上表面，以形成掺杂阱；
掺杂所述掺杂阱的上表面，以形成横向地间隔开的接触件，所述沟道位于所述接触件之间；以及
在所述掺杂阱的所述上表面上方并且在横向间隔开的所述接触件之间形成所述栅极结构。
12.根据权利要求10所述的方法，其中，所述电容器是金属-氧化物-金属电容器。
13.根据权利要求10所述的方法，其中，所述电容器是金属-绝缘体-金属电容器。
14.根据权利要求10所述的方法，其中，所述电容器是微机电系统电容器。
15.一种可变电容器件，包括：
多个电路元件，布置为相互并联，所述多个电路元件中的每个均包括：
电容器，具有第一电容；以及
可变电阻器，与所述电容器串联连接，所述可变电阻器包括形成在沟道区上方的栅极结构，所述沟道区被限定在半导体衬底中所形成的掺杂阱内，
其中，所述可变电阻器的电阻基于施加给所述栅极结构的电压，从而调节所述沟道的电阻和所述可变电容器件的电容。
16.根据权利要求15所述的可变电容器件，其中，所述沟道在所述可变电阻器的一对接触件之间被限定在所述掺杂阱的上表面中，所述一对接触件设置在所述掺杂阱的所述上表面中。
17.根据权利要求15所述的可变电容器件，其中，在设置在所述半导体衬底上方的至少一个金属层中形成所述电容器，并且所述电容器包括：
第一极板，包括：
第一部分，在第一方向上延伸；和
第一多个部分，在垂直于所述第一方向的第二方向上从所述第一部分延伸；以及
第二极板，包括：
第二部分，设置为与所述第一部分相距一距离并且在所述第一方向上延伸；和
第二多个部分，在所述第二方向上从所述第二部分延伸，所述第二多个部分与所述第一多个部分相互交叉。
18.根据权利要求17所述的可变电容器件，其中，在所述半导体衬底的上表面上方并且在形成电容器极板的所述至少一个金属层的下表面下方设置隔离层，所述隔离层与所述栅极结构横向地间隔开并且不与所述掺杂阱重叠。
19.根据权利要求17所述的可变电容器件，其中，所述第一部分和所述第二部分以及所述第一多个部分和所述第二多个部分设置在第一金属层中，并且所述第一极板和所述第二极板均包括设置在第二金属层中的部分，所述第二金属层设置在所述第一金属层上方或下方。
20.根据权利要求19所述的可变电容器件，其中，
所述第一极板包括：
第三部分，设置在所述第二金属层中并且在所述第一方向上延伸；和
第三多个部分，设置在所述第二金属层中并且在所述第二方向上延伸；以及
所述第二极板包括：
第四部分，与所述第三部分相距一距离地设置在所述第二金属层中，并且在所述第一方向上延伸；和
第四多个部分，设置在所述第二金属层中并且在所述第二方向上延伸，所述第四多个部分与所述第三多个部分相互交叉。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/916,620 US9312221B2 (en) | 2013-06-13 | 2013-06-13 | Variable capacitance devices |
| US13/916,620 | 2013-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241244A CN104241244A (zh) | 2014-12-24 |
| CN104241244B true CN104241244B (zh) | 2017-07-11 |
Family
ID=52018527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310346901.1A Active CN104241244B (zh) | 2013-06-13 | 2013-08-09 | 可变电容器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9312221B2 (zh) |
| CN (1) | CN104241244B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570222B2 (en) | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
| US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
| US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
| US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| DE102017106400A1 (de) * | 2017-03-24 | 2018-09-27 | Endress+Hauser SE+Co. KG | Konfigurationsschalter sowie Busteilnehmer mit einem solchen Konfigurationsschalter |
| IT201700108918A1 (it) * | 2017-09-28 | 2019-03-28 | St Microelectronics Srl | Condensatore per alte tensioni schermato, sistema includente il condensatore e metodo di fabbricazione del condensatore |
| US10916622B2 (en) | 2017-09-28 | 2021-02-09 | Stmicroelectronics S.R.L. | High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor |
| CN108172565B (zh) * | 2017-12-27 | 2020-12-11 | 上海艾为电子技术股份有限公司 | 一种mom电容及集成电路 |
| US20200020686A1 (en) * | 2018-07-13 | 2020-01-16 | Qualcomm Incorporated | Stacked metal-oxide-semiconductor, metal-oxide-metal, and metal-insulator-metal capacitors |
| US10910358B2 (en) * | 2019-01-30 | 2021-02-02 | Micron Technology, Inc. | Integrated assemblies having capacitive units, and having resistive structures coupled with the capacitive units |
| CN113690214A (zh) * | 2020-05-19 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| US11626366B2 (en) * | 2021-06-22 | 2023-04-11 | Silicon Laboratories Inc. | Shielding using layers with staggered trenches |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198123B1 (en) * | 1997-08-29 | 2001-03-06 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor connected to a lateral transistor |
| CN101276812A (zh) * | 2007-03-29 | 2008-10-01 | 松下电器产业株式会社 | 电容器结构 |
| TW201218349A (en) * | 2010-09-06 | 2012-05-01 | Shu-Lu Chen | Electrical switch using a recessed channel gated resistor structure and method for three dimensional integration of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE516291C2 (sv) | 1999-06-15 | 2001-12-10 | Ericsson Telefon Ab L M | Omkopplingsbara kondensatorer samt förfarande för viktning av en insignal |
| US6737698B1 (en) * | 2002-03-11 | 2004-05-18 | Silicon Laboratories, Inc. | Shielded capacitor structure |
| US7336134B1 (en) | 2004-06-25 | 2008-02-26 | Rf Micro Devices, Inc. | Digitally controlled oscillator |
| US8237243B2 (en) * | 2009-03-18 | 2012-08-07 | International Business Machines Corporation | On-chip capacitors with a variable capacitance for a radiofrequency integrated circuit |
| US20100327902A1 (en) * | 2009-06-25 | 2010-12-30 | Uniram Technology, Inc. | Power saving termination circuits for dram modules |
-
2013
- 2013-06-13 US US13/916,620 patent/US9312221B2/en active Active
- 2013-08-09 CN CN201310346901.1A patent/CN104241244B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198123B1 (en) * | 1997-08-29 | 2001-03-06 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor connected to a lateral transistor |
| CN101276812A (zh) * | 2007-03-29 | 2008-10-01 | 松下电器产业株式会社 | 电容器结构 |
| TW201218349A (en) * | 2010-09-06 | 2012-05-01 | Shu-Lu Chen | Electrical switch using a recessed channel gated resistor structure and method for three dimensional integration of semiconductor device |
| US8653598B2 (en) * | 2010-09-06 | 2014-02-18 | Shu-Lu Chen | Electrical switch using gated resistor structures and three-dimensional integrated circuits using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140367831A1 (en) | 2014-12-18 |
| CN104241244A (zh) | 2014-12-24 |
| US9312221B2 (en) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241244B (zh) | 可变电容器件 | |
| CN103311218B (zh) | 用于鱼骨形差分电容器的结构和方法 | |
| US9899982B2 (en) | On-chip electromagnetic bandgap (EBG) structure for noise suppression | |
| JP2019523553A5 (zh) | ||
| CN107017228A (zh) | 集成电路的标准单元布局结构及其形成方法 | |
| US10121781B2 (en) | 3D IC with serial gate MOS device, and method of making the 3D IC | |
| CN205645809U (zh) | 半导体器件 | |
| CN106972028A (zh) | 用于绝缘体上硅的s接触 | |
| CN207116422U (zh) | 带屏蔽结构的集成电路 | |
| TWI499056B (zh) | 在鰭式場效電晶體（ＦｉｎＦＥＴ）製程中之多閘極變容器及互補變容器 | |
| CN106252328A (zh) | 半导体装置 | |
| CN108122887A (zh) | 半导体装置 | |
| US10672860B2 (en) | Multi-terminal inductor for integrated circuit | |
| CN105590899B (zh) | 半导体集成电路 | |
| CN106463530A (zh) | 下方具有时钟门控电源和信号布线的两侧上金属 | |
| CN205582908U (zh) | 集成电路 | |
| CN103579178B (zh) | 置于集成电路产品中装置层级的电容器及其制作方法 | |
| US9035464B2 (en) | 3D IC with serial gate MOS device, and method of making the 3D IC | |
| CN105655308A (zh) | 具有掩埋掺杂区域和接触结构的半导体器件 | |
| TW201630158A (zh) | 半導體積體電路 | |
| US20230056697A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN104658999B (zh) | 用于多层结构的层间连接件 | |
| CN107534063A (zh) | 一种低损耗耦合电容器的装置和方法 | |
| CN110291630A (zh) | 包括拓扑绝缘体材料的电互连 | |
| CN103904136B (zh) | 变容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |