CN104241117A - 图形化方法 - Google Patents

图形化方法 Download PDF

Info

Publication number
CN104241117A
CN104241117A CN201310232131.8A CN201310232131A CN104241117A CN 104241117 A CN104241117 A CN 104241117A CN 201310232131 A CN201310232131 A CN 201310232131A CN 104241117 A CN104241117 A CN 104241117A
Authority
CN
China
Prior art keywords
list structure
layer
etching
critical size
predetermined critical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310232131.8A
Other languages
English (en)
Other versions
CN104241117B (zh
Inventor
张城龙
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310232131.8A priority Critical patent/CN104241117B/zh
Publication of CN104241117A publication Critical patent/CN104241117A/zh
Application granted granted Critical
Publication of CN104241117B publication Critical patent/CN104241117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种图形化方法，包括：提供基底；在所述基底上形成第一薄膜层；对所述第一薄膜层进行第一刻蚀，刻蚀至所述第一薄膜层下表面，形成多个平行排列的第一条状结构，所述第一条状结构的顶部宽度小于底部宽度，相邻两个第一条状结构之间具有窗口；在所述窗口内填充牺牲层，所述牺牲层的高度小于所述第一条状结构的高度；以所述牺牲层为掩膜，对所述第一条状结构进行第二刻蚀，刻蚀所述第一条状结构至所述第一条状结构下表面，将每一个第一条状结构刻成两个第二条状结构，所述第二条状结构为三棱柱状，所述第二条状结构的高度等于所述牺牲层的高度；去除所述牺牲层，得到预定关键尺寸的条状结构。本图形化方法，能够有效减小图形的关键尺寸。

Description

图形化方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种图形化方法。
背景技术
半导体技术在摩尔定律的驱动下，工艺节点被持续减小。随着半导体器件性能需求的不断提高，半导体的制造难度也不断加大。制造集成度更高的器件有赖于光刻技术，但随着半导体工艺节点的越来越低，现有的常用光刻技术已难以满足制备要求。
现有技术中为克服光刻技术难以实现更小工艺节点的缺点，常使用的方法为侧墙图形化技术（Spacer patterning technology，SPT）。该技术的具体步骤如下：
参考图1，提供基底1，在基底1上形成薄膜层2，在薄膜层2上形成刻蚀停止层3，然后在刻蚀停止层3上形成宽度为W1的柱体（Core）4。
参考图2，在柱体4周围形成侧墙（Spacer）5。侧墙5的具体形成方法为：使用原子层沉积工艺在柱体4和刻蚀停止层3上形成介质层，然后采用干法刻蚀所述介质层，形成侧墙5。控制原子层沉积工艺参数，使相邻侧墙之间的间隔W2等于W1。
参考图3，以侧墙5作为掩膜层对柱体4、刻蚀停止层3、薄膜层2进行刻蚀，并使刻蚀停止于基底1的上表面，形成刻蚀窗口6。
参考图3和图4，去除侧墙5和刻蚀停止层3，完成对薄膜层2的图形化。
使用该方法可以得到关键尺寸非常小的刻蚀窗口6。但根据刻蚀窗口6关键尺寸的需要，必须严格控制柱体4的尺寸，并需要控制工艺以形成特定厚度的侧墙5，即为了得到关键尺寸为W1的刻蚀窗口6，必须使柱体4尺寸为W1，并使相邻侧墙5之间的间隔W2等于W1。在实际操作中，柱体4的尺寸和侧墙5的厚度控制难度大。
因此需要寻找一种新的图形化方法，能够有效减小图形的关键尺寸。
发明内容
本发明解决的问题是提供一种新的图形化方法，可以有效减小图形的关键尺寸。
为解决上述问题，本发明提供一种图形化方法，包括：提供基底；在所述基底上形成第一薄膜层；对所述第一薄膜层进行第一刻蚀，刻蚀至所述第一薄膜层下表面，形成多个平行排列的第一条状结构，所述第一条状结构的顶部宽度小于底部宽度，相邻两个第一条状结构之间具有窗口；在所述窗口内填充牺牲层，所述牺牲层的高度小于所述第一条状结构的高度；以所述牺牲层为掩膜，对所述第一条状结构进行第二刻蚀，刻蚀所述第一条状结构至所述第一条状结构下表面，将每一个第一条状结构刻成两个第二条状结构，所述第二条状结构为三棱柱状，所述第二条状结构的高度等于所述牺牲层的高度；去除所述牺牲层。
可选的，所述第二条状结构为满足预定关键尺寸的条状结构；或者，去除所述牺牲层后，还包括：重复所述填充牺牲层、所述第二刻蚀、去除牺牲层的步骤，直至得到预定关键尺寸的条状结构。
可选的，相邻两所述预定关键尺寸的条状结构底部相连接。
可选的，所述预定关键尺寸的条状结构用于制作栅极，形成所述预定关键尺寸的条状结构后，还包括：刻蚀所述预定关键尺寸的条状结构，使相邻两所述预定关键尺寸的条状结构的底部相互隔开，且各所述条状结构顶部宽度大于零。
可选的，所述预定关键尺寸的条状结构用作掩膜，在形成第一薄膜层之前，还包括在所述基底上形成第二薄膜层，形成所述预定关键尺寸的条状结构后，还包括：刻蚀所述预定关键尺寸的条状结构，使相邻两所述预定关键尺寸的条状结构的底部形成开口，所述开口延伸至第二薄膜层上表面；通过所述开口刻蚀所述第二薄膜层至所述第二薄膜层底部，形成图形化的第二薄膜层。
可选的，预定关键尺寸的条状结构用于制作栅极结构的三角形沟道阵列，形成所述预定关键尺寸的条状结构后，还包括：在所述预定关键尺寸的条状结构上形成栅介质层。
可选的，形成栅介质层的方法为：在所述预定关键尺寸的条状结构上沉积栅介质层；或者，氧化所述预定关键尺寸的条状结构表面以形成栅介质层。
可选的，所述第一刻蚀的方法包括：在所述第一薄膜层上形成图形化的掩膜层，所述图形化的掩膜层定义了所述第一条状结构的位置；以所述图形化的掩膜层为掩膜，对所述第一薄膜层进行各向异性刻蚀。
可选的，所述多个第一条状结构相同。
可选的，所述窗口在垂直第一条状结构长度方向上的横截面呈V型。
可选的，所述第一条状结构在垂直其长度方向上的横截面呈等腰三角形，且所述等腰三角形的底边位于所述基底的上表面，所述牺牲层的高度为所述等腰三角形底边上的高度的一半。
可选的，所述第一条状结构在垂直其长度方向上的横截面呈等腰梯形，且所述等腰梯形的底边位于所述基底的上表面，所述牺牲层的高度为由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度的一半。
可选的，所述两个第二条状结构相同。
可选的，所述第一薄膜层的材料为硅、多晶硅、氧化硅、氮化硅、无定形碳或金属。
可选的，第一刻蚀和第二刻蚀的方法为湿法刻蚀或等离子体刻蚀。
可选的，所述牺牲层的材料为硅、氧化硅、氮化硅、氮氧化硅、碳化硅、含氧氮化硅、氮化铝、氮化铜、氮化钛和氮化银中的一种或几种。
可选的，在所述窗口内填充牺牲层的方法为旋涂法或淀积法。
可选的，去除所述牺牲层的方法为等离子体刻蚀。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案中，通过第一刻蚀形成第一条状结构，相邻第一条状结构顶部之间的间距可以较大，即使使用光刻胶作为掩膜进行第一刻蚀，也能得到尺寸精确的第一条状结构。之后利用牺牲层作为掩膜层刻蚀所述第一条状结构以形成第二条状结构时，避免了使用光刻胶作为掩膜，从而克服了光刻技术对工艺节点的限制，能够制备得到现有光刻技术难以得到的关键尺寸，有效减小图形的关键尺寸。第一条状结构的顶部宽度小于底部宽度，则相邻第一条状结构之间形成的窗口顶部宽度大于所述窗口底部宽度，有利于牺牲层的填充。本技术方案相对于SPT技术，只需要在窗口中填充牺牲层作为刻蚀第一薄膜层的掩膜层，无需对柱体的尺寸进行精确控制，也无需通过原子层沉积技术来精确控制沉积层的厚度，降低了工艺成本。
进一步，重复填充牺牲层、刻蚀第一薄膜层、去除牺牲层的步骤，能够不断减小图形的关键尺寸。
进一步，所述第一条状结构在垂直其长度方向上的横截面呈等腰梯形，且所述等腰梯形的底边位于所述基底的上表面，所述牺牲层的高度为由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度的一半；且将每个所述第一条状结构刻蚀成两个在垂直其长度方向上的横截面呈等腰三角形的第二条状结构，所述两个第二条状结构的连接线位于所述第一条状结构底面的中线上，这样能够保证第二刻蚀后，所有第二条状结构在垂直其长度方向上的横截面呈相同的等腰三角形。完成图形化后，得到的图形全部相同，由此制备得到的器件，或用其作为掩膜刻蚀得到的器件也相同，使得器件的电学性能相同。同时，工艺参数无需每次进行复杂调节，降低了工艺难度。
进一步，所述第一条状结构相同，所述第一条状结构在垂直其长度方向上的横截面呈等腰三角形，且所述等腰三角形的底边位于所述基底的上表面，所述牺牲层的高度为所述等腰三角形底边上的高度的一半；且将每个所述第一条状结构刻蚀成两个在垂直其长度方向上的横截面呈等腰三角形的第二条状结构，所述两个第二条状结构的连接线位于所述第一条状结构底面的中线上，这样能够保证第二刻蚀后，所有第二条状结构在垂直其长度方向上的横截面呈相同的等腰三角形。完成图形化后，得到的图形全部相同，由此制备得到的器件，或用其作为掩膜刻蚀得到的器件也相同，使得器件的电学性能相同。同时，工艺参数无需每次进行复杂调节，降低了工艺难度。
附图说明
图1至图4是现有技术中侧墙图形化技术过程的剖面结构示意图；
图5至图16本发明第一实施例图形化方法过程的结构示意图；
图17至图19是本发明第二实施例图形化方法过程的结构示意图。
具体实施方式
本发明提供一种图形化方法，能够有效减小图形的关键尺寸。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参考图5，提供基底110，在所述基底110上形成第一薄膜层120。
形成所述第一薄膜层120的方法为化学气相沉积、物理气相沉积或外延生长法。
基底110的材质可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘体上硅或本领域所熟知的其他材料。
在具体实施例中，刻蚀所述第一薄膜层120时，所述第一薄膜层120与所述基底110具有很大的刻蚀选择比，使刻蚀能够停止于所述第一薄膜层120底部，而不会对所述基底110造成损伤。也可以在所述第一薄膜层120与所述基底110之间形成刻蚀停止层。图5所示的示意图中，所述第一薄膜层120与所述基底110之间没有形成刻蚀停止层。
参考图6，在所述第一薄膜层120上形成图形化的掩膜层130，所述图形化的掩膜层130定义了第一条状结构121（参考图7）的位置。
参考图6和图7，以所述图形化的掩膜层130为掩膜，对所述第一薄膜层120进行第一刻蚀，所述第一刻蚀为各向异性刻蚀，形成第一条状结构121，相邻两第一条状结构121之间具有窗口131。
参考图7和图8，其中，图7为形成多个平行排列的第一条状结构121的立体结构示意图，图8为图7沿切线AA’所切平面的示意图。
在具体实施例中，所述第一薄膜层120的材料为硅，所述图形化的掩膜层130的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅、含氧氮化硅、氮化铝、氮化铜、氮化钛或氮化银中的一种或几种。对所述第一薄膜层120进行各向异性刻蚀的方法可以是，使用氢氧化四甲铵（TMAH）作为刻蚀剂，在其他实施例中，也可以使用氢氧化钾等本领域所熟知的刻蚀剂。
继续参考图8，形成所述第一薄膜层120时，使窗口131的侧壁132为硅的（111）晶面，使用TMAH刻蚀所述第一薄膜层120时，由于TMAH刻蚀剂在硅的（111）晶面上的刻蚀非常缓慢，基本趋于停滞，所以刻蚀可以停止于所述侧壁132，形成第一条状结构121。
第一刻蚀的方法也可以是使用氯基等离子体对所述第一薄膜层120进行各向异性刻蚀。通过控制等离子体各处的浓度，等离子体浓度高处，所述第一薄膜层120被刻蚀的速率快；等离子体浓度低处，所述第一薄膜层120被刻蚀的速率慢，从而实现对所述第一薄膜层120的各向异性刻蚀。
第一刻蚀之后，使用氟碳基等离子体去除所述掩膜层130。
第一刻蚀后形成的所述第一条状结构121的顶部宽度d1小于底部宽度d2，相邻两个第一条状结构121之间具有窗口131。
在具体实施例中，如图7和图8所示，所述多个第一条状结构121相同；所述窗口131在垂直第一条状结构121长度方向上的横截面呈V型。这时，第一条状结构121在垂直其长度方向上的横截面呈等腰梯形。
在其他实施例中，所述多个第一条状结构121可以不相同，例如，所述多个第一条状结构121的顶部宽度不相同。所述窗口131在垂直第一条状结构121长度方向上的横截面也可以不呈V型。例如，相邻第一条状结构121底边相互间隔。
本实施例中，由于所述图形化的掩膜层130中图形的关键尺寸可以较大。因此，利用光刻工艺图形化时不存在达不到工艺节点的问题，形成的所述图形化的掩膜层130具有精确尺寸。以所述图形化的掩膜层130为掩膜，通过第一刻蚀得到的第一条状结构121也具有精确尺寸。
参考图8和图9，在所述窗口131内填充牺牲层140，所述牺牲层140的高度H2小于所述第一条状结构的高度H3。
由于，所述第一条状结构121的顶部宽度d1小于底部宽度d2，所以所述窗口131顶部宽度大于所述窗口131的底部宽度，这有利于所述牺牲层140的填充。填充所述牺牲层140的方法可以为旋涂法或者沉积法。
在具体实施例中，所述第一条状结构121在垂直其长度方向上的横截面呈等腰梯形，且所述等腰梯形的底边位于所述基底110的上表面，所述牺牲层140的高度H2为由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度H1的一半。图9中的虚线为所述等腰梯形两腰的延长线。
在其他实施例中，所述牺牲层140的高度H2可以不等于由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度H1的一半。
在具体实施例中，所述第一薄膜层120的材料为硅，所述牺牲层140的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅、含氧氮化硅、氮化铝、氮化铜、氮化钛和氮化银中的一种或几种。
参考图9和图10，以所述牺牲层140为掩膜，对所述第一条状结构121进行第二刻蚀，刻蚀所述第一条状结构121至所述第一条状结构121下表面，将每一个第一条状结构121刻成两个第二条状结构122，所述第二条状结构122为三棱柱状，所述第二条状结构122的高度等于所述牺牲层140的高度H2。
在具体实施例中，所述两个第二条状结构122的连接线位于所述第一条状结构121底面的中线上。参考图10，在垂直第一条状结构121长度方向的截面上，相邻两三角形的连接点a位于对应等腰梯形的中点。由于所述第一条状结构121在垂直其长度方向上的横截面呈等腰梯形，且所述牺牲层140的高度H2为由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度H1的一半，所以所述两个第二条状结构122相同，且在垂直其长度方向上的横截面呈等腰三角形。
由于所述多个第一条状结构121相同，所以各所述第二条状结构122在垂直其长度方向上的横截面为相同的等腰三角形。各所述第二条状结构122相同，由所述第二条状结构122制备得到的器件，或用所述第二条状结构122作为掩膜刻蚀得到的器件也相同，使得器件的电学性能相同。
在其他实施例中，各所述第二条状结构122可以不同。
图10中的虚线为第一条状结构121刻蚀前的轮廓。
本技术方案相对于SPT技术，只需要在窗口131中填充牺牲层140作为第二刻蚀的掩膜，无需对柱体的尺寸进行精确控制，也无需通过原子层沉积技术来精确控制沉积层的厚度，降低了工艺成本。
所述第二刻蚀的方法可以参考所述第一刻蚀。
参考图11和图12，去除所述牺牲层140。图11为去除所述牺牲层140后的立体结构示意图，图12为图11沿切线BB’所切平面的示意图。相邻两所述第二条状结构122底部相连。
在其他实施例中，相邻两所述第二条状结构122底部也可以不相连，即相邻两所述第二条状结构122的底部相互隔开。
去除所述牺牲层140的方法可以为等离子体刻蚀，使用氟碳基等离子体去除所述牺牲层140，这时，所述牺牲层140与所述第一薄膜层120之间具有很大的刻蚀选择比。
以上实施例仅以第一薄膜层120的材料为硅进行说明。
在其他实施例中，所述第一薄膜层120的材料可以为无定形碳、氧化硅、氮化硅、无定形碳或金属。也可以为本领域所熟知的其他材料。选择所述图形化的掩膜层130和牺牲层140必须满足以下条件：
进行第一刻蚀时，所述第一薄膜层120与所述图形化的掩膜层130之间具有很高的选择比；去除所述图形化的掩膜层130时，所述图形化的掩膜层130与所述第一薄膜层120之间具有很高的选择比。
进行第二刻蚀时，所述第一薄膜层120与所述牺牲层140之间具有很高的选择比；去除所述牺牲层140时，所述牺牲层140与所述第一薄膜层120之间具有很高的选择比。
例如，所述第一薄膜层120的材料为氧化硅，所述图形化的掩膜层130和所述牺牲层140的材料为硅。
第一刻蚀和第二刻蚀的方法可以是使用氟碳基等离子体对所述第一薄膜层120进行各向异性刻蚀。去除所述图形化的掩膜层130和所述牺牲层140时，可以使用含氯基等离子体去除所述图形化的掩膜层130和所述牺牲层140。
本实施例中，第二条状结构为满足预定关键尺寸的条状结构，
若第二条状结构122用于制作半导体器件中栅极结构的三角形沟道阵列，形成第二条状结构122后，还需要在第二条状结构122的侧壁上形成栅介质层。形成所述栅介质层的方法可以为在第二条状结构122的侧壁上沉积栅介质层，或者氧化所述第二条状结构122的侧壁以形成栅介质层。
与柱形或矩形沟道相比，利用三角形沟道阵列的传统拐角控制的半导体器件通过提供两倍的线沟道数量，增加了拐角的数量和电流的面积。
若第二条状结构122用于制作栅极，形成第二条状结构122后，还包括以下步骤：
参考图12和图13，采用等离子体刻蚀法刻蚀所述第二条状结构122，使相邻两所述第二条状结构122相互隔开。由于刻蚀所述第二条状结构122时，不采用掩膜，所以在此过程中，各所述第二条状结构122顶部也被刻蚀，使得各所述第二条状结构122的顶部宽度大于零。
参考图14，若第二条状结构122用作掩膜，在形成第一薄膜层120之前，还在所述基底110上形成第二薄膜层1101。所述第二条状结构122的底部宽度为D。
形成第二条状结构122后，还包括以下步骤：
参考图15，刻蚀所述第二条状结构122，使相邻两第二条状结构122底部形成开口101，所述开口101延伸至第二薄膜层1101上表面。刻蚀所述第二条状结构122时，第二条状结构122的顶部也被刻蚀，使得所述第二条状结构122的顶部宽度大于零。
参考15和图16，通过所述开口101刻蚀所述第二薄膜层1101至所述第二薄膜层1101底部，形成图形化的第二薄膜层1102。并去除所述第二条状结构122。
所述开口101的尺寸与刻蚀所述第二条状结构122的时间有关，刻蚀时间越长，所述开口101的尺寸越大。可以通过控制刻蚀时间来控制所述开口101的尺寸，进而控制通过所述开口101刻蚀得到的图形化的第二薄膜层1102的尺寸。
图形化的第二薄膜层1102的关键尺寸W等于所述第二条状结构122在其长度方向上的截面的底边宽度D。
以上实施例仅以所述第一条状结构121在垂直其长度方向上的横截面呈等腰梯形为例进行说明。
在其他实施例中，所述第一条状结构121在垂直其长度方向上的横截面呈等腰三角形，且所述等腰三角形的底边位于所述基底110的上表面。这时，所述第一条状结构121的顶部宽度为零。为得到相同的第二条状结构122，所述牺牲层140的高度为所述等腰三角形底边上的高度的一半。
第二实施例
第二实施例与第一实施例的区别在于：第二条状结构122在垂直其长度方向上的截面的底边宽度未达到预定关键尺寸。需要重复所述填充牺牲层、所述第二刻蚀、去除牺牲层的步骤，直至得到预定关键尺寸的条状结构。
第二实施例中图形化方法包括：
参考图12，形成第二条状结构122；
该步骤可以参考第一实施例中形成第二条状结构122的方法。
参考图17，在相邻第二条状结构122之间的间隙中填充牺牲层141；
该步骤可以参考第一实施例中填充牺牲层140的方法。
参考图18，以所述牺牲层141为掩膜，对所述第二条状结构122进行各向异性刻蚀，形成第三条状结构123；
具体参考第一实施例中第二刻蚀的方法。
参考图19，去除牺牲层141；
该步骤可以参考第一实施例中去除牺牲层140的方法。
本实施例中以重复一次所述填充牺牲层、所述第二刻蚀、去除牺牲层的步骤为例进行说明，本发明中，重复所述填充牺牲层、所述第二刻蚀、去除牺牲层的步骤的次数需要根据预定器件关键尺寸来决定。
由于重复时，只有牺牲层的高度需要调整，其他参数可直接使用上一次的工艺参数，即其他参数无需每次进行复杂调节，降低了工艺难度。
重复填充牺牲层、刻蚀第一薄膜层、去除牺牲层的步骤，能够不断减小图像化的第一薄膜层的关键尺寸。相对于SPT技术，本实施例通过不断重复来逐步刻蚀第一薄膜层120以得到所需的关键尺寸，且不需要对柱体的尺寸进行精确控制，也无需通过原子层沉积技术来精确控制沉积层的厚度，降低了工艺成本，简化了工艺复杂度。
其他信息参考第一实施例的相关部分。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种图形化方法，其特征在于，包括：
提供基底；
在所述基底上形成第一薄膜层；
对所述第一薄膜层进行第一刻蚀，刻蚀至所述第一薄膜层下表面，形成多个平行排列的第一条状结构，所述第一条状结构的顶部宽度小于底部宽度，相邻两个第一条状结构之间具有窗口；
在所述窗口内填充牺牲层，所述牺牲层的高度小于所述第一条状结构的高度；
以所述牺牲层为掩膜，对所述第一条状结构进行第二刻蚀，刻蚀所述第一条状结构至所述第一条状结构下表面，将每一个第一条状结构刻成两个第二条状结构，所述第二条状结构为三棱柱状，所述第二条状结构的高度等于所述牺牲层的高度；
去除所述牺牲层。
2.如权利要求1所述的图形化方法，其特征在于，所述第二条状结构为满足预定关键尺寸的条状结构；
或者，去除所述牺牲层后，还包括：重复所述填充牺牲层、所述第二刻蚀、去除牺牲层的步骤，直至得到预定关键尺寸的条状结构。
3.如权利要求2所述的图形化方法，其特征在于，相邻两所述预定关键尺寸的条状结构底部相连接。
4.如权利要求3所述的图形化方法，其特征在于，所述预定关键尺寸的条状结构用于制作栅极，形成所述预定关键尺寸的条状结构后，还包括：
刻蚀所述预定关键尺寸的条状结构，使相邻两所述预定关键尺寸的条状结构的底部相互隔开，且各所述条状结构顶部宽度大于零。
5.如权利要求3所述的图形化方法，其特征在于，所述预定关键尺寸的条状结构用作掩膜，在形成第一薄膜层之前，还包括在所述基底上形成第二薄膜层，形成所述预定关键尺寸的条状结构后，还包括：
刻蚀所述预定关键尺寸的条状结构，使相邻两所述预定关键尺寸的条状结构的底部形成开口，所述开口延伸至第二薄膜层上表面；
通过所述开口刻蚀所述第二薄膜层至所述第二薄膜层底部，形成图形化的第二薄膜层。
6.如权利要求3所述的图形化方法，其特征在于，预定关键尺寸的条状结构用于制作栅极结构的三角形沟道阵列，形成所述预定关键尺寸的条状结构后，还包括：
在所述预定关键尺寸的条状结构上形成栅介质层。
7.如权利要求6所述的图形化方法，其特征在于，形成栅介质层的方法为：
在所述预定关键尺寸的条状结构上沉积栅介质层；或者，
氧化所述预定关键尺寸的条状结构表面以形成栅介质层。
8.如权利要求1所述的图形化方法，其特征在于，所述第一刻蚀的方法包括：
在所述第一薄膜层上形成图形化的掩膜层，所述图形化的掩膜层定义了所述第一条状结构的位置；
以所述图形化的掩膜层为掩膜，对所述第一薄膜层进行各向异性刻蚀。
9.如权利要求1所述的图形化方法，其特征在于，所述多个第一条状结构相同。
10.如权利要求9所述的图形化方法，其特征在于，所述窗口在垂直第一条状结构长度方向上的横截面呈V型。
11.如权利要求10所述的图形化方法，其特征在于，所述第一条状结构在垂直其长度方向上的横截面呈等腰三角形，且所述等腰三角形的底边位于所述基底的上表面，所述牺牲层的高度为所述等腰三角形底边上的高度的一半。
12.如权利要求10所述的图形化方法，其特征在于，所述第一条状结构在垂直其长度方向上的横截面呈等腰梯形，且所述等腰梯形的底边位于所述基底的上表面，所述牺牲层的高度为由所述等腰梯形两腰延长相交而形成的等腰三角形底边上的高度的一半。
13.如权利要求11或12所述的图形化方法，其特征在于，所述两个第二条状结构相同。
14.如权利要求1所述的图形化方法，其特征在于，所述第一薄膜层的材料为硅、多晶硅、氧化硅、氮化硅、无定形碳或金属。
15.如权利要求14所述的图形化方法，其特征在于，第一刻蚀和第二刻蚀的方法为湿法刻蚀或等离子体刻蚀。
16.如权利要求1所述的图形化方法，其特征在于，所述牺牲层的材料为硅、氧化硅、氮化硅、氮氧化硅、碳化硅、含氧氮化硅、氮化铝、氮化铜、氮化钛和氮化银中的一种或几种。
17.如权利要求1或16所述的图形化方法，其特征在于，在所述窗口内填充牺牲层的方法为旋涂法或淀积法。
18.如权利要求16所述的图形化方法，其特征在于，去除所述牺牲层的方法为等离子体刻蚀。
CN201310232131.8A 2013-06-09 2013-06-09 图形化方法 Active CN104241117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310232131.8A CN104241117B (zh) 2013-06-09 2013-06-09 图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310232131.8A CN104241117B (zh) 2013-06-09 2013-06-09 图形化方法

Publications (2)

Publication Number Publication Date
CN104241117A true CN104241117A (zh) 2014-12-24
CN104241117B CN104241117B (zh) 2017-05-17

Family

ID=52228973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310232131.8A Active CN104241117B (zh) 2013-06-09 2013-06-09 图形化方法

Country Status (1)

Country Link
CN (1) CN104241117B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105288747A (zh) * 2015-11-27 2016-02-03 西华大学 载姜黄素的聚乳酸生物支架及其制备方法
CN106809798A (zh) * 2015-11-27 2017-06-09 中国科学院苏州纳米技术与纳米仿生研究所 硅基纳米柱阵列的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
US6780708B1 (en) * 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105288747A (zh) * 2015-11-27 2016-02-03 西华大学 载姜黄素的聚乳酸生物支架及其制备方法
CN106809798A (zh) * 2015-11-27 2017-06-09 中国科学院苏州纳米技术与纳米仿生研究所 硅基纳米柱阵列的制备方法
CN106809798B (zh) * 2015-11-27 2018-09-11 中国科学院苏州纳米技术与纳米仿生研究所 硅基纳米柱阵列的制备方法

Also Published As

Publication number Publication date
CN104241117B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN107680972B (zh) 一种3d nand存储器件及其制造方法
US8541296B2 (en) Method of manufacturing dummy gates in gate last process
CN110034124A (zh) 一种3d nand存储器件及其制造方法
CN102592967B (zh) 半导体组件及其制造方法
CN104347371A (zh) 半导体结构的形成方法
US8969205B2 (en) Double patterning via triangular shaped sidewall spacers
CN107507831B (zh) 一种3d nand存储器的存储单元结构及其形成方法
CN103928392B (zh) 局部互连结构的制作方法
CN104241117A (zh) 图形化方法
US11456367B2 (en) Trench gate structure and method of forming a trench gate structure
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US11011601B2 (en) Narrow gap device with parallel releasing structure
CN112349588B (zh) 半导体结构的形成方法、晶体管
CN108346570B (zh) 一种半导体器件的制作方法
CN112768529B (zh) 一种半导体器件制备方法
CN104733324A (zh) 一种碳化硅器件的栅槽制作方法
CN105575787A (zh) 半导体结构的形成方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN103681281B (zh) 双重图形化膜层的方法
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
CN108550578A (zh) 三维存储器制造方法
CN104425217A (zh) 图形化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant