CN104184968B - 摄像装置和摄像显示系统 - Google Patents
摄像装置和摄像显示系统 Download PDFInfo
- Publication number
- CN104184968B CN104184968B CN201410207344.XA CN201410207344A CN104184968B CN 104184968 B CN104184968 B CN 104184968B CN 201410207344 A CN201410207344 A CN 201410207344A CN 104184968 B CN104184968 B CN 104184968B
- Authority
- CN
- China
- Prior art keywords
- line
- photographic device
- control
- circuit
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007547 defect Effects 0.000 claims abstract description 93
- 238000006243 chemical reaction Methods 0.000 claims abstract description 64
- 238000003384 imaging method Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 16
- 230000002285 radioactive effect Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 9
- 208000012839 conversion disease Diseases 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 48
- 238000010276 construction Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 10
- 230000002411 adverse Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000005611 electricity Effects 0.000 description 6
- WWSJZGAPAVMETJ-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-ethoxypyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)OCC WWSJZGAPAVMETJ-UHFFFAOYSA-N 0.000 description 5
- JQMFQLVAJGZSQS-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-N-(2-oxo-3H-1,3-benzoxazol-6-yl)acetamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)NC1=CC2=C(NC(O2)=O)C=C1 JQMFQLVAJGZSQS-UHFFFAOYSA-N 0.000 description 5
- CONKBQPVFMXDOV-QHCPKHFHSA-N 6-[(5S)-5-[[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]methyl]-2-oxo-1,3-oxazolidin-3-yl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C[C@H]1CN(C(O1)=O)C1=CC2=C(NC(O2)=O)C=C1 CONKBQPVFMXDOV-QHCPKHFHSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- OHVLMTFVQDZYHP-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CN1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O OHVLMTFVQDZYHP-UHFFFAOYSA-N 0.000 description 4
- SXAMGRAIZSSWIH-UHFFFAOYSA-N 2-[3-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,2,4-oxadiazol-5-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NOC(=N1)CC(=O)N1CC2=C(CC1)NN=N2 SXAMGRAIZSSWIH-UHFFFAOYSA-N 0.000 description 4
- WZFUQSJFWNHZHM-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 WZFUQSJFWNHZHM-UHFFFAOYSA-N 0.000 description 4
- YJLUBHOZZTYQIP-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)NN=N2 YJLUBHOZZTYQIP-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005622 photoelectricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VWVRASTUFJRTHW-UHFFFAOYSA-N 2-[3-(azetidin-3-yloxy)-4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]pyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound O=C(CN1C=C(C(OC2CNC2)=N1)C1=CN=C(NC2CC3=C(C2)C=CC=C3)N=C1)N1CCC2=C(C1)N=NN2 VWVRASTUFJRTHW-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KZEVSDGEBAJOTK-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[5-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CC=1OC(=NN=1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O KZEVSDGEBAJOTK-UHFFFAOYSA-N 0.000 description 2
- VPSXHKGJZJCWLV-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-(1-ethylpiperidin-4-yl)oxypyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)OC1CCN(CC1)CC VPSXHKGJZJCWLV-UHFFFAOYSA-N 0.000 description 2
- APLNAFMUEHKRLM-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(3,4,6,7-tetrahydroimidazo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)N=CN2 APLNAFMUEHKRLM-UHFFFAOYSA-N 0.000 description 2
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 2
- 101150105133 RRAD gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了摄像装置和摄像显示系统。所述摄像装置包括：均含有光电转换元件和一个或多个开关元件的多个像素；被设置用来进行至少一个第一开关元件的断开/闭合控制的多条控制线；为每条控制线设置的缓冲电路，且缓冲电路被构造用来将电压输出至每条控制线；设置在对应的控制线与对应的缓冲电路的电源之间的第二开关元件；和开关控制电路，在摄像驱动时开关控制电路将设置在多条控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的缓冲电路的电源之间的第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。根据本发明，能够抑制多重缺陷的发生，并抑制拍摄的图像质量的劣化。
Description
技术领域
本发明涉及一种含有光电转换元件的摄像装置以及包含这样的摄像装置的摄像显示系统。
背景技术
已经提出了在像素(摄像像素)中含有光电转换元件这一类型的各种摄像装置。这样的摄像装置的示例可以包括例如所谓的光学触摸平板、放射线摄像装置等等(例如参见日本待审查专利申请第2011-135561号公报)。
发明内容
如上所述的摄像装置具有这样的缺点：由于适合于对每个像素的开关元件进行导通/关断驱动的控制线的电短路等导致发生所谓的线缺陷，并且拍摄图像的图像质量相应地降低。
期望提出一种能够抑制拍摄图像质量降低的摄像装置以及包含这样的摄像装置的摄像显示系统。
根据本发明的实施例，提出了一种摄像装置，其包括：多个像素，每个所述像素含有光电转换元件以及一个或多个开关元件，所述光电转换元件用来基于入射光线的波长生成信号电荷；多条控制线，所述控制线被设置用来进行所述一个或多个开关元件中的至少一个第一开关元件的断开/闭合控制；缓冲电路，所述缓冲电路是为每条所述控制线设置的，并且所述缓冲电路用于将电压输出至每条所述控制线；第二开关元件，所述第二开关元件被设置在对应的所述控制线与对应的所述缓冲电路的电源之间；和开关控制电路，所述开关控制电路用于进行所述第二开关元件的断开/闭合控制，所述开关控制电路在摄像驱动时将设置在多条所述控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的所述缓冲电路的电源之间的所述第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。
根据本发明的实施例，提出了一种摄像显示系统，该系统设置有摄像装置和用来进行基于由所述摄像装置获取的摄像信号的图像显示的显示器。所述摄像装置包括：多个像素，每个所述像素含有光电转换元件以及一个或多个开关元件，所述光电转换元件用来基于入射光线的波长生成信号电荷；多条控制线，所述控制线被设置用来进行所述一个或多个开关元件中的至少一个第一开关元件的断开/闭合控制；缓冲电路，所述缓冲电路是为每条所述控制线设置的，并且所述缓冲电路用于将电压输出至每条所述控制线；第二开关元件，所述第二开关元件被设置在对应的所述控制线与对应的所述缓冲电路的电源之间；和开关控制电路，所述开关控制电路用于进行所述第二开关元件的断开/闭合控制。所述开关控制电路在摄像驱动时将设置在多条所述控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的所述缓冲电路的电源之间的所述第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。
在根据本发明的上述实施例的摄像装置和摄像显示系统中，所述第二开关元件被布置在被设置用来进行各个所述像素的所述第一开关元件的断开/闭合控制的多条所述控制线与所述控制线各自的所述缓冲电路的电源之间。在摄像驱动时，布置在所述多条控制线中的含有电短路部分的缺陷保持线与所述缺陷保持电路的所述缓冲电路的电源之间的所述第二开关元件被控制为处于断开状态，并且其它的第二开关元件被控制为处于闭合状态。因此，抑制了因不利影响波及所述缺陷保持线周围的其它配线而导致的所谓多重缺陷。
根据本发明的上述实施例中所述的摄像装置和摄像显示系统，所述第二开关元件布置在被设置用来进行各个所述像素的所述第一开关元件的断开/闭合控制的多条所述控制线与所述控制线各自的所述缓冲电路的电源之间。在摄像驱动时，布置在所述多条控制线中的缺陷保持线与所述缺陷保持电路的所述缓冲电路的电源之间的第二开关元件被控为处于断开状态，并且其它的第二开关元件被控制为处于闭合状态，从而抑制了多重缺陷的发生。因此，能够抑制拍摄的图像质量的劣化。
附图说明
这里所包括的附图提供了对本发明的进一步理解，这些附图被并入本说明书中且构成本说明书的一部分。附图图示了实施例，并且与本说明书一起用来解释本发明的原理。
图1是图示了根据本发明一个实施例的摄像装置的一个整体构造示例的框图。
图2A是图示了当摄像装置是间接转换型时的像素部的一个示意性构造示例的示意图。
图2B是图示了当摄像装置是直接转换型时的像素部的一个示意性构造的示意图。
图3是图示了图1中所示的像素等的一个详细构造示例的电路图。
图4是图示了图1中所示的列选择部的一个详细构造示例的框图。
图5是图示了图1所示的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图6是图示了图5中所示的行扫描部的一个详细构造示例的电路图。
图7是图示了图6中所示的开关控制电路的一个详细构造示例的电路图。
图8A是图示了由读出控制线与信号线之间的电短路造成的不利影响的一个示例的示意图。
图8B是图示了由读出控制线与信号线之间的电短路造成的不利影响的另一个示例的示意图。
图9是图示了在摄像驱动之前要进行的各个处理操作的流程的一个示例的流程图。
图10A是图示了在初始复位时要施加至字线(word line)和数据线的各个电压的一个示例的时序图。
图10B是图示了在初始复位时的开关开/闭控制操作的一个示例的示意图。
图11是图示了在缺陷检测时要施加至字线、数据线和读出控制线的各个电压的一个示例的时序图。
图12A是图示了在为了应对缺陷保持线而进行的开关开操作(openingoperation)时要施加至字线和数据线的各个电压的一个示例的时序图。
图12B是图示了为了应对缺陷保持线而进行的开关开操作的一个示例的示意图。
图13是图示了在摄像驱动时要施加至字线、数据线和读出控制线的各个电压的一个示例的时序图。
图14A是图示了与正常读出控制线相对应地设置的开关元件的控制状态(闭合状态)的一个示例的电路图。
图14B是图示了与缺陷保持线相对应地设置的开关元件的控制状态(断开状态)的一个示例的电路图。
图15是图示了根据变型例1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图16是图示了在图15所示的情况下在缺陷检测(图像获取)中要施加至字线、数据线和读出控制线的各个电压的一个示例的时序图。
图17是图示了根据变型例2的摄像装置的一个整体构造示例的示意图。
图18是图示了根据变型例3的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图19A是图示了根据变型例4-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图19B是图示了根据变型例4-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图20A是图示了根据变型例5-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图20B是图示了根据变型例5-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图21A是图示了根据变型例6-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图21B是图示了根据变型例6-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图22A是图示了根据变型例7-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图22B是图示了根据变型例7-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。
图23是图示了根据变型例8的像素等的一个构造示例的电路图。
图24是图示了根据变型例9的像素等的一个构造示例的电路图。
图25是图示了根据变型例10-1的像素等的一个构造示例的电路图。
图26是图示了根据变型例10-2的像素等的一个构造示例的电路图。
图27是示意了根据应用例的摄像显示系统的一个示意性构造示例的示意图。
具体实施方式
下面，将参照附图详细说明本发明的实施例。应注意，将以下面的顺序做出说明。
1.实施例(在控制布置在已经被电短路至信号线的读出控制线与缓冲电路的电源之间的开关处于断开状态的时候进行摄像操作的摄像装置的一个示例)
2.变型例1(读出控制线已经与偏置线(bias line)电短路的情况的一个示例)
3.变型例2(行扫描部等形成在不同于像素基板的基板上的情况的一个示例)
4.变型例3(开关元件仅设置在缓冲电路的一个电源侧的情况的一个示例)
5.变型例4-1和4-2(在像素中使用p-沟道型晶体管的情况的示例)
6.变型例5-1和5-2(开关元件的其它布局示例)
7.变型例6-1和6-2(开关元件的其它布局示例)
8.变型例7-1和7-2(开关元件的其它布局示例)
9.变型例8(无源型像素电路的另一个示例)
10.变型例9(无源型像素电路的又一个示例)
11.变型例10-1和10-2(有源型像素电路的示例)
12.应用例(摄像显示系统的一个示例)
1.实施例
[构造]
图1是图示了根据本发明一个实施例的摄像装置(摄像装置1)的一个整体框构造示例的框图。摄像装置1可以适于在根据入射光线(例如，诸如X-射线等放射线)的波长读取对象的信息(拍摄对象的图像)。摄像装置1包括像素部11、行扫描部13、A/D转换部14、列扫描部15和系统控制部16。在本实施例中，包括上述构造元件中的至少行扫描部13(包括后面所述的缓冲电路30和开关控制电路33)的电路块被形成在与像素部11相同的基板上。在上述的构造元件中，行扫描部13、A/D转换部14、列扫描部15和系统控制部16对应于本发明的一个实施例中的“驱动部”的一个具体示例。
(像素部11)
像素部11适于根据入射光线的波长生成信号电荷。在像素部11中，像素(摄像像素和单位像素)20可以是例如以行列形式(以矩阵形式)二维排列的，并且每个像素20包括适于生成其电荷量与放射线等的入射光线量相一致的光电荷并适于累积这样生成的光电荷的光电转换元件(后面所述的光电转换元件21)。应注意，在下文中，将在如下的假设下做出说明：水平方向(行方向)被称为如图1所示的像素部11中的“H”方向，垂直方向(列方向)被称为图1所示的像素部11的“V”方向。
图2A和图2B均图示了像素部11的示意性构造示例。像素部11包括含有对于每一个像素20而设置的光电转换元件21的光电转换层111。
图2A所示的像素部11的示例可以被构造用来应用于所谓的间接转换型放射线摄像装置并且包括位于光电转换层111(111A)上(光接收表面侧)的波长转换层112。波长转换层112可以适用于将放射线Rrad(例如，α-射线、β-射线、γ-射线和X-射线等等)转换成其波长位于光电转换层111A的敏感区内的光。波长转换层112可以由将例如X-射线转换成可见光的荧光体(例如，CsI、Nal和CaF2等的闪烁体)构造而成。如此构造的波长转换层112可以是这样的类型，即，上述的荧光体层隔着由有机材料或旋涂玻璃材料等制成的平坦化膜形成在例如光电转换层111A上。
图2B所示的像素部11的示例可以被构造用来应用于所谓的直接转换型放射线摄像装置，并且光电转换层111(111B)被构造用来将入射的放射线Rrad转换成电信号。在这种情况下，光电转换层111B可以由例如非晶硒(a-Se)半导体和碲化镉(CdTe)半导体等构造而成。尽管根据本发明的一个实施例的摄像装置可以是如上所述的间接转换型放射线摄像装置或者是如上所述的直接转换型放射线摄像装置，但是将通过采用间接转换型装置作为下面实施例等中的示例来进行说明。
图3图示了像素20的电路构造(所谓的无源型电路构造)的一个示例以及下文所述的A/D转换部14之内的列选择部17的电路构造的一个示例。无源型像素20可以包括例如一个光电转换元件21和一个晶体管22。此外，沿着H方向延伸的读出控制线Lread和沿着V方向延伸的信号线Lsig连接至像素20。读出控制线Lread是适用于对晶体管22进行导通/截止控制(开关开/闭控制)的栅极线。例如可以为像素部11设置有相对于彼此并排的多条读出控制线Lread，并且读出控制线Lread连接至形成在一行像素中的各自的晶体管22。
光电转换元件21可以由例如PIN(正-本征-负)型光电二极管、PN型光电二极管或MIS(金属-绝缘体-半导体)型传感器构成，以生成电荷量取决于入射光量的信号电荷。应注意，在这里，光电转换元件21的阴极连接至累积节点N，并且光电转换元件21的阳极接地或连接至偏置线并被保持在固定的电位。
晶体管22是适于根据从读出控制线Lread供给的行扫描信号而进入导通状态以将光电转换元件21获取的信号电荷(信号Vin)输出至信号线Lsig的晶体管(读出晶体管)。在这里，晶体管22由n-沟道型(n-型)场效应晶体管(FET：场效应晶体管)构成。可替代地，晶体管22也可以由如后面所述的p-沟道型(p-型)FET等构成。晶体管22的沟道的材料的示例可以包括由非晶体硅(非晶硅)、微晶硅和/或多晶体硅(多晶硅)等等制成的硅基半导体。可替代地，可以使用由氧化铟镓锌(InGaZnO)和氧化锌(ZnO)等等制成的氧化物半导体。在这里，晶体管22的沟道可以由例如低温多晶体硅(LTPS)制成。
如上所述，在每个像素20中，晶体管22的栅极连接至读出控制线Lread。晶体管22的源极可以连接至例如信号线Lsig且晶体管22的漏极可以经由累积节点N连接至例如光电转换元件21的阴极。
应注意，形成在像素20中的晶体管22对应于本发明的一个实施例中的“第一开关元件”的一个特定示例。此外，读出控制线Lread对应于本发明的一个实施例中的“控制线”的一个特定示例。
(行扫描部13)
行扫描部13是通过包括移位寄存器电路和预定的逻辑电路等构成的，用来对像素部11中的多个像素20以行为单位(以水平线为单位)进行驱动(线顺序扫描)的驱动电路(V驱动器电路)。具体地，行扫描部13通过经由读出控制线Lread将行扫描信号供给至每个像素20来将信号电荷从每个像素20读出。将被供给至读出控制线Lread的行扫描信号可以是含有例如高电压(正电压)值和低电压(负电压)值这两个值的脉冲信号。行扫描信号被后面所述的缓冲电路(缓冲电路30)电流放大并随后被输出至读出控制线Lread。
(A/D转换部14)
A/D转换部14可以包括多个列选择部17(为每多条(在这里，为每四条)信号线Lsig设置一个列选择部17)，并且A/D转换部14适于基于经由信号线Lsig输入的信号电荷进行A/D转换(模拟/数字转换)。因此，生成由数字信号构成的输出数据Dout(摄像信号)并将该数据输出到外部。
例如，如图3和图4所示，每个列选择部17可以包括电荷放大器172、电容器元件(例如，电容器和/或反馈电容器等)C1、开关SW1、采样/保持(S/H)电路173、A/D转换器175和含有四个开关SW2的多路复用器电路(选择电路)174。在上述的构造元件中，电荷放大器172、电容器元件C1、开关SW1、S/H电路173和开关SW2是针对每一条信号线Lsig设置的。多路复用器电路174和A/D转换器175是针对每一个列选择部17设置的。
电荷放大器172是适于把从信号线Lsig读出的信号电荷转换(Q-V转换)成电压的放大器。电荷放大器172被构造为使得信号线Lsig的一端连接至电荷放大器172的负侧(-侧)输入端子且预定的复位电压Vrst输入至电荷放大器172的正侧(+侧)输入端子中。电荷放大器172的输出端子经由电容器元件C1和开关SW1构成的并联电路反馈连接至电荷放大器172的负侧输入端子。即，电容器元件C1的一个端子连接至电荷放大器172的负侧输入端子且电容器元件C1的另一个端子连接至电荷放大器172的输出端子。同样，开关SW1的一个端子连接至电荷放大器172的负侧输入端子且开关SW1的另一个端子连接到电荷放大器172的输出端子。应注意，开关SW1的断开/闭合状态(导通/切断操作)受到经由放大器复位控制线Lcarst从系统控制部16供给的控制信号(放大器复位控制信号)的控制。
S/H电路173是布置在电荷放大器172与多路复用器电路174(开关SW2)之间且适于暂时保持来自电荷放大器172的输出电压Vca的电路。
多路复用器电路174是被构造为使得四个开关SW2根据列扫描部15的扫描驱动依次进入导通状态以使各S/H电路173有选择性地与各A/D转换器175连接或断开的电路。
A/D转换器175是适于通过对已经经由开关SW2从S/H电路173输入的输出电压进行A/D转换来生成并输出上述的输出数据Dout的电路。
(列扫描部15)
列扫描部15可以包括例如未图示的移位寄存器电路和地址解码器等等，以在扫描开关SW2时按顺序驱动上述的列选择部17中的各个开关SW2。通过如此构造的列扫描部15的选择性扫描将各个像素20的已经经由各自的信号线Lsig读出的信号(上述的输出数据Dout)按顺序输出到外部。
(系统控制部16)
系统控制部16适于控制行扫描部13(含有后面所述的开关控制电路33)、A/D转换部14和列扫描部15的操作。具体地，系统控制部16包括用于生成上述各种时序信号(控制信号)的时序生成器以根据时序生成器生成的各种时序信号控制行扫描部13、A/D转换部14和列扫描部15的驱动。行扫描部13、A/D转换部14和列扫描部15基于系统控制部16的控制对像素部11内的多个像素20进行摄像驱动(线顺序摄像驱动)，从而从摄像装置1中获得输出数据Dout。
图5和图6分别图示了上述的行扫描部13、像素20和列选择部17的主要部分的一个构造示例。如图5所示，每条读出控制线Lread连接至行扫描部13中的缓冲电路30(缓冲电路30是针对每一条读出控制线Lread而设置的)。
缓冲电路30是适用于对行扫描信号(电压脉冲)进行电流放大并将信号输出至读出控制线Lread的电路。缓冲电路30包括CMOS(互补金属氧化物半导体)电路，即，包括n-沟道型晶体管301n和p-沟道型晶体管301p。晶体管301n和301p各自的栅极均经由预定的逻辑电路连接至适用于驱动读出控制线Lread的移位寄存器电路(未图示)。在晶体管301n和301p中，一侧的端子，即，晶体管301n和301p的源极或漏极相互连接，并且作为低电压电源Vss的负侧电源30B连接至晶体管301n的另一侧端子(源极或漏极)。作为高电压电源Vdd的正侧电源30A连接至晶体管301p的另一侧端子(源极或漏极)。
在本实施例中，开关元件(开关SW31A和SW31B)配置在缓冲电路30的电源(正侧电源30A和负侧电源30B)与读出控制线Lread之间。具体地，开关SW31A布置在晶体管301p与缓冲电路30的正侧电源30A之间且开关SW31B布置在晶体管301n与缓冲电路30的负侧电源30B之间。应注意，开关SW31A和SW31B对应于本发明的一个实施例中的“第二开关元件”的一个特定示例。
开关SW31A和SW31B均可以由例如n-沟道型晶体管和/或p-沟道型晶体管构成。在这里，如图6所示，开关SW31A由p-沟道型晶体管构成且开关SW31B由n-沟道型晶体管构成。
所有的读出控制线Lread设置有开关SW31A和SW31B。也即是，对于一条读出控制线Lread，设置有一个缓冲电路30以及一个开关SW31A和一个开关SW31B。此外，对于每一条读出控制线Lread，开关SW31A和SW31B的断开和闭合状态是可控的。具体地，尽管将在后面说明详情，在摄像驱动时，所有读出控制线Lread中的与正常(不含有电短路部分(在下文中，简称为短路部分))读出控制线Lread相对应地设置的开关SW31A和开关SW31B都被控制处于闭合状态。另一方面，与含有短路部分(缺陷保持线Lx)的读出控制线Lread相对应地设置的开关SW31A和SW31B都被控制处于断开状态。开关SW31A和SW31B的断开/闭合状态受到开关控制电路33(图7)的控制。
开关控制电路33适用于针对每一条读出控制线Lread基于系统控制部16的控制对开关SW31A和SW31B进行断开/闭合控制(导通/切断驱动)。开关控制电路33可以包括例如为每一条读出控制线Lread而设置的半导体存储元件32和移位寄存器电路321。字线WL和数据线(位线)DL连接至每个半导体存储元件32。因此，开关控制电路33通过将数据写入每个半导体存储元件32来进行操作以将针对每一条读出控制线Lread的开关SW31A和SW31B控制为处于断开状态或闭合状态。
半导体存储元件32可以由例如诸如SRAM(静态随机存取存储器)和/或DRAM(动态随机存取存储器)等易失性存储元件和/或诸如闪存等非易失性存储器元件构成。在这里，将通过采用半导体存储元件32由SRAM构成的情况作为示例来进行说明。半导体存储元件32(SRAM)可以包括构成例如所谓的触发器的两个逻辑非电路和一个晶体管且字线WL连接至该晶体管的栅极。数据线DL可以连接至例如该晶体管的源极且开关SW31A和SW31B可以经由SRAM连接至该晶体管的漏极侧。因为半导体存储元件32被如此构成，所以通过使电源保持开启而已经被写入的数据(下文所述的低电平或高电平数据)在被写入半导体存储元件32之后仍然得到保持。字线WL可以连接至例如为每一条读出控制线Lread而设置的移位寄存器电路321且数据线DL是以读出控制线Lread共用的方式设置的。
移位寄存器电路321是适用于基于从系统控制部16供给的开始脉冲和时钟信号生成在V方向上顺序地移位的脉冲信号的电路。
[作用和效果]
在根据本实施例的摄像装置1中，当放射线(例如，X-射线)入射到像素部11上时，可以例如通过波长转换层112将放射线波长转换成可见光并由每个像素20中的光电转换元件21来接收这样的光。在光电转换元件21中，生成基于接收的光量的信号电荷。因此，在累积节点N中，通过累积光电转换生成的信号电荷而发生根据节点电容的电压变化。具体地，假设Cs是累积节点电容且q是生成的信号电荷，那么在累积节点N中电压将会变化(在这里，为减小)(q/Cs)的量，且因此与信号电荷相对应的信号Vin被供给至晶体管22的漏极。通过根据从读出控制线Lread供给的行扫描信号使晶体管22进入导通状态来将信号电荷(信号Vin)从每个像素20读出至信号线Lsig。
经由信号线Lsig以多个(在这里，为四个)像素列为单位将读出的信号电荷输入至A/D转换部14中的列选择部17。在列选择部17中，首先，由电荷放大器172等构成的电荷放大器电路对通过各信号线Lsig输入的每个信号电荷进行Q-V转换(从信号电荷到信号电压的转换)。然后，经由S/H电路173和多路复用器电路174由A/D转换器175对每个被转换的信号电压(来自电荷放大器172的输出电压Vca)进行A/D转换以生成由数字信号构成的输出数据Dout(摄像信号)。多个输出数据Dout被从各自的列选择部17中按顺序输出并且以这样的方式将多个输出数据Dout传输到外部(或输入至未图示的内部存储器中)。
在这里，在如上所述的摄像装置1中，例如，在制造过程中，由于受到诸如灰尘等异物的附着以及图案缺陷等的不利影响，读出控制线Lread可能有时是电短路的。具体地，例如在读出控制线Lread与信号线Lsig的交叉部分(图8B所示的短路部分X)，读出控制线Lread和信号线Lsig可能有时是彼此短路的。当形成如上所述的短路部分X时，读出控制线Lread的负电压(Vss)可能被输入至例如列选择部17(通过信号线Lsig)，过电流(图8A和图8B中的电流Ix)可能流入至形成于列选择部17内的保护二极管180，并且可能导致所谓的线缺陷故障。此外，不仅对包括短路部分X的读出控制线Lread有不利影响，而且不利影响还一直达到读出控制线Lread周围的配线，且因此诱发多重缺陷。当这样的线缺陷发生时，在获得的图像上线性地生成暗线(或亮线)且图像质量因此降低。
因此，在本实施例中，在如上所述的摄像驱动时，布置在包括相对于信号线Lsig短路部分的读出控制线Lread(缺陷保持线Lx)与缺陷保持线Lx的缓冲电路30的电源之间的开关SW31A和SW31B被控制为处于断开状态。另一方面，布置在正常读出控制线Lread与正常读出控制线Lread的缓冲电路30的电源之间的开关SW31A和SW31B被控制为处于闭合状态。如上所述，将开关SW31A和SW31B布置在相对于每条读出控制线Lread的预定位置处，并且根据电短路的存在/不存在来对每条读出控制线Lread控制开关SW31A和SW31B的断开/闭合状态。具体地，以下面的方式来检测缺陷保持线Lx并且设定及控制开关SW31A和SW31B的断开/闭合状态。
图9图示了在本实施例的摄像装置1的电源已经开启之后直至摄像驱动操作的流程的一个示例。首先，在已经以这样的方式开启摄像装置1的电源之后(步骤S11)，将低电平电压数据(对应于本发明的一个实施例的“第二数据”的一个特定示例)写入至每个半导体存储元件32，以此作为初始复位操作(步骤S12)。
具体地，如图10A所示，将依次达到高电平的脉冲信号施加至字线WL(WL1、WL2、WL3、WL4…)，从而线顺序地将数据线DL的电压数据(低电平)写入至各半导体存储元件32。应注意，在多条字线WL中，图10A中仅图示了被排列为从顶部开始数的第四条线至第六条线的字线WL4至WL6。也同样适于下面的附图。
因此，如图10B所示，对应于低电平的电压供给到开关SW31A且对应于高电平的电压供给到开关SW31B。因此，将开关SW31A和SW31B均控制在闭合状态(导通状态)且所有的读出控制线Lread达到这样的状态：它们已经经由缓冲电路30连接至负侧电源30B或正侧电源30A。
然后，在每条读出控制线Lread中的开关SW31A和SW31B均已经被控制为处于闭合状态的状态下，获取图像(输出数据Dout)以检测缺陷保持线Lx(线缺陷坐标)(步骤S13)。
具体地，如图11所示，在通过将低电平电压施加到字线WL以使上述的开关SW31A和SW31B维持在闭合状态(以避免将数据重写入半导体存储元件32)的时候，进行信号读出驱动。也即是，通过顺序地达到高电平的脉冲信号施加至读出控制线Lread(L1、L2、L3、L4…)，以线顺序的方式将累积在各像素20中的信号电荷读出至信号线Lsig。在这里，假设与字线WLm相对应地设置读出控制线Lm(m＝1、2、3…)，即，字线WL4连接至读出控制线L4的半导体存储元件32且字线WL5连接至读出控制线L5的半导体存储元件32。
在上述的情况下当在包含于读出控制线Lread的读出控制线L5中发生电短路时，要施加至读出控制线L5(即，缺陷保持线Lx)的电压被短路中的配线(信号线Lsig)的电压拉引并呈现出复杂的波形(为方便起见，在图11用虚线表示)。另一方面，将顺序地对应于高电平的电压(即，晶体管22的导通电压)施加至其它的正常读出控制线Lread(例如，读出控制线L4和L6等等)。因此，在连接至每条正常读出控制线Lread的每个像素20中，晶体管22进入导通状态并将累积在晶体管中的信号电荷读出至每条信号线Lsig。因此，对应于读出控制线L5的像素线(从顶部开始数第五行中的像素20)被检测为获取的图像上的线缺陷坐标。
然后，选择性地将与已经以上述方式检测出的缺陷保持线Lx(读出控制线L5)相对应地设置的开关SW31A和SW31B控制为处于断开状态(步骤S14)。
具体地，如图12A所示，将依次达到高电平的脉冲信号施加至字线WL。另一方面，几乎与对应于缺陷保持线Lx(读出控制线L5)的字线WL5中的信号达到高电平的时刻同步地，将高电平数据写入到数据线DL。此时，优选将数据线DL中把信号电平从高电平转换为低电平的时刻t1设置为在将字线WL5中的信号电平从高电平转换为低电平的时刻t2之后到来，因为当使要被施加到字线WL的脉冲信号延迟时能够抑制数据线DL的低电平数据的写入。
因此，如图12B所示，选择性地将高电平数据仅写进与缺陷保持线Lx(读出控制线L5)相对应的半导体存储元件32。因此，对应于高电平数据的电压被供给至开关SW31A且对应于低电平数据的电压被供给至开关SW31B。于是，开关SW31A和SW31B均被控制为处于断开状态(切断状态)且使缺陷保持线Lx(读出控制线L5)进入相对于负侧电源30B和正侧电源30A的非连接状态。另一方面，因为低电平数据被写入与缺陷保持线Lx(读出控制线L5)以外的各条读出控制线Lread(...L3、L4、L6...)相对应的半导体存储元件32，所以对应于这些读出控制线Lread的开关SW31A和SW31B均被控制(保持)为处于闭合状态(导通状态)。
此后能够以这样的方式针对每条控制线Lread连续地维持已经被控制的开关SW31A和SW31B的断开/闭合状态。然而，因为线缺陷在作为产品的装置的运输之后有时还可能由于一些原因发生，所以在这一情况下，可以再次进行步骤S11至步骤S14中的各项操作以检测新的线缺陷且在此情况下可以重新设定每条读出控制线Lread的开关SW31A和SW31B的断开/闭合状态。
在已经如上所述地对开关SW31A和SW31B进行断开/闭合控制之后，进行摄像驱动(步骤S15)。此时，如图13所示，将低电平电压施加到字线WL和数据线DL且在维持上述开关SW31A和SW31B的断开/闭合状态时，进行信号读出驱动(以避免将数据重写入半导体存储元件32)。即，通过将依次达到高电平的脉冲信号施加至读出控制线Lread，将累积在各个像素20中的信号电荷逐线地读出到信号线Lsig。
此时，如图14A所示，在正常读出控制线Lread(例如，读出控制线L4和L6等等)中，开关SW31A和SW31B被控制为处于闭合状态。因此，如图13所示，将依次对应于高电平的电压(即，晶体管22的导通电压)施加至读出控制线L4和L6等等。因此，晶体管22被控制为处于导通状态并且将信号电荷被从像素20读出到信号线Lsig中。另一方面，如图14B所示，在缺陷保持线Lx(读出控制线L5)中，开关SW31A和SW31B被控制为处于断开状态。因此，如图13所示，缺陷保持线Lx(读出控制线L5)的电压达不到高电平并且缺陷保持线Lx可能进入例如这样的状态：已经被施加有固定的DC电压Vx。
因此，由缺陷保持线Lx造成的信号电压的波动得到抑制，过电流Ix(图8A和图8B)的生成得到抑制，并且线缺陷故障得到抑制。此外，波及缺陷保持线Lx周围的配线(例如，与缺陷保持线Lx邻近的读出控制线L4和L6等等)的不利影响得到抑制(多重缺陷得到抑制)。
此外，在最终获得的图像数据(输出数据Dout)中，可以从邻近的线数据(例如，与上述示例中的读出控制线L4和L6相对应的线数据等)容易地插值出包含在与缺陷保持线Lx相对应的线数据中的图像。在这里，尽管希望当已经发生如上所述的多种缺陷时对多条线数据进行插值，但是当要被插值的线的数量增加时，图像插值变得困难(可能降低插值精度)。因此，如在本实施例中一样，通过事先检测含有短路部分的缺陷保持线Lx并且控制不施加导通电压或截止电压，以使短路部分造成的不利影响最小化，这能够抑制图像质量的降低。
在本实施例中，如上所述，开关SW31A和SW31B分别被布置在被设置用来进行各个像素20中的晶体管22的导通/截止控制的多条读出控制线Lread的每条读出控制线Lread与每条读出控制线Lread的每个缓冲电路30的电源(正侧电源30A)之间，以及每条读出控制线Lread与每条读出控制线Lread的每个缓冲电路30的电源(负侧电源30B)之间。在摄像驱动时，分别布置在多条读出控制线Lread中的缺陷保持线Lx与缺陷保持线Lx的缓冲电路30的电源30A之间的以及缺陷保持线Lx与缺陷保持线Lx的缓冲电路30的电源30B之间的开关SW31A和SW31B被控制为处于断开状态，并且其它的开关SW31A和SW31B被控制为处于闭合状态。通过在维持各个开关的上述这样的被控状态的时候进行信号读取，能够抑制线缺陷故障和多重缺陷的发生。因此，能够抑制摄取的图像的图像质量的降低。
此外，能够无损地检测含有短路部分X的缺陷保持线Lx且能够电屏蔽缺陷保持线Lx。尽管通过激光修复的技术通常用作应对线缺陷的对策，但是在这种情况下，由于形成在像素部11的光接收表面侧的波长转换层112(闪烁体)的潮解性，布置在修复区域内的配线等可能有时会受到腐蚀。在本实施例中，因为能够通过控制开关来实现对缺陷的电屏蔽，所以也能够避免这样的腐蚀的发生。此外，还存在这样的优势：因为不用进行激光修复处理，所以提高了生产力。
应注意，一般而言，在配线图案检查时，通过使用例如在自动移动显微镜的同时对配线图案进行拍摄以输出图像的系统和被编程用来从拍摄的图像中识别出异常图案的软件，可以使用检测异常位置的技术。对本实施例而言，还能够应对含有短路部分X(即使当使用这样的技术时，短路部分X的检测也是困难的)的上述情况。
下面，将说明上述实施例的变型例。将相同的符号分配给与上述实施例中构造元件相同的构造元件并将省略对它们的说明。
2.变型例1
图15是图示了根据变型例1的行扫描部13、像素20和列选择部17的主要部分的一个构造示例的电路图。尽管在上述的实施例中已经通过示例的方式说明了在读出控制线Lread与信号线Lsig之间的交叉部分形成读出控制线Lread的短路部分X的情况，但是存在着在读出控制线Lread与信号线Lsig以外的配线之间形成短路部分X的情况。在本变型例中，将说明在读出控制线Lread与要被连接至像素20的光电转换元件21的偏置线(固定电位线)Lbias之间的交叉部分形成短路部分X的情况的示例。
在本变型例中，开关SW31A和SW31B同样均布置在含有短路部分X的读出控制线Lread(缺陷保持线Lx)与缓冲电路30的电源(正侧电源30A或负侧电源30B)之间。此外，由包含半导体存储元件32(SRAM)的开关控制电路33进行开关SW31A和SW31B的控制。此外，能够以与上述实施例中一样的方式检测缺陷保持线Lx并且对于每一条读出控制线Lread设定和控制开关SW31A和SW31B的断开/闭合状态。然后，通过在缺陷保持线Lx中将开关SW31A和SW31B均控制为处于断开状态的时候进行信号读取来抑制多重缺陷，且因此能够获得等同于上述实施例中的效果。
然而，在本变型例中，在基本上与上述实施例中相同的初始复位操作之后进行的缺陷检测中将被施加至含有短路部分X的缺陷保持线Lx的电压的波形与上述实施例的情况下的波形不同。具体地，如图16所示，在缺陷检测时，当在开关SW31A和SW31B已经被控制为处于闭合状态的状态下把顺序地达到高电平的脉冲信号施加至所有的读出控制线Lread时，将被施加至含有短路部分X的读出控制线L5(缺陷保持线Lx)的电压被短路配线(偏置线Lbias)的电压拉引并且其振幅改变。在这里，减小所述电压的高电平(高’<高)且减小振幅。因此，在对应于缺陷保持线Lx的像素线(连接至缺陷保持线Lx的像素20的行)中，晶体管22不被切换为导通状态且不输出信号电荷。另一方面，以与上述的实施例中一样的方式，将依次对应于高电平的电压(晶体管22的导通电压)施加至其它的正常读出控制线Lread并且从像素20读出信号电荷。因此，与读出控制线L5对应的像素线(从顶部开始数的第五行)被检测为获取的图像中的线缺陷坐标。
应注意，缺陷保持线Lx的短路部分X不限于如上所述的在读出控制线Lread与信号线Lsig之间以及在读出控制线Lread与偏置线Lbias之间形成的短路部分，且可以是在读出控制线Lread与上述信号线Lsig、偏置线Lbias以外的配线之间形成的短路部分。换言之，短路部分X可以不必限于在配线之间的交点处生成的短路部分。在任一种情况下，由于通过进行如上所述的缺陷检测操作而使电压波形发生一些改变，所以能够检测缺陷保持线Lx。
3.变型例2
图17是图示了根据变型例2的摄像装置的一个整体构造示例的示意图。尽管在上述实施例中已经通过示例的方式说明了含有行扫描部13(含有缓冲电路30和开关控制电路33)、列扫描部15和系统控制部16等的电路块被形成在与像素部11相同的基板上的情况，但是上述的电路块可以形成在与像素部11的基板不同的基板上。例如，当已经由非晶硅等制成的低移动性装置形成了像素部11时，由于可能难以在与像素部11相同的基板(由玻璃等制成)上形成上述的电路块，所以可以将该电路块形成在另一个基板上作为驱动器IC(集成电路)13A，并且可以被连接至像素部11。
4.变型例3
图18是图示了根据变型例3的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。尽管在上述实施例中，开关(开关SW31A和SW31B)已经被分别布置在读出控制线Lread与正侧电源30A之间以及读出控制线Lread与负侧电源30B之间，但是可以不必在正、负电源的两侧都布置开关。在本变型例中，开关(开关SW31B)布置在读出控制线Lread与缓冲电路30的负侧电源30B之间。
当像素20的晶体管22是n-沟道型的时候，将经由缓冲电路30从负侧电源30B供给的电压被施加作为将晶体管22控制为截止状态的电压(截止电压)。在这里，当信号电荷被转移至信号线Lsig时，晶体管22被暂时控制为导通状态，且在除了上述时段之外的期间内，晶体管22被控制为截止状态。即，晶体管22被控制为截止状态的期间长于晶体管22被控制为导通状态的期间。因此，当开关SW31B被布置在正侧或负侧且当晶体管22是n-沟道型的时候，通过把开关SW31B布置在负侧电源30B侧能够有效地减小线缺陷造成的不利影响。应注意，不限于上述布置，为了任何其它目的可以将开关仅布置在正侧电源30A侧。然而，为了抑制线缺陷和多重缺陷，期望如上述实施例中所述地在正侧电源30A侧和负侧电源30B侧这两侧布置开关SW31A和SW31B。
5.变型例4-1和4-2
图19A是图示了根据变型例4-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图，图19B是图示了根据变型例4-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。尽管在上述实施例和变型例3等中，已经说明了布置在像素20中的晶体管22是n-沟道型的示例，但是可以使用p-沟道型晶体管(晶体管22p)。
在这种情况下，开关SW31A和SW31B同样可以分别布置在正侧电源30A与连接至晶体管22p的读出控制线Lread之间以及负侧电源30B与读出控制线Lread之间(图19A)，和/或开关可以布置在正侧电源30A侧或者负侧电源30B侧。然而，因为晶体管22p是p-沟道型，所以经由缓冲电路30从正侧电源30A供给的电压被施加作为将晶体管22p控制为截止状态的电压(截止电压)。因此，当晶体管22p是p-沟道型的时候，由于与上述变型例3中相同的原因，通过将开关SW31A布置在正侧电源30A侧(图19B)能够有效地减小线缺陷造成的不利影响。应注意，不限于上述布置，为了任何其它的目的可以将开关仅布置在负侧电源30B侧。
6.变型例5-1和5-2
图20A是图示了根据变型例5-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图，图20B是图示了根据变型例5-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。尽管在上述实施例中，已经通过示例的方式说明了开关SW31A被布置在晶体管301p与缓冲电路30的正侧电源30A之间且开关SW31B被布置在晶体管301n与缓冲电路30的负侧电源30B之间的构造，但是开关SW31A和SW31B的布局不限于上述的布局。例如，如在本变型例中一样，开关SW31A可以布置在晶体管301p与读出控制线Lread之间，并且开关SW31B可以布置在晶体管301n与读出控制线Lread之间。应注意，图20A图示了晶体管22(n-沟道型)布置在像素20内的示例，并且图20B图示了晶体管22p(p-沟道型)布置在像素20中的示例。这两个变型例均具有开关SW31A和SW31B布置在缓冲电路30内的构造。即，开关SW31A和SW31B可以布置在任何地方，只要开关SW31A(或开关SW31B)布置在读出控制线Lread与正侧电源30A(或负侧电源30B)之间的配线上即可。
7.变型例6-1和6-2
图21A是图示了根据变型例6-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图，图21B是图示了根据变型例6-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。如在本变型例中那样，可以仅布置上述变型例5-1和5-2中所述的开关SW31A和SW31B中的一者。具体地，在图21A的示例中，因为像素20的晶体管22是n-沟道型，所以开关SW31B布置在负侧电源30B侧(晶体管301n与读出控制线Lread之间)。在图21B的示例中，因为像素20的晶体管22p是p-沟道型，所以开关SW31A布置在正侧电源30A侧(晶体管301p与读出控制线Lread之间)。
8.变型例7-1和7-2
图22A图示了根据变型例7-1的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图，图22B是图示了根据变型例7-2的行扫描部、像素部和列选择部的主要部分的一个构造示例的电路图。尽管在上述的实施例等中，开关SW31A和/或开关SW31B被布置在读出控制线Lread与正侧电源30A之间和/或读出控制线Lread与负侧电源30B之间，但是如在本变型例中这样，在读出控制线Lread上布置一个开关(开关SW31AB)的构造也是可以的。在这种情况下，开关SW31AB具有p-型晶体管与n-型晶体管组合的CMOS结构。尽管这个结构在电路上等同于上述实施例中所述的结构，但是在制造工艺和装置布局方面不同于上述实施例的结构。
9.变型例8
图23图示了根据变型例8的像素(像素20A)的电路构造的一个示例以及列选择部17的电路构造的一个示例。像素20A具有如上述实施例的像素20的情况下的无源型电路构造并且包括一个光电转换元件21和一个晶体管22。此外，读出控制线Lread和信号线Lsig连接至像素20A。
然而，在本变型例的像素20A中，与上述实施例的像素20不同的是，光电转换元件21的阳极连接至累积节点N且光电转换元件21的阴极连接至电源。在如上所述的像素20A中，累积节点N可以连接至光电转换元件21的阳极，且在如此构成的像素20A中，同样可以获得与根据上述实施例的摄像装置1获得的效果相同效果。
10.变型例9
图24图示了根据变型例9的像素(像素20B)的电路构造的一个示例以及列选择部17的电路构造的一个示例。像素20B具有如上述实施例的像素20的情况下的无源型电路结构且连接至读出控制线Lread和信号线Lsig。
然而，在本变型例中，像素20B包括一个光电转换元件21和两个晶体管(晶体管22A和22B)。这两个晶体管22A和22B相互串联连接(一个晶体管的源极或漏极与另一个晶体管的源极或漏极电连接)。此外，晶体管22A和22B各自的栅极连接至读出控制线Lread。
这样，当以这样的方式在像素20B中布置有两个晶体管22A和22B且读出控制线Lread连接至晶体管22A和22B时，也可以获得等同于上述实施例的效果。
11.变型例10-1和10-2
图25图示了根据变型例10-1的像素(像素20C)的电路构造的一个示例以及列选择部17B的电路构造的一个示例。图26图示了根据变型例10-2的像素(像素20D)的电路构造的一个示例以及列选择部17B的电路构造的一个示例。与到目前为止所述的像素20、20A和20B不同，像素20C和20D均具有所谓的有源型像素电路。
像素20C和20D均包括一个光电转换元件21和三个晶体管22、23和24。此外，除了读出控制线Lread和信号线Lsig以外，复位控制线Lrst也连接至像素20C或20D。
在像素20C和20D的各者中，晶体管22的栅极连接至读出控制线Lread，晶体管22的源极连接至信号线Lsig且晶体管22的漏极连接至构成源极跟随器电路的晶体管23的源极。晶体管23的漏极连接至电源VDD，晶体管23的栅极连接至光电转换元件21的阴极(图25中的示例)或阳极(图26中的示例)且连接至起到复位晶体管的作用的晶体管24的源极。晶体管24的栅极连接至复位控制线Lrst且复位电压Vrst被施加至晶体管24的漏极。在图25中的变型例10-1中，光电转换元件21的阳极被连接至地(接地)，在图26中的变型例10-2中，光电转换元件21的阴极被连接至电源。
取代包含于前述列选择部17中的电荷放大器172、电容器元件C1和开关SW1，列选择部17B包括恒流源171和放大器176。在放大器176中，信号线Lsig连接至正侧输入端子，并且负侧输入端子和输出端子连接在一起以形成电压跟随器电路。应注意，恒流源171的一个端子连接至信号线Lsig的一个端侧且电源VSS连接至恒流源171的另一个端子。
在含有如上所述的有源型像素20C或20D的摄像装置中，通过以与上述实施例中一样的方式为每一条读出控制线Lread设置开关SW31A和SW31B并且在控制开关SW31A和SW31B的断开/闭合状态的同时进行信号读取，也能够获得等同于上述实施例的效果。此外，当如本变型例中一样像素20C和20D均包括两个以上开关元件时，可以与适于对一个以上开关元件进行断开/闭合控制的控制线(栅极线)相对应地设置开关SW31A和SW31B。例如，可以通过与上述实施例中一样的方式为连接到用于信号读取的晶体管22的栅极的读出控制线Lread设置开关SW31A和SW31B和/或可以为连接到晶体管24的栅极的控制线Lrst设置开关SW31A和SW31B。此外，可以为读出控制线Lread和复位控制线Lrst都分别设置开关SW31A和SW31B。
12.应用例
根据上述实施例和变型例中任何一者的摄像装置可以以被构造用来基于入射的放射线(例如，X射线)获得电信号的各种类型的放射线摄像装置的形式而被用于如下所述那样的摄像显示系统中。所述摄像装置可以应用于例如医学X-射线摄像装置(数字化射线照相法等)、在机场等处使用的行李检查X-射线摄像装置和/或用于检查集装箱等中的危险物品的工业X-射线摄像装置。
图27是图示了根据应用例的摄像显示系统(摄像显示系统5)的一个示意性构造示例的示意图。摄像显示系统5包括图像处理部52、显示器4和含有上述像素部11的摄像装置1。
图像处理部52适于通过对从摄像装置1输出的输出数据Dout(摄像信号)进行预定的图像处理来生成图像数据D1。显示器4适于在预定的显示屏40上进行基于图像处理部52生成的图像数据D1的图像显示。
在这个摄像显示系统5中，摄像装置1获取对象50的根据从光源(诸如X-射线源等放射线源)51朝向对象50发出的放射线的图像数据(输出数据)Dout并将如此获取的数据输出至图像处理部52。图像处理部52对输入的图像数据Dout进行预定的图像处理并将经过图像处理的图像数据(显示数据)D1输出至显示装置4。显示装置4基于输入的图像数据D1将图像信息(拍摄的图像)显示在显示屏40上。
因为在本应用例的摄像显示系统5中能够由如上所述的摄像装置1获取对象50的图像作为电信号，所以能够通过将获取的电信号传输至显示装置4来显示图像。即，能够在不使用曾经使用的放射线照相膜的情况下观察对象的图像，并且能够应对动态图像拍摄和动态图像显示。
尽管已经如上所述地给出了本发明的示例性实施例、变型例和应用例，但是本发明的内容不限于上述的实施例、变型例和应用例，并且可以以多种方式进行修改。例如，像素部11中的像素的电路构造可以是其它的电路构造，而不限于在上述的实施例、变型例和应用例中所述的电路构造(像素20以及像素20A至20D的电路构造)。同样，行扫描部和列选择部等的电路构造可以是其它的电路构造，而不限于在上述的实施例、变型例和应用例中所述的电路构造。
此外，本技术包含本文所述的和并入本文的各种实施例中的一些或所有实施例的任何可能的组合。
根据本发明的上述示例性实施例能够至少实现下面的构造。
(1)一种摄像装置，其包括：
多个像素，每个所述像素含有光电转换元件以及一个或多个开关元件，所述光电转换元件用来基于入射光线的波长生成信号电荷；
多条控制线，所述控制线用于进行所述一个或多个开关元件中的至少一个第一开关元件的断开/闭合控制；
缓冲电路，所述缓冲电路是为每条所述控制线设置的，并且所述缓冲电路用于将电压输出至每条所述控制线；
第二开关元件，所述第二开关元件被设置在对应的所述控制线与对应的所述缓冲电路的电源之间；和
开关控制电路，所述开关控制电路用于进行所述第二开关元件的断开/闭合控制，所述开关控制电路在摄像驱动时将设置在多条所述控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的所述缓冲电路的电源之间的所述第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。
(2)根据(1)所述的摄像装置，其中，
所述缓冲电路包括CMOS电路，并且所述缓冲电路连接至低电压源和高电压源，并且
所述第二开关元件被布置在所述低电压电源和所述高电压电源中的至少一者与对应的所述控制线之间。
(3)根据(2)所述的摄像装置，其中，一个所述第二开关元件被布置在所述低电压电源与对应的所述控制线之间，且另一个所述第二开关元件被布置在所述高电压电源与对应的所述控制线之间。
(4)根据(2)所述的摄像装置，其中，
所述至少一个第一开关元件是n-沟道晶体管，且
所述第二开关元件被至少布置在所述低电压电源与对应的所述控制线之间。
(5)根据(2)所述的摄像装置，其中，
所述至少一个第一开关元件是p-沟道晶体管，且
所述第二开关元件被至少布置在所述高电压电源与对应的所述控制线之间。
(6)根据(1)至(5)中任一项所述的摄像装置，
其中，所述开关控制电路包括用于每条所述控制线的半导体存储元件，且
其中，所述开关控制电路通过将数据写入至每个所述半导体存储元件将每条所述控制线的对应的所述第二开关元件控制为处于断开状态或闭合状态。
(7)根据(6)所述的摄像装置，
其中，所述开关控制电路通过将第一数据写入至与所述缺陷保持线相对应地设置的所述半导体存储元件将对应的所述第二开关元件控制为处于断开状态，且
其中，所述开关控制电路通过将第二数据写入至与所述缺陷保持线以外的所述控制线相对应地设置的所述半导体存储元件将对应的所述第二开关元件控制为处于闭合状态。
(8)根据(7)所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，
其中，在通过将所述第二数据写入至所述半导体存储元件把所有所述第二开关元件控制为处于闭合状态的状态下，所述驱动部：
从每个所述像素中获取基于所述信号电荷的图像数据，且
基于所述图像数据检测所述缺陷保持线。
(9)根据(1)至(8)中任一项所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，其中，
所述驱动部、所述缓冲电路和所述开关控制电路与所述多个像素设置在同一基板上。
(10)根据(1)至(8)中任一项所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，其中，
设置有所述驱动部、所述缓冲电路和所述开关控制电路的基板与设置有所述多个像素的基板不是同一基板。
(11)根据(1)至(10)中任一项所述的摄像装置，其中，所述缺陷保持线包括被电短路至信号线的部分，所述信号电荷通过所述信号线从每个所述像素输出。
(12)根据(1)至(11)中任一项所述的摄像装置，其中，所述缺陷保持线包括被电短路至与所述光电转换元件连接的偏置线的部分。
(13)根据(6)至(8)中任一项所述的摄像装置，其中，每个所述半导体存储元件是静态随机存取存储器。
(14)根据(1)至(13)中任一项所述的摄像装置，其中，所述摄像装置是间接转换型放射线摄像装置。
(15)根据(14)所述的摄像装置，其中，每个所述光电转换元件是PIN光电二极管、PN光电二极管和MIS传感器中的一种元件。
(16)根据(1)至(13)中任一项所述的摄像装置，其中，所述摄像装置是直接转换型放射线摄像装置。
(17)根据(14)所述的摄像装置，其中，由所述间接转换型放射线摄像装置获取的放射线包括X-射线。
(18)一种摄像显示系统，其设置有摄像装置和用来进行基于由所述摄像装置获取的摄像信号的图像显示的显示器，所述摄像装置包括：
多个像素，每个所述像素含有光电转换元件以及一个或多个开关元件，所述光电转换元件用来基于入射光线的波长生成信号电荷；
多条控制线，所述控制线用于进行所述一个或多个开关元件中的至少一个第一开关元件的断开/闭合控制；
缓冲电路，所述缓冲电路是为每条所述控制线设置的，并且所述缓冲电路用于将电压输出至每条所述控制线；
第二开关元件，所述第二开关元件被设置在对应的所述控制线与对应的所述缓冲电路的电源之间；和
开关控制电路，所述开关控制电路用于进行所述第二开关元件的断开/闭合控制，所述开关控制电路在摄像驱动时将设置在多条所述控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的所述缓冲电路的电源之间的所述第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
相关申请的交叉参考
本申请主张享有于2013年5月24日提交的日本优先权专利申请JP2013-109774的优先权，并且将该日本优先权申请的全部内容以引用的方式并入本文。
Claims (18)
1.一种摄像装置，其包括：
多个像素，每个所述像素含有光电转换元件以及一个或多个开关元件，所述光电转换元件用来基于入射光线的波长生成信号电荷；
多条控制线，所述控制线被设置用来进行所述一个或多个开关元件中的至少一个第一开关元件的断开/闭合控制；
缓冲电路，所述缓冲电路是为每条所述控制线设置的，并且所述缓冲电路用于将电压输出至每条所述控制线；
多个第二开关元件，所述第二开关元件被设置在所述控制线与对应的所述缓冲电路的电源之间；和
开关控制电路，所述开关控制电路用于进行所述第二开关元件的断开/闭合控制，所述开关控制电路在摄像驱动时将设置在多条所述控制线中的包含电短路部分的缺陷保持线与所述缺陷保持线的所述缓冲电路的电源之间的所述第二开关元件控制为处于断开状态，并且将其它的所述第二开关元件控制为处于闭合状态。
2.根据权利要求1所述的摄像装置，其中，
所述缓冲电路包括CMOS电路，并且所述缓冲电路连接至低电压源和高电压源，并且
所述第二开关元件被布置在所述低电压电源和所述高电压电源中的至少一者与对应的所述控制线之间。
3.根据权利要求2所述的摄像装置，其中，一个所述第二开关元件被布置在所述低电压电源与对应的所述控制线之间，且另一个所述第二开关元件被布置在所述高电压电源与对应的所述控制线之间。
4.根据权利要求2所述的摄像装置，其中，
所述至少一个第一开关元件是n-沟道晶体管，且
所述第二开关元件被至少布置在所述低电压电源与对应的所述控制线之间。
5.根据权利要求2所述的摄像装置，其中，
所述至少一个第一开关元件是p-沟道晶体管，且
所述第二开关元件被至少布置在所述高电压电源与对应的所述控制线之间。
6.根据权利要求1至5中任一项所述的摄像装置，
其中，所述开关控制电路包括用于每条所述控制线的半导体存储元件，且
其中，所述开关控制电路通过将数据写入至每个所述半导体存储元件将每条所述控制线的对应的所述第二开关元件控制为处于断开状态或闭合状态。
7.根据权利要求6所述的摄像装置，
其中，所述开关控制电路通过将第一数据写入至与所述缺陷保持线相对应地设置的所述半导体存储元件将对应的所述第二开关元件控制为处于断开状态，且
其中，所述开关控制电路通过将第二数据写入至与所述缺陷保持线以外的控制线相对应地设置的所述半导体存储元件将对应的所述第二开关元件控制为处于闭合状态。
8.根据权利要求7所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，
其中，在通过将所述第二数据写入至所述半导体存储元件把所有所述第二开关元件控制为处于闭合状态的状态下，所述驱动部：
从每个所述像素中获取基于所述信号电荷的图像数据，且
基于所述图像数据检测所述缺陷保持线。
9.根据权利要求1至5中任一项所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，其中，
所述驱动部、所述缓冲电路和所述开关控制电路与所述多个像素设置在同一基板上。
10.根据权利要求1至5中任一项所述的摄像装置，还包括用于进行所述多个像素的读出驱动的驱动部，其中，
设置有所述驱动部、所述缓冲电路和所述开关控制电路的基板与设置有所述多个像素的基板不是同一基板。
11.根据权利要求1至5中任一项所述的摄像装置，其中，所述缺陷保持线包括被电短路至信号线的部分，所述信号电荷通过所述信号线从每个所述像素输出。
12.根据权利要求1至5中任一项所述的摄像装置，其中，所述缺陷保持线包括被电短路至与所述光电转换元件连接的偏置线的部分。
13.根据权利要求6所述的摄像装置，其中，每个所述半导体存储元件是静态随机存取存储器。
14.根据权利要求1至5中任一项所述的摄像装置，其中，所述摄像装置是间接转换型放射线摄像装置。
15.根据权利要求14所述的摄像装置，其中，每个所述光电转换元件是PIN光电二极管、PN光电二极管和MIS传感器中的一种元件。
16.根据权利要求1至5中任一项所述的摄像装置，其中，所述摄像装置是直接转换型放射线摄像装置。
17.根据权利要求14所述的摄像装置，其中，由所述间接转换型放射线摄像装置获取的放射线包括X-射线。
18.一种摄像显示系统，其设置有摄像装置和用来进行基于由所述摄像装置获取的摄像信号的图像显示的显示器，所述摄像装置是如权利要求1至17中任一项所述的摄像装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013109774A JP6062800B2 (ja) | 2013-05-24 | 2013-05-24 | 撮像装置および撮像表示システム |
| JP2013-109774 | 2013-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104184968A CN104184968A (zh) | 2014-12-03 |
| CN104184968B true CN104184968B (zh) | 2019-01-29 |
Family
ID=51935163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410207344.XA Expired - Fee Related CN104184968B (zh) | 2013-05-24 | 2014-05-16 | 摄像装置和摄像显示系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9277153B2 (zh) |
| JP (1) | JP6062800B2 (zh) |
| CN (1) | CN104184968B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016055909A1 (en) * | 2014-10-10 | 2016-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| TWI538515B (zh) * | 2014-10-31 | 2016-06-11 | 晶相光電股份有限公司 | 影像感測裝置與缺陷像素檢測與補償方法 |
| KR102553553B1 (ko) * | 2015-06-12 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치, 및 그 동작 방법 및 전자 기기 |
| JP6651720B2 (ja) * | 2015-07-10 | 2020-02-19 | 株式会社ニコン | 撮像素子および撮像装置 |
| JP2017143940A (ja) * | 2016-02-16 | 2017-08-24 | コニカミノルタ株式会社 | 放射線画像撮影システム |
| JP6775408B2 (ja) * | 2016-12-20 | 2020-10-28 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
| JP6774569B2 (ja) * | 2017-06-28 | 2020-10-28 | 富士フイルム株式会社 | 放射線画像検出装置とその作動方法 |
| JP2020010323A (ja) * | 2018-07-09 | 2020-01-16 | シャープ株式会社 | 撮像装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1821854A (zh) * | 2005-02-17 | 2006-08-23 | 株式会社日立显示器 | 图像显示装置 |
| CN1961570A (zh) * | 2004-05-31 | 2007-05-09 | 松下电器产业株式会社 | 固体摄像装置 |
| CN102298915A (zh) * | 2010-06-24 | 2011-12-28 | 索尼公司 | 显示装置、用于驱动显示装置的方法以及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| US6396253B1 (en) * | 1999-11-19 | 2002-05-28 | General Electric Company | Methods and apparatus for automated repair detection of solid-state X-ray detectors |
| JP2002009272A (ja) * | 2000-06-26 | 2002-01-11 | Canon Inc | 光電変換装置及びそのリペア方法 |
| JP5055469B2 (ja) * | 2006-08-04 | 2012-10-24 | 新世代株式会社 | イメージセンサ及びイメージセンサシステム |
| JP2009089078A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 固体撮像装置及び撮像装置 |
| JP5207853B2 (ja) * | 2008-07-02 | 2013-06-12 | パナソニック株式会社 | 静止画像及び動画像撮像装置 |
| JP5935293B2 (ja) * | 2011-11-02 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
-
2013
- 2013-05-24 JP JP2013109774A patent/JP6062800B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-15 US US14/278,975 patent/US9277153B2/en not_active Expired - Fee Related
- 2014-05-16 CN CN201410207344.XA patent/CN104184968B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1961570A (zh) * | 2004-05-31 | 2007-05-09 | 松下电器产业株式会社 | 固体摄像装置 |
| CN1821854A (zh) * | 2005-02-17 | 2006-08-23 | 株式会社日立显示器 | 图像显示装置 |
| CN102298915A (zh) * | 2010-06-24 | 2011-12-28 | 索尼公司 | 显示装置、用于驱动显示装置的方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9277153B2 (en) | 2016-03-01 |
| JP2014230192A (ja) | 2014-12-08 |
| CN104184968A (zh) | 2014-12-03 |
| US20140347536A1 (en) | 2014-11-27 |
| JP6062800B2 (ja) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104184968B (zh) | 摄像装置和摄像显示系统 | |
| US7154099B2 (en) | Radiation image pick-up device and radiation image pick-up method | |
| CN103067668B (zh) | 图像拍摄单元和图像拍摄显示系统 | |
| KR101966991B1 (ko) | 촬상 장치 및 촬상 표시 시스템 | |
| US8988569B2 (en) | Image pickup unit and image pickup display system | |
| US9197824B2 (en) | Image pickup unit, method of driving image pickup unit, and image pickup display system | |
| US20130093927A1 (en) | Image pickup device and image pickup display system | |
| USRE49928E1 (en) | Solid state imaging device | |
| US20140263952A1 (en) | High performance digital imaging system | |
| US20130222660A1 (en) | Image pickup unit and image pickup display system | |
| CN103067670A (zh) | 图像拍摄单元和图像拍摄显示系统 | |
| CN103124323B (zh) | 图像拍摄单元和图像拍摄显示系统 | |
| CN102801902B (zh) | 信号传输装置和摄像显示系统 | |
| US8853756B2 (en) | Array of pixels with good dynamic range | |
| US7724293B2 (en) | Multi-purpose image sensor circuits, imager, system and method of operation | |
| JP7027175B2 (ja) | 半導体装置および機器 | |
| US9648257B2 (en) | Efficient method for reading an imaging device using correlated double sampling | |
| US8456885B2 (en) | Random access memory circuit | |
| JP2020102847A (ja) | インピーダンスが制御される行導体を有するマトリクスアレイ検出器 | |
| US11849237B1 (en) | Pixel circuit adopting optically sensitive material with suppressed dark current | |
| US11196950B2 (en) | Dark current reduction for image sensor having electronic global shutter and image storage capacitors | |
| JP6942498B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160912 Address after: Kanagawa Applicant after: SONY semiconductor solutions Address before: Tokyo, Japan Applicant before: Sony Corp |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190129 Termination date: 20210516 |