CN104183580B - 外延结构与封装基板为一体的整合式led元件及制作方法 - Google Patents

外延结构与封装基板为一体的整合式led元件及制作方法 Download PDF

Info

Publication number
CN104183580B
CN104183580B CN201310187738.9A CN201310187738A CN104183580B CN 104183580 B CN104183580 B CN 104183580B CN 201310187738 A CN201310187738 A CN 201310187738A CN 104183580 B CN104183580 B CN 104183580B
Authority
CN
China
Prior art keywords
electrode
electrode structure
led
substrate
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310187738.9A
Other languages
English (en)
Other versions
CN104183580A (zh
Inventor
陈振贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI XIANYAO DISPLAY TECHNOLOGY Co.,Ltd.
Original Assignee
Hong Kong Beida Jade Bird Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Beida Jade Bird Display Ltd filed Critical Hong Kong Beida Jade Bird Display Ltd
Priority to CN201310187738.9A priority Critical patent/CN104183580B/zh
Publication of CN104183580A publication Critical patent/CN104183580A/zh
Application granted granted Critical
Publication of CN104183580B publication Critical patent/CN104183580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了外延结构与封装基板为一体的整合式LED元件及制作方法一种LED元件，是将LED的外延结构、电极、导线等直接形成在一基板上而成为一独立的整合式LED元件。该LED元件为一多晶模块结构，亦可为一单晶结构。该LED元件可嵌入一裸空的承载体内，并介由此裸空承载体的支撑而使该LED元件的基板下表面可直接安置并接触在一导热或散热元件上。该LED元件是直接在晶片上制作完成并切割下来成为一独立的元件。该LED元件的结构可依不同的制作方式而成为垂直结构或横向结构。

Description

外延结构与封装基板为一体的整合式LED元件及制作方法
技术领域
本发明关于一种结合外延结构与封装基板为一体的整合式LED元件及其制作方法，特别地，关于能将承载LED外延结构的承载基板直接做为封装基板,并将原本LED粒晶的封装工艺在该基板上完成的LED元件，而使该LED元件在应用时该基板能直接被安置并接触一导热或散热元件上。该整合LED元件是直按在晶片上制造并切割下来成为一独立元件，并可依工艺的差异而制作出垂直结构或横向结构的LED元件。
背景技术
对于LED照明产业而言，一般的产品及产业分工模式是将LED晶粒的制作与LED封装分开成为两个完全独立的工艺。无论是利用何种基板(蓝宝石、碳化硅、氮化镓、硅)来进行LED的外延工艺，最终总要将整个晶片上的LED发光单元(无论是单晶单元或微小多晶单元)经过测试、切割后制作成为一颗颗具有正(＋)负(－)电极的完整晶粒(Chip)产品。又由于LED晶粒在晶片切割工艺上的操作性考量，最终LED晶粒的形状，不管它是横向结构或垂直结构，不管它是打线工艺或覆晶工艺，通常它都是被设计并制作成为矩形的型式。这个矩形结构的LED晶粒产品再经过LED封装工艺被一颗颗的以固晶的方式安置在以一衬底基板上然后再以SMT方式焊接在封装的电路基板上，或直接的将晶粒以COB的固晶方式安置在最终的封装电路基板上而成为一LED封装元件。由于LED元件有散热问题，因此，该LED元件的封装电路基板需要安置在一散热元件上，而LED外延粒结构中因电流通过所产生的热则需通过层层的基板及介面的传导而将热经由散热元件进行散热。当LED封装元件的功率或功率密度很高时，LED元件将会因为元件的热阻而导至LED的结点温度过高而影向了LED元件的寿命并造成光学特性的劣化。
请参阅图1，图1A以及图1B为现有技术中LED晶粒、LED封装以及散热的示意图。LED晶粒1是由LED外延结构10及外延承载基板11构成。LED晶粒1是由晶片上经测试及切割下来而成为一颗颗的商品。LED晶粒1必需通过封装来成为一LED元件。如图1A所示，LED晶粒1是在一具有电路的衬底基板12上进行固晶、打线、荧光粉涂布等工艺而完成封装元件。该以衬底基板12做为封装基板的LED元件在实际应用时必需再以SMT方式安置在一具导热的印刷电路基板上，此电路基板13再被安装并接触在一散热元件14上。一般照明上对于高功率元件的应用需求，另一种方式，如图1B所示，LED晶粒1是直接在一具导热的印刷电路基板13上以固晶、打线、荧光粉涂布等工艺完成封装元件，此即所谓COB(Chip-on-Board)封装。此COB元件可安装并接触在一散热元件14上。然而，图1A以及图1B的现有技术，LED晶粒1以及LED封装为两个完全独立的产品而且亦属于两个完全不同工艺。
一般LED晶粒的结构分为横向结构(Lateral LED)及垂直结构(Vertical LED)。横向结构LED是在外延基板的晶片上形成LED外延结构及正负电极，此外延基板做为LED外延结构的承载基板，必需经过晶片背部研磨打薄工艺，然后切割成一颗颗LED晶粒。而垂直结构LED则是要将LED外延结构由外延基板晶片移转至一承载基板的受体晶片上。而此承载基板，亦必需经过晶片背部研磨打薄工艺，并制作背部电极，然后再切割成一颗颗LED晶粒。无论是横向结构的LED晶粒或垂直结构的LED晶粒都需要通过固晶、打线、荧光粉涂布等封装工艺而需要额外的封装基板，以便于接通外部电源及安置在散热元件上。对于要满足LED照明对于高功率密度、高输出光通量、高有效使用寿命、低制造成本的进一步要求，图1A以及图1B的现有技术的LED元件，有其先天上的发展限制。
发明内容
因此，本发明的目的在于提供一种结合外延结构与封装基板为一体的整合式LED元件及其制作方法，以解决现有技术的问题。
本发明的整合式LED元件安置于一裸空承载体的一裸空区域，该裸空承载体具有二个极性相异的导通电极，用以连接一外部电源，该整合式LED元件包含有：一基板，该基板具有一上表面及一下表面；N个LED外延结构形成于该基板的该上表面，该N个LED外延结构中至少一LED外延结构包含至少一第一电极结构以及至少一第二电极结构，其中N为大于1的自然数，且该至少一第一电极结构及该至少一第二电极结构的极性相异；以及至少一第三电极结构及至少一第四电极结构形成于该基板的上表面并位于该N个LED外延结构之外，该至少一第三电极结构及该至少一第四电极结构与该N个LED外延结构的该至少一第一电极结构及该至少一第二电极结构之间以相互电性连接而形成一电路，且该至少一第三电极结构及该至少一第四电极结构的极性相异；其中，该裸空承载体的该至少二个极性相异的导通电极用以电性连接该整合式LED元件的该基板的该上表面的该至少一第三电极及该至少一第四电极，且该基板的该下表面312裸露于该裸空承载体之外。
于另一具体实施例中，本发明亦提供一种结合外延结构与封装基板为一体的整合式LED元件，该整合式LED元件安置于一裸空承载体的一裸空区域，该裸空承载体具有二个极性相异的导通电极，用以连接一外部电源，该整合式LED元件包含有：一基板，具有一上表面及一下表面；一LED外延结构，形成于该基板的该上表面，该LED外延结构包含至少一第一电极结构以及至少一第二电极结构，该至少一第一电极结构及该至少一第二电极结构的极性相异；以及至少一第三电极结构及至少一第四电极结构，形成于该上表面并位于该LED外延结构之外，该至少一第三电极结构及该至少一第四电极结构与该LED外延结构间的该至少一第一电极结构及该至少一第二电极结构之间以相互电性连接而形成一电路，其中该至少一第三电极结构及该至少一第四电极结构的极性相异；其中，该裸空承载体的该二个极性相异的导通电极用以电性连接该整合式LED元件的该基板的该上表面的该至少一第三电极及该至少一第四电极，该基板的该下表面裸露于该裸空承载体之外。
再者，本发明亦提供该结合外延结构与封装基板为一体的整合式LED元件的制作方法，由于该整合式LED元件的基板除做为LED外延结构的承载基板外又同时做为LED的封装基板，又由于该基板下表面可以直接的被安置并接触灯具系统的导热或散热元件上，因此该整合式LED元件从LED外延结构的PN结点至该基板下表面的热传导路径最短，产生热阻的材科介面最少，也因此整个整合式LED元件的热阻值(Rjc)将大幅地降低。本发明的整合式LED元件结构有助于设计并发展高功率密度的LED光源；再者，本发明的整合式LED元件结构，可同时适用于垂直结构及横向结构的LED元件设计及制作。
综上所述，本发明的整合式LED元件由于工艺的简化以及材料耗量的降低可大幅降低其制作成本。
附图说明
图1A以及图1B为现有技术中LED外延结构、LED晶粒、LED封装以及LED散热的结构示意图。
图2A以及图2B绘示本发明的整合式LED元件所绘示的LED外延结构、LED封装及其安置于裸空承载体及LED散热元件的结构示意图。
图3绘示本发明的整合式LED元件的一具体实施例的示意图。
图4A是根据本发明的一具体实施例所绘示的LED外延结构为垂直结构时的示意图。
图4B是根据本发明的一具体实施例所绘示的LED外延结构为横向结构时的示意图。
图5A以及图5B分别是根据本发明的一具体实施例所绘示的LED外延结构的上表面的形状示意图。
图6是根据本发明的一具体实施例所绘示的垂直结构LED的LED外延结构与电极为并联电路的上视图
图7绘示根据本发明的一具体实施例的不同尺寸整合式LED元件在一晶片上的示意图。
图8A至图8C分别绘示本发明的整合式LED元件、裸空承载体，以及该整合式LED元嵌入于该裸空承载体后的正面示意图。
图9A至图9C分别绘示本发明的整合式LED元件、裸空承载体，以及该整合式LED元嵌入于该裸空承载体后的背面示意图。
图10绘示本发明的垂直结构LED的整合式LED元件的制作方法的流程图。
图11分别绘示本发明的横向结构LED的整合式LED元件的制作方法的流程图。
其中，附图标记说明如下：
1：LED晶粒
10：LED外延结构
11：外延承载基板
12：衬底封装基板
13：电路基板
14：散热元件
2：整合式LED元件
20：LED外延结构
22：基板
221：上表面
222：下表面
24：散热元件
26：导热元件
3：整合式LED元件
30：裸空承载体
301：裸空区域
302、303：导通电极
31：基板
311：上表面
312：下表面
32：LED外延结构
321：第一电极结构
322：第二电极结构
323：导体材料
324：介电层
325：透镜
326：N型半导体层
327：P型半导体层
328：多重量子井
329：反射层
33：第三电极结构
34：第四电极结构
35：散热元件
36：焊料
41：基板
42：LED外延结构
421：第一电极结构
422：第二电极结构
423：导体材料
424：介电层
43：第三电极结构
44：第四电极结构
511：上表面
52：LED外延结构
53：第三电极结构
54：第四电极结构
611：上表面
62：LED外延结构
63：第三电极结构
64：第四电极结构
7：晶片
70：整合式LED元件
71：基板
72：LED外延结构
8：整合式LED元件
80：裸空承载体
801：裸空区域
802、803：导通电极
81：基板
811：上表面
812：下表面
82：LED外延结构
83：第三电极
84：第四电极
S20～S29：流程步骤
S30～S35：流程步骤
具体实施方式
因此，本发明的一种结合外延结构与封装基板为一体的整合式LED元件及制作方法可以有效的减少LED元件的制造工艺、节省材料、降低成本，并有效的减少LED元件热传导的层层热阻，提高LED元件的特性，并解决现有技术的问题。
请参阅图2A及图2B，图2A以及图2B分别绘示本发明的整合式LED元件所绘示的LED外延结构、LED封装及其安置于裸空承载体及LED散热及导热元件的结构示意图。根据一具体实施例，本发明的结合外延结构与封装基板为一体整合式LED元件2，可通过嵌入一裸空承载体30的一裸空区域301中，而使该基板22的下表面222可以直接安置接触一导热或散热元件上。如图2A所示，该基板22的该上表面221上形成有LED外延结构20，亦即，该整合式LED元件2的基板22除做为LED外延结构20的承载基板外还同时做为封装基板，且该基板22的下表面222可直接接触在一散热元件24上。如图2B所示，该整合式LED元件2的基板22的下表面222则直接接触在一导热元件26上，该导热元件26为一端面整平的微热导管。
为了更清楚阐述本发明的结构，请参阅图3，图3绘示本发明的整合式LED元件的一具体实施例的示意图。根据图3的一具体实施例，本发明的整合式LED元件3被嵌入于一裸空承载体30的一裸空区域301，该裸空承载体30具有二个极性相异的导通电极302、303，用以连接一外部电源，该整合式LED元件3包含有：一基板31，该基板31具有一上表面311及一下表面312；N个LED外延结构32形成于该基板31的该上表面311，该N个LED外延结构32中至少一LED外延结构32包含至少一第一电极结构321以及至少一第二电极结构322，其中N为大于1的自然数，且该至少一第一电极结构321及该至少一第二电极结构322的极性相异；以及至少一第三电极结构33及至少一第四电极结构34形成于该上表面311并位于该N个LED外延结构32之外，该至少一第三电极结构33及该至少一第四电极结构34与该N个LED外延结构32的该至少一第一电极结构321及该至少一第二电极结构322之间以相互电性连接而形成一电路，且该至少一第三电极结构33及该至少一第四电极结构34的极性相异；其中，该裸空承载体30的该至少二个极性相异的导通电极302、303用以电性连接该整合式LED元件3的该基板31的该上表面311的该至少一第三电极33及该至少一第四电极34，且该基板31的该下表面312裸露于该裸空承载体30之外。
于本具体实施例中，该至少一第一电极结构321及该至少一第三电极33相互连通，于该N个LED外延结构外，均分别罩有一透镜325，且各个LED外延结构32中包含有一N型半导体层326、一P型半导体层327、一多重量子井结构层328以及一光反射层329，其中，于该N型半导体层326上覆盖有一介电层324，该介电层324上制作有一导体材料323，用以电性连接该至少一第二电极结构322及该至少一第一电极结构321，再者，该裸空承载体30的该至少二个极性相异的导通电极302、303通过一可焊性金属层36电性连接至该整合式LED元件3的该基板31的该上表面311的该至少一第三电极33及该至少一第四电极34，使得该至少一第三电极结构33及该至少一第四电极结构34与该N个LED外延结构32的该至少一第一电极结构321及该至少一第二电极结构322之间以相互电性连接而形成一电路。然而，本发明不以此为限，该至少一第一电极结构321及该至少一第三电极33亦可为一体成型的设计。
此外，本发明的整合式LED元件3，其该基板31的该下表面312可以接触一导热元件或一散热元件35。且，该基板31可为一硅(Silicon)基板、碳化硅(SiC)基板、氮化镓(GaN)基板、砷化镓(GaAs)基板、蓝宝石(Sapphire)基板或任何非导体基板其中之一者；于另一具体实施例中，本发明的该基板31亦可为一铜基板、其它金属基板或合金基板，且在该铜基板、其它金属基板或合金基板的该下表面形成一绝缘结构层(Dielectric layer)。再者，该基板31可由一物理沉积(Physical Vapor Deposition,PVD)或化学沉积(Chemical VaporDeposition,CVD)方式形成。
请一并参阅图4A及图4B，图4A是根据本发明的一具体实施例所绘示的LED外延结构为垂直结构时的示意图；图4B是根据本发明的一具体实施例所绘示的LED外延结构为横向结构时的示意图。于本发明的整合式LED元件中，该N个LED外延结构42可以是一垂直(Vertical)结构(如图4A)或一横向(Lateral)结构(如图4B)，若该LED外延结构42为垂直结构时，该LED外延结构42的该至少一第一电极结构421为一接合金属层；且，该LED外延结构42是从一外延基板上移转于该基板41上。若该LED外延结构42为横向结构时，该LED外延结构42是以一外延工艺直接形成在该基板42上。此外，以垂直结构(图4A)为例,该LED外延结构42中包含至少一第一电极结构421以及至少一第二电极结构422，且该至少一第一电极结构421及该至少一第二电极结构422的极性相异；以及至少一第三电极结构43及至少一第四电极结构44形成于该基板41的上表面并位于该LED外延结构42之外，该LED外延结构42包含一介电层424，该介电层424上制作有一导体材料423，用以电性连接该至少一第二电极结构422及该至少一第四电极结构44。以横向结构(如图4B)为例，该至少一第三电极结构43及该至少一第四电极结构44与该LED外延结构42的该至少一第一电极结构421及该至少一第二电极结构422之间以分别以一导体材料423电性连接而形成一电路，且该至少一第三电极结构43及该至少一第四电极结构44的极性相异。
于本具体实施例中，本发明的每一LED外延结构可以是由多个多个具有正、负电极的微小外延结构所构成；图5A以及图5B分别是根据本发明的一具体实施例所绘示的LED外延结构的上表面的形状示意图。如图5A及图5B所示，该N个LED外延结构52的上表面的形状可为六角型或圆型.该N个LED外延结构上可各别制作形成一光学镜面结构，且该至少一第三电极结构53及该至少一第四电极结构5形成于该基板的该上表面511并位于该N个LED外延结构52之外。然而，本发明不以此为限制，该N个LED外延结构52的上表面的形状亦可以设计并制作成其它异于矩型的几何形状或任意几何形状的混合,目的都在提高出光效率。
请参阅图6，图6是根据本发明的一具体实施例所绘示的垂直结构LED的LED外延结构与电极为并联电路的上视图。于本具体实施例中，该N个LED外延结构62的该至少一第一电极结构可电性连接至该上表面611的该至少一第三电极结构63，该N个LED外延结构62的该至少一第二电极结构电性连接至该上表面611的该至少一第四电极结构64，进而形成一并联电路。N个外延结构所形成的并联电路可以使施加在该整合式LED元件上的电流经分流而降低至每一个外延结构中.然而，本发明不以此为限制，于另一具体实施例中，该至少一第一电极结构及至少一第三电极结构为一正电极结构，该至少一第二电极结构及该至少一第四电极结构为一负电极结构，其中，该N个LED外延结构之间以串联的形式将该至少一第一电极结构及该至少一第二电极结构电性连接，同时并与该上表面的该至少一第三电极结构及该至少一第四电极结构电性连接，进而形成一串联电路。更甚者，本发明的整合式LED元件中，该N个LED外延结构可以区分为M个LED外延结构群，每一LED外延结构群中的每一LED外延结构之间以串联的形式将该至少一第一电极结构及该至少一第二电极结构电性连接，该M个LED外延结构群之间以并联的形式电性连接于该上表面的该至少一第三电极结构及该至少一第四电极结构，进而形成一串、并联混合电路，其中M为大于一的自然数。
请再次参阅图3，根据本发明的另一具体实施例，在该基板31的该上表面311及在该N个LED外延结构32的表面上连接该至少一第一电极结构321、该至少一第二电极结构322、该至少一第三电极结构33、该至少一第四电极结构34间的该导体材料323是形成在一介电层324之上。其中该基板31的该上表面311的该至少一第三电极33及该至少一第四电极34可做为在一晶片上直接以探针量测该整合式LED元件3特性的电极。当该至少一第三电极结构33及该至少一第四电极结构34接通该外部电源，以使该N个LED外延结构32因电流通过产生光电效应并发出光子时，该基板31的该上表面311与该下表面312之间呈现电绝缘状态。
请参阅图7，图7绘示根据本发明的一具体实施例在一晶片基板7上可依设计需要而制作不同尺寸、不同内容的整合式LED元件的示意图。如图7所示，本发明的整合式LED元件70可于晶片7上切割成不同大小的尺寸，因此，位于该基板71上的该LED外延结构72的数目亦会随不同的设计而变化。
请一并参阅图8A至图8C以及图9A至图9C，图8A至图8C分别绘示本发明的整合式LED元件、裸空承载体，以及该整合式LED元嵌入于该裸空承载体后的正面示意图。图9A至图9C分别绘示本发明的整合式LED元件、裸空承载体，以及该整合式LED元嵌入于该裸空承载体后的背面示意图。于本具体实施例中，该整合式LED元件8的该上表面811上形成有N个LED外延结构82，且该整合式LED元件8可进一步安置于该裸空承载体80的该裸空区域801内以使该基板81的该下表面812裸露，该裸空承载体80具有至少二个极性相异的导通电极802、803用以连接一外部电源；当该整合式LED元件8安置于该裸空承载体80的该裸空区域801内时，该基板81的该上表面811的该至少一第三电极83及该至少一第四电极84与该裸空承载体80的导通电极802、803形成电性连接。需特别说明地是，该裸空承载体80的一下表面与该基板81的该下表面812呈共平面；而该裸空承载体80为一预铸的导线架承载体，或一印刷电路板。其中该基板81通过该裸空承载体80的支撑而使该基板81的该下表面812可直接平整地被安置在一导热元件或一散热元件上。
根据本发明的另一具体实施例，本发明的整合式LED元件可以是一直流式(DC)LED元件或是一交流式(AC)LED元件。该基板可包含一防静电元件或一控制元件或一感测元件。其中，该N个LED外延结构可进一步成为一雷射二极管(Laser Diode)外延结构，且该整合式LED元件成为一整合式雷射二极管元件；或，该N个LED外延结构亦可改为一太阳能电池外延结构，且于此时，该整合式LED元件成为一整合式太阳能电池元件。
此外，本发明提供一种结合外延结构与封装基板为一体的整合式LED元件在实际应同上将设计为一多晶模块的元件，亦即在该基板上形成多个多个LED外延结构。在单位输入功率下，每单位面积可形成许多微小的外延结构，并通过并联或串并联方式降低每一个外延结构所通过的电流，以此来达到提升该整合式LED元件的发光效率。
于本发明的另一实施例中，该整合式LED元件在该基板上表面仅仅形成一单一的大型外延结构以及至少一第三电极结构及至少一第四电极结构。该LED外延结构包含至少一第一电极结构以及至少一第二电极结构，该至少一第一电极结构及该至少一第二电极结构的极性相异；且该至少一第三电极结构及至少一第四电极结构形成于该上表面并位于该LED外延结构之外，其中该LED外延结构的该至少一第一电极结构与该上表面的该至少一第三电极结构连接，该至少一第二电极结构与该上表面的该至少一第四电极结构连接而形成一电路。本实施例是在简化该整合式LED元件的结构，对于功率较低的应用提供了另一种设计选择。
本发明提供一种结合外延结构与封装基板为一体的整合式LED元件的制作方法，以解决现有技术的问题。请参阅图10，图10绘示本发明的垂直结构LED的整合式LED元件的制作方法的流程图，其具体实施例包含下列步骤：在一外延晶片基板上形成一LED外延结构层S20；在该LED外延结构层上形成一光反射层，并在该光反射结构层上形成一第一金属接合结构层S21；在一受体晶片基板上形成一第二金属接合结构层S22；将该受体晶片基板的该第二金属接合结构层与该第一金属接合结构层以晶片接合方式结合为一第三金属结构层并做为LED外延结构层的一第一电极结构，以形成一具有该LED外延结构层的复合晶片体S23；自该复合晶片体中移除该外延晶片基板，使得第三金属结构层、该光反射结构层及该LED外延结构层形成在该受体晶片基板上S24；在该受体晶片基板上形成M个LED外延结构群S25，该M个LED外延结构群包含N个LED外延结构以及独立于该N个LED外延结构外的至少一第三电极结构以及至少一第四电极结构，其中M及N皆为大于1的自然数，该至少一第三电极结构及该至少一第四电极结构的极性相异；在该M个LED外延结构群的该N个LED外延结构层上形成一第二电极结构S26；在该M个LED外延结构群中选择性地范围内镀上一介电质结构层S27；在该介电质结构层上制作一导电材料结构层S28，以将该至少一第一电极结构、该至少一第二电极结构与该至少一第三电极结构、该至少一第四电极结构彼此之间电性连接形成一电路；以及将该M个LED外延结构群由该受体晶片基板上切割下来而成为M个独立之该整合式LED元件S29。本实施例中所制作的该整合式LED元件为一垂直结构的LED元件，该N个LED外延结构是从一外延基板晶片上形成后移转至该基板上的。
于本具体实施例中，该整合式LED元件的制作方法另包含有：在该至少一第三电极结构及该至少一第四电极结构上制作一可焊性的金属结构以做为用以焊接外部电源的电极；在该N个LED外延结构表面制作一荧光材料结构层，当该个LED外延结构所发出来的光是蓝光或UV光时可通过此荧光材料作用而发出白光；在该M个独立的整合式LED元件上制作一透明保护层，该保护层是用来保护该整合式LED元件之用；在该N个LED外延结构上各别制作一光学镜片结构，此各别的微小光学镜片结构可各别的调整每一个外延结构所发出的光而使的能提高该整合式LED元件的出光效率并达到设计的光型。当该M个整合式LED元件在晶片上经测试并切割下来后，可将该整合式LED元件嵌入裸空的承载体中，该裸空承载体具有至少二个极性相异的外部电极及至少二个极性相异的内部电极，且极性相同的外部电极与内部电极相互导通。该至少二个极性相异的外部电极用以连接一外部电源，该至少二个极性相异的内部电极用以连接该至少一第三电极及该至少一第四电极。该整合式LED元件结合了带有电路结构的裸空承载体，就成为一完整可供终端客户应用的LED元件，裸空承载体的作用除了提供易于连接外部电源的接线端子外，本身亦做为该整合式LED元件该基板的支撑体，而让该整合式LED元件的该基板下表面能直接平整的接触灯具系统的导热或散热元件。
此外，本发明提供一种结合外延结构与封装基板为一体的整合式LED元件的制作方法，请参阅图11，图11分别绘示本发明的横向结构LED的整合式LED元件的制作方法的流程图。于本具体实施例中包含下列步骤：在一外延晶片基板上形成一LED外延结构层S30；在该具LED外延结构层的晶片上形成M个LED外延结构群S31，该M个LED外延结构群包括N个LED外延结构以及独立于该N个LED外延结构外的至少一第三电极结构以及至少一第四电极结构，其中M及N皆为大于1的自然数，该至少一第三电极结构及该至少一第四电极结构的极性相异；在该M个LED外延结构群的该N个LED外延结构层上各自形成至少一第一电极结构以及至少一第二电极结构S32，其中该至少一第一电极结构及该至少一第二电极结构的极性相异；在该M个LED外延结构群中选择性地范围内镀上一介电质结构层S33；在该介电质结构层上制作一至少一导电材料结构层，以将该至少一第一电极结构、该至少一第二电极结构与该至少一第三电极结构、该至少一第四电极结构彼此之间电性连接形成一电路S34；以及将该M个LED外延结构群从该外延晶片基板上切割下来而成为M个独立的该整合式LED元件S35。本实施例中所制作的该整合式LED元件为一横向结构的LED元件，该N个LED外延结构是直接在一外延基板晶片上形成的。
于本具体实施例中，整合式LED元件的制作方法另包含：在该至少一第三电极结构及该至少一第四电极结构上制作一可焊性的金属结构层；在该N个LED外延结构表面制作一荧光材料结构层；在该M个独立的整合式LED元件上制作一透明保护层；在该N个LED外延结构上各别制作一光学镜片结构；或将该整合式LED元件嵌入裸空的承载体中，该裸空承载体具有至少二个极性相异的外部电极及至少二个极性相异的内部电极，且极性相同的外部电极与内部电极相互导通,该至少二个极性相异的外部电极用以连接一外部电源，该至少二个极性相异的内部电极用以连接该至少一第三电极及该至少一第四电极。
综上所述，本发明的整合式LED元件由于工艺的简化以及材料耗量的降低可大幅降低原有技术在LED晶粒封装工艺的制作成本。由于该整合式LED元件的基板除做为LED外延结构的承载基板外又同时做为LED的封装基板，又由于该基板下表面可以直接的被安置并接触灯具系统的导热或散热元件上，因此该整合式LED元件从LED外延结构的PN结点至该基板下表面的热传导路径最短，产生热阻的材科介面最少，也因此整个整合式LED元件的热阻值(Rjc)将大幅地降低。本发明的整合式LED元件结构有助于设计并发展高功率密度的LED光源；再者，本发明的整合式LED元件结构，可同时适用于垂直结构及横向结构的LED元件设计及制作。因此，本发明一种结合外延结构与封装基板为一体的整合式LED元件及其制作方法是一种开发及发展降低制造成本的高功率密度LED光源元件的通用性技术平台。
通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本创作的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本创作所欲申请的专利权利要求范围的范畴内。

Claims (23)

1.一种结合外延结构与封装基板为一体的整合式LED元件，该整合式LED元件安置于一裸空承载体的一裸空区域，该裸空承载体具有二个极性相异的导通电极，用以连接一外部电源，该整合式LED元件包含有：
一基板，具有一上表面及一下表面；
N个LED外延结构，形成于该基板的该上表面，该N个LED外延结构中至少一LED外延结构包含至少一第一电极结构以及至少一第二电极结构，其中N为大于1的自然数，该至少一第一电极结构及该至少一第二电极结构的极性相异；以及
至少一第三电极结构及至少一第四电极结构，形成于该上表面并位于该N个LED外延结构之外，该至少一第三电极结构及该至少一第四电极结构与该N个LED外延结构的该至少一第一电极结构及该至少一第二电极结构之间以相互电性连接而形成一电路，其中该至少一第三电极结构及该至少一第四电极结构的极性相异；
其中，该裸空承载体的该至少二个极性相异的导通电极用以电性连接该整合式LED元件的该基板的该上表面的该至少一第三电极及该至少一第四电极，该基板的该下表面裸露于该裸空承载体之外。
2.根据权利要求1的整合式LED元件，其中该基板的该下表面接触一导热元件或一散热元件。
3.根据权利要求1的整合式LED元件，其中该裸空承载体的一下表面与该基板的该下表面呈共平面。
4.根据权利要求1的整合式LED元件，其中该基板通过该裸空承载体的支撑而使该基板的该下表面能够直接平整地被安置在一导热元件或一散热元件上。
5.根据权利要求1的整合式LED元件，其中该基板为一硅基板、锗基板、碳化硅基板、氮化镓基板、砷化镓基或蓝宝石基板。
6.根据权利要求1的整合式LED元件，其中该N个LED外延结构是从另一外延基板上移转于该基板的该上表面。
7.根据权利要求1的整合式LED元件，其中该N个LED外延结构是以一外延工艺直接形成在该基板的该上表面。
8.根据权利要求1的整合式LED元件，其中该N个LED外延结构的上表面的形状为六角型、圆型或其混合。
9.根据权利要求1的整合式LED元件，其中该N个LED外延结构上各别形成一光学镜面结构。
10.根据权利要求1的整合式LED元件，其中该至少一第一电极结构及至少一第三电极结构为一正电极结构，该至少一第二电极结构及该至少一第四电极结构为一负电极结构。
11.根据权利要求1的整合式LED元件，其中该N个LED外延结构之间以串联的形式将该至少一第一电极结构及该至少一第二电极结构电性连接，同时并与该上表面的该至少一第三电极结构及该至少一第四电极结构电性连接，进而形成一串联电路。
12.根据权利要求1的整合式LED元件，其中该N个LED外延结构的该至少一第一电极结构电性连接至该上表面的该至少一第三电极结构，该N个LED外延结构的该至少一第二电极结构电性连接至该上表面的该至少一第四电极结构，进而形成一并联电路。
13.根据权利要求1的整合式LED元件，其中该N个LED外延结构区分为M个LED外延结构群，每一LED外延结构群中的每一LED外延结构之间以串联的形式将该至少一第一电极结构及该至少一第二电极结构电性连接，该M个LED外延结构群之间以并联的形式电性连接于该上表面的该至少一第三电极结构及该至少一第四电极结构，进而形成一串、并联混合电路，其中M为大于一的自然数。
14.根据权利要求1的整合式LED元件，其中在该基板的该上表面及在该N个LED外延结构的表面上以一导体材料连接该至少一第一电极结构、该至少一第二电极结构、该至少一第三电极结构、该至少一第四电极结构，该导体材料是形成在一介电质材料层之上。
15.根据权利要求1的整合式LED元件，其中当该至少一第三电极结构及该至少一第四电极结构接通该外部电源，以使该N个LED外延结构因电流通过产生光电效应并发出光子时，该基板的该上表面与该下表面之间是呈现电绝缘状态。
16.根据权利要求1的整合式LED元件，其中该整合式LED元件是一直流LED元件或是一交流LED元件。
17.根据权利要求1的整合式LED元件，其中该基板另包含有一防静电元件或一控制元件或一感测元件。
18.一种结合外延结构与封装基板为一体的整合式LED元件，该整合式LED元件安置于一裸空承载体的一裸空区域，该裸空承载体具有二个极性相异的导通电极，用以连接一外部电源，该整合式LED元件包含有：
一基板，具有一上表面及一下表面；
一LED外延结构，形成于该基板的该上表面，该LED外延结构包含至少一第一电极结构以及至少一第二电极结构，该至少一第一电极结构及该至少一第二电极结构的极性相异；以及
至少一第三电极结构及至少一第四电极结构，形成于该上表面并位于该LED外延结构之外，该至少一第三电极结构及该至少一第四电极结构与该LED外延结构间的该至少一第一电极结构及该至少一第二电极结构之间以相互电性连接而形成一电路，其中该至少一第三电极结构及该至少一第四电极结构的极性相异；
其中，该裸空承载体的该二个极性相异的导通电极用以电性连接该整合式LED元件的该基板的该上表面的该至少一第三电极及该至少一第四电极，该基板的该下表面裸露于该裸空承载体之外。
19.一种结合外延结构与封装基板为一体的整合式LED元件的制作方法，其包含下列步骤：
在一外延晶片基板上形成一LED外延结构层；
在该LED外延结构层上形成一光反射层，并在该光反射结构层上形成一第一金属接合结构层；
在一受体晶片基板上形成一第二金属接合结构层；
将该受体晶片基板的该第二金属接合结构层与该第一金属接合结构层以晶片接合方式结合为一第三金属结构层并做为LED外延结构层的一第一电极结构，以形成一具有该LED外延结构层的复合晶片体；
自该复合晶片体中移除该外延晶片基板，使得该第三金属结构层、该光反射结构层及该LED外延结构层形成在该受体晶片基板上；
在该受体晶片基板上形成M个LED外延结构群，该M个LED外延结构群包含N个LED外延结构以及独立于该N个LED外延结构外的至少一第三电极结构以及至少一第四电极结构，其中M及N皆为大于1的自然数，该至少一第三电极结构及该至少一第四电极结构的极性相异；
在该M个LED外延结构群的该N个LED外延结构层上形成至少一第二电极结构；
在该M个LED外延结构群中选择性地范围内镀上一介电质结构层；
在该介电质结构层上制作至少一导电材料结构层，以将该至少一第一电极结构、该至少一第二电极结构与该至少一第三电极结构、该至少一第四电极结构彼此之间电性连接形成一电路；
将该M个LED外延结构群由该受体晶片基板上切割下来而成为M个独立的该整合式LED元件；以及
将该整合式LED元件嵌入一裸空承载体的一裸空区域中，该裸空承载体具有至少二个极性相异的导通电极，用以连接一外部电源，该至少二个极性相异的导通电极用以电性连接该整合式LED元件的该基板的上表面的该至少一第三电极及该至少一第四电极，该基板的下表面裸露于该裸空承载体之外。
20.根据权利要求19的整合式LED元件的制作方法另包含有：
在该至少一第三电极结构及该至少一第四电极结构上制作一可焊性的金属结构。
21.根据权利要求19的整合式LED元件的制作方法另包含有：
在该N个LED外延结构表面制作一荧光材料结构层。
22.根据权利要求19的整合式LED元件的制作方法另包含有：
在该M个独立的整合式LED元件上制作一透明保护层。
23.根据权利要求19的整合式LED元件的制作方法另包含有：
在该N个LED外延结构上各别制作一光学镜片结构。
CN201310187738.9A 2013-05-20 2013-05-20 外延结构与封装基板为一体的整合式led元件及制作方法 Active CN104183580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310187738.9A CN104183580B (zh) 2013-05-20 2013-05-20 外延结构与封装基板为一体的整合式led元件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310187738.9A CN104183580B (zh) 2013-05-20 2013-05-20 外延结构与封装基板为一体的整合式led元件及制作方法

Publications (2)

Publication Number Publication Date
CN104183580A CN104183580A (zh) 2014-12-03
CN104183580B true CN104183580B (zh) 2018-03-02

Family

ID=51964512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310187738.9A Active CN104183580B (zh) 2013-05-20 2013-05-20 外延结构与封装基板为一体的整合式led元件及制作方法

Country Status (1)

Country Link
CN (1) CN104183580B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197619B (zh) * 2018-02-27 2021-04-23 欣兴电子股份有限公司 像素结构及制造像素结构的方法
CN110556470B (zh) * 2019-09-16 2021-04-20 錼创显示科技股份有限公司 微型半导体芯片、微型半导体组件结构、以及转移装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432896A (zh) * 2006-04-27 2009-05-13 克里公司 用于半导体发光器件封装的子基板和包括其的半导体发光器件封装
CN202259288U (zh) * 2011-07-01 2012-05-30 台燿科技股份有限公司 Led基板结构
CN202721197U (zh) * 2012-09-13 2013-02-06 中山市澳克士照明电器有限公司 大功率led封装模块
WO2013045353A1 (de) * 2011-09-29 2013-04-04 Osram Opto Semiconductors Gmbh Led-modul
CN202905774U (zh) * 2012-10-13 2013-04-24 江苏新广联科技股份有限公司 光源模块用基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202930431U (zh) * 2012-11-13 2013-05-08 金木子 无金属电极的垂直结构的led高压芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432896A (zh) * 2006-04-27 2009-05-13 克里公司 用于半导体发光器件封装的子基板和包括其的半导体发光器件封装
CN202259288U (zh) * 2011-07-01 2012-05-30 台燿科技股份有限公司 Led基板结构
WO2013045353A1 (de) * 2011-09-29 2013-04-04 Osram Opto Semiconductors Gmbh Led-modul
CN202721197U (zh) * 2012-09-13 2013-02-06 中山市澳克士照明电器有限公司 大功率led封装模块
CN202905774U (zh) * 2012-10-13 2013-04-24 江苏新广联科技股份有限公司 光源模块用基板

Also Published As

Publication number Publication date
CN104183580A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
TWI549322B (zh) 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法
CN103477456B (zh) 具有波长转换层的发光装置
CN104241483B (zh) 发光器件
TW201143023A (en) Light emitting diode package, lighting device and light emitting diode package substrate
CN107223285A (zh) 发光元件以及发光二极管
CN105047780B (zh) 一种并联GaN基LED芯片制备方法
CN103022307A (zh) 一种圆片级led封装方法
CN102231421A (zh) 发光二极管封装结构的制作方法
CN106469775A (zh) 发光二极管的结构
CN104183682A (zh) 覆晶式发光二极管元件及其封装结构
CN104183580B (zh) 外延结构与封装基板为一体的整合式led元件及制作方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN202957291U (zh) 大功率cob封装led结构
CN103107249A (zh) 制备原位级发光二极管阵列结构的方法
CN203312358U (zh) Led芯片倒装结构
CN102214746B (zh) 一种氮化镓基功率型led芯片制作方法
CN102214652B (zh) 一种led封装结构及其制备方法
CN206864498U (zh) 一种倒装led芯片阵列结构
US20140183569A1 (en) Led chip unit and manufacturing method thereof, and led module
CN102226995B (zh) 一种led封装结构及其制备方法
CN103855291B (zh) 芯片板上封装结构及其制备方法
CN105023932B (zh) 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件
CN106206558A (zh) 具有改进的热耗散和光提取的高压led
CN206992110U (zh) 一种双面发光led芯片
CN206774543U (zh) Led模组bga封装固定结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160601

Address after: 201306 Shanghai Xinyuan Lingang Industrial District Road No. 555 financial center room 211

Applicant after: EnRay Tek Optoelectronics (Shanghai) Co., Ltd.

Address before: Brunei Darussalam Bandar Seri Begawan

Applicant before: New Light Source Technology Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161230

Address after: Unit 76, building 99, Queen's road, Hongkong,, China

Applicant after: Hongkong Beida Jade Bird Co. Ltd

Address before: 201306 Shanghai Xinyuan Lingang Industrial District Road No. 555 financial center room 211

Applicant before: EnRayTek Optoelectronics (Shanghai) Co., Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210201

Address after: 1889 Hongyin Road, Pudong New Area, Shanghai

Patentee after: SHANGHAI XIANYAO DISPLAY TECHNOLOGY Co.,Ltd.

Address before: Unit 7605, 76th floor, 99 Queen's Road Central, Hong Kong, China

Patentee before: HONG KONG BEIDA JADE BIRD DISPLAY Ltd.