CN104183516B - 半导体装置的评价装置 - Google Patents
半导体装置的评价装置 Download PDFInfo
- Publication number
- CN104183516B CN104183516B CN201410174467.8A CN201410174467A CN104183516B CN 104183516 B CN104183516 B CN 104183516B CN 201410174467 A CN201410174467 A CN 201410174467A CN 104183516 B CN104183516 B CN 104183516B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- semiconductor device
- evaluating apparatus
- groove portion
- maintaining part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种半导体装置的评价装置,其对形成在半导体衬底(100)上的半导体装置进行电气评价,该半导体装置的评价装置具有:保持部(2),其将半导体衬底(100)保持在表面(2A)上;以及检测部(3),其对保持部(2)的表面(2A)的凹凸进行检测。保持部(2)在表面(2A)上包含多个槽部(20),多个槽部(20)形成为,在将半导体衬底(100)保持在表面(2A)上时,与半导体衬底(100)的外周重合,并且,一部分与半导体衬底(100)的外周相比位于外侧。
Description
技术领域
本发明涉及一种半导体装置的评价装置,特别地,涉及一种能够对半导体装置的位置进行检测的半导体装置的评价装置。
背景技术
在半导体装置的制造工序中,有时在半导体衬底被切割成各个半导体装置前的状态下,对形成在半导体衬底上的半导体装置的电气特性进行评价。该情况下的半导体装置的评价装置,通常具有:工作台(保持部),其在评价中保持半导体衬底;以及探头,其与形成在半导体衬底上的半导体装置的焊盘部电连接。在评价时,预先将半导体衬底的中心位置配置在工作台的基准位置处。通过按照上述方式设置,从而能够将形成在半导体衬底上的多个半导体装置相对于工作台一次性地进行对位,在对位后能够一边使探头和工作台进行相对移动,一边分别对各半导体装置进行评价。作为将半导体衬底的中心位置配置在工作台的基准位置处的方法,具有利用半导体衬底的外周端的方法。
在日本特开平6-302676号公报中,公开有一种晶圆异物检查装置,其在将晶圆载置在工作台上时,对与工作台相比向外周侧伸出的晶圆的外周部分照射出落射光,利用与该外周部分的背面侧相邻而设置在晶圆的下侧的镜子使落射光反射,从而采集到晶圆的周边部的影像。
但是,由于半导体衬底的外周部分在厚度方向上形成有圆倒角,或者是倾斜的,因此,很难在以影像的形式进行观察后简单且高精度地对半导体衬底的外周端部进行检测。
另外,由于经过了半导体装置的制造方法的各工序,因各工序内的面内波动等而使得半导体衬底的外周部的外观形状变得不一致,所以,以影像的形式进行观察并根据该图像简单且高精度地对半导体衬底的外周端部进行检测这一做法更加困难。因此,在半导体装置的评价装置中,以高精度对配置在工作台上的半导体衬底进行位置确认是困难的。
发明内容
本发明就是为了解决上述问题而提出的。本发明的主要目的在于提供一种半导体装置的评价装置,其能够在将半导体衬底配置在保持部上时,以高精度对保持部上的半导体衬底的位置进行检测。
本发明所涉及的半导体装置的评价装置,对形成在半导体衬底上的半导体装置进行电气评价,其中,该半导体装置的评价装置具有:保持部,其将半导体衬底保持在表面上;以及检测部,其对保持部的表面的凹凸进行检测。保持部在表面上包含多个槽部,多个槽部形成为,在将半导体衬底保持在表面上时,与半导体衬底的外周重合,并且,一部分与半导体衬底的外周相比位于外侧。
根据本发明,提供一种半导体装置的评价装置,其能够以高精度对保持部上的半导体衬底的位置进行检测。
本发明的上述及其他目的、特征、方案及优点,通过与附图相关联进行理解的关于本发明的以下详细说明,能够变得清楚。
附图说明
图1是用于说明实施方式1所涉及的半导体装置的评价装置的图。
图2是用于说明实施方式1所涉及的接触探头的图。
图3是实施方式1所涉及的半导体装置的评价装置的保持部2的俯视图。
图4是从图3中的线段IV-线段IV进行观察时的剖面图和表示测定例的图形。
图5是表示实施方式1所涉及的保持部的变形例的俯视图。
图6是用于说明实施方式2所涉及的保持部的图。
图7是实施方式2所涉及的半导体装置的评价装置的保持部2的俯视图。
图8是从图7中的线段VIII-线段VIII进行观察时的剖面图和表示测定例的图形。
图9是表示实施方式2所涉及的保持部的变形例的俯视图。
具体实施方式
下面,基于附图,对本发明的实施方式进行说明。此外,在以下的附图中,对相同或相当部分标注相同的参照编号,并省略其说明。
(实施方式1)
参照图1,对实施方式1所涉及的半导体装置的评价装置1进行说明。半导体装置的评价装置1是对形成在半导体衬底100上的半导体装置进行电气评价的半导体装置的评价装置。在本实施方式中,半导体衬底100在具有平坦性的表面100A上形成有任意的半导体装置。该半导体装置例如可以是在半导体衬底100的厚度方向上流过大电流的纵向型的半导体装置。本实施方式所涉及的半导体装置的评价装置1具有保持部2和检测部3。此外,在本实施方式中,将与保持部2的表面2A平行的面作为xy平面。
保持部2构成为能够将半导体衬底100保持在表面2A上。此时,保持部2的表面2A的外形与半导体衬底100的表面100A的外形相比设置得较大。即,在将半导体衬底100保持在保持部2的表面2A上时,保持部2形成为,一部分与半导体衬底100的外周相比位于外侧。
在保持部2的表面2A设置有真空吸附机构,以在该表面2A上配置有半导体衬底100时,能够吸附并保持半导体衬底100。在保持部2的表面2A规定有基准位置2C。保持部2的基准位置2C是在将半导体衬底100保持在表面2A上时,保持部2的表面2A上的应与半导体衬底100的中心100C重合的位置。
保持部2的表面2A设置为,能够与作为纵向型的半导体装置的电极而在半导体衬底100的背面形成的电极焊盘101(参照图2)电连接。表面2A经由设置在保持部2的侧面上的连接部4、和安装在该连接部4上的信号线6而与控制部5电连接。
检测部3能够对保持部2的表面2A的凹凸进行检测。检测部3是光学式的距离传感器,其设置为,通过照射光并检测该反射光,从而能够测定检测部3与反射面的距离(以下,也称为反射面的高度)。具体来说构成为,在相对于保持部2的表面2A及半导体衬底100的表面100A,从与它们大致垂直的方向照射光时,能够对来自上述表面2A、100A的反射光进行检测。检测部3的分辨率只要小于或等于半导体衬底100的厚度即可,例如可以是0.5mm左右。
检测部3固定在探头基体10上。探头基体10由检测部3、接触探头30、对检测部3及接触探头30进行保持的绝缘性基体8构成。探头基体10设置为,利用与绝缘性基体8连接的移动臂部9,能够相对于保持部2进行相对移动。
参照图2,接触探头30设置为,通过与作为半导体装置的电极而在半导体衬底100的表面100A上形成的电极焊盘101接触,从而能够与半导体装置电连接。在半导体装置中,在电极焊盘101形成有多个的情况下,接触探头30可以以能够与多个电极焊盘101分别抵接的方式而形成有多个。接触探头30由下述部分构成:接触部31,其与形成在半导体衬底100上的半导体装置的电极焊盘101机械且电气地接触;前端部32,其具有该接触部31;压入部33,其使该前端部32能够相对于探头基体进行滑动;设置部34,其固定在探头基体上;以及电连接部35,其与接触部31电连接,成为向外部的输出端子。在压入部33内部装入有弹簧部件,压入部33通过经由该弹簧部件将前端部32和设置部34连接,从而构成为能够使前端部32相对于探头基体进行滑动。构成接触探头30的材料能够使用具有导电性的任意材料,例如能够使用铜(Cu)、钨(W)、钨铼合金这样的金属材料。另外,接触部31从导电性提高和耐久性提高等观点出发,例如可以形成将上述金属材料的表面由金(Au)、钯、钽(Ta)、铂(Pt)等进行覆盖的结构。接触探头30经由设置在绝缘性基体8上的金属板(未图示)等而与连接部7电连接,并且经由安装在该连接部7上的信号线6而与控制部5电连接。探头基体设置为,能够利用移动臂部9相对于保持部2进行相对移动。
参照图3,在保持部2上设置有4个槽部20。图3是在表面2A上保持有半导体衬底100时的保持部2的俯视图。4个槽部20均以在保持部2上从基准位置2C所处一侧(内周侧)向外周侧延伸的方式形成。即,4个槽部20分别以沿保持部2的径向的方式形成。另外,4个槽部20设置为,与保持部2的基准位置2C之间的距离均相同,并且,相邻的2个槽部20与基准位置2C形成的中心角为90°。即,形成为,2个槽部隔着基准位置2C而彼此相对,并且,在与将上述2个槽部连结的线段正交的线段上,其他2个槽部20隔着基准位置2C而彼此相对。另外,如果从不同的角度来说,则是多个槽部20在周向上等间隔地配置。此时,设置为,在隔着基准位置2C而相对的2个槽部之间,内周侧的端部之间的距离比半导体衬底100的外径短,外周侧的端部之间的距离比半导体衬底100的外径长。换言之,在以基准位置2C与中心100C重合的方式将半导体衬底100保持在保持部2的表面2A上时,槽部20的一部分设置为与半导体衬底100的外周相比露出于外侧。在此,以基准位置2C与中心100C重合的方式将半导体衬底100保持在保持部2的表面2A上不仅是指基准位置2C与中心100C完全一致的情况,还包含在基准位置2C与中心100C之间产生有能够被容许的程度下的位置偏差的情况。
槽部20例如通过对保持部2进行切削等的加工而形成,图4(a)所示的底面20A进行了镜面加工。由此,底面20A作为反射率高的反射面而形成。
槽部20的底面20A以沿半导体衬底100的径向,从保持部2的表面2A算起的深度不同的方式而形成为台阶状。具体来说,在槽部20中形成有从表面2A至底面20A为止的深度相对较浅的区域(上部21)、和从表面2A至底面20A为止的深度相对较深的区域(下部22)。在槽部20中,上部21形成在保持部2的基准位置2C侧,下部22形成在保持部2的外周侧。此时,上部21及下部22的上部表面与表面2A平行地设置。另外,在4个槽部20中,以上部21和下部22的边界部(上部21的外周侧端部)与基准位置2C的距离均相等的方式形成。
在隔着基准位置2C而相对的2个槽部20之间,上部21和下部22的边界部之间的距离与半导体衬底100的外径相比设置得较长。此时,可以设置为,该距离与半导体衬底100的外径之间的长度差的1/2,成为基准位置2C与中心100C的位置偏差的容许值。只要槽部20的深度(上部21及下部22的深度)及上部21与下部22的深度差,比作为检测部3使用的光学式的距离传感器所具有的分辨率大,则能够任意地进行选择,例如作为与上部21的深度、上部21和下部22之间的深度差、以及半导体衬底100的厚度等相同程度的数量级,设为1mm左右即可。
参照图3及图4(a),形成为,在以基准位置2C与中心100C重合的方式将半导体衬底100保持在保持部2的表面2A上时,各槽部20与半导体衬底100的外周重合,并且,一部分与半导体衬底100的外周相比位于外侧。即,在将半导体衬底100保持在保持部2的表面2A上时,在与半导体衬底100的外周相比位于外侧的区域中的一部分的区域中,形成在保持部2上的槽部20的底面20A露出,在其他区域中露出保持部2的表面2A。
下面,参照图1~图4,对使用本实施方式所涉及的半导体装置的评价装置实现的半导体装置的评价方法进行说明。在本实施方式中,半导体衬底100在其外周从具有平坦性的表面100A至端部110为止的区域中,形成有相对于表面100A倾斜的倾斜面120。即,倾斜面120相对于保持部2的表面2A和底面20A倾斜。
首先,在保持部2的表面2A上配置半导体衬底100(工序(S10))。此时,半导体衬底100配置在作为测定对象的全部半导体装置能够被探头基体10测定的位置处,并受到真空吸附。此时,在与半导体衬底100的外周相比位于内侧的区域中,露出了半导体衬底100的表面100A及倾斜面120。另一方面,在与半导体衬底100的外周相比位于外侧的区域中,露出了保持部2的表面2A及4个槽部20的一部分。此外,在评价半导体装置的温度特性的情况下,使用具有加热机构的保持部2即可,在此情况下,在本工序(S10)之前,可以预先使保持部2升温至规定温度。
然后,一边使检测部3相对于至少3个槽部20进行相对移动,一边通过检测部3对保持部2的表面2A的凹凸进行检测(工序(S20))。此时,如果将表面2A设为xy平面,则不使检测部3沿z轴方向移动,仅在xy平面内进行移动。由此,在检测部3位于半导体衬底100的表面100A上时,从检测部3中照射出的光利用表面100A进行反射并被检测部3检测,测定出检测部3相对于表面100A的高度h1。另外,在检测部3位于形成在半导体衬底100外周的倾斜面120上时,由于倾斜面120相对于从检测部3照射出的光的行进方向而发生了倾斜,因此,即使从检测部3照射出的光由倾斜面120进行反射,也不会到达检测部3,无法获得检测部3相对于倾斜面120的高度的测定结果。并且,在检测部3位于保持部2的表面2A上时,从检测部3照射出的光利用表面2A进行反射并被检测部3检测,测定出检测部3相对于表面2A的高度h2。在检测部3位于槽部20的上部21上时,从检测部3照射出的光利用上部21顶面(底面20A的上部)进行反射并被检测部3检测,测定出检测部3相对于上部21顶面的高度h3。在检测部3位于槽部20的下部22上时,从检测部3照射出的光利用下部22顶面(底面20A的下部)进行反射并被检测部3检测,测定出检测部3相对于下部22顶面的高度h4。
在利用移动臂部9使检测部3相对于保持部2进行相对移动时,移动方向在xy平面内可以为任意方向,例如,使检测部3沿从保持部2的基准位置2C朝向槽部20的方向(图4(a)所示的箭头A)移动。图4(b)示出此时的测定例。在检测部3位于半导体衬底100的表面100A上时,表面100A与检测部3的高度h1被检测部3检测。然后,如果检测部3到达倾斜面120上,则检测部3无法捕捉来自倾斜面120的反射光,检测部3相对于倾斜面120的高度无法测定。然后,如果检测部3到达槽部20上,则首先,由检测部3检测出检测部3相对于上部21的底面20A的高度h3,然后,由检测部3检测出检测部3相对于下部22的底面20A的高度h4。然后,如果检测部3到达表面2A上,则检测出检测部3相对于表面2A的高度h2。此时,检测部3相对于半导体衬底100的倾斜面120及端部110的实际高度(不能测定)、和检测部3相对于上部21顶面(底面20A的上部)的高度h3之间的高度差为h3-h1左右(至少大于或等于h3-h2),与半导体衬底100的厚度h2-h1相比设置得较大。其结果,能够利用检测部3以高精度对从半导体衬底100的外周侧露出的上部21的距离,即,在保持部2(或半导体衬底100)的径向上检测到高度h3的距离(图4(b)中的L2)进行测定。
在本工序(S20)中,通过在保持部2的径向上以跨过各槽部20的方式使检测部3移动,从而能够确定上部21与下部22的边界部、和从半导体衬底100的外周露出的上部21的距离L2。由此,能够判断出半导体衬底100的外周的端部110相对于该边界部以距离L2而位于基准位置2C侧。同样地,通过针对其他的槽部20也进行同样地测定,从而能够导出保持部2的表面2A上的半导体衬底100的位置,即,半导体衬底100的中心100C相对于保持部2的基准位置2C的位置。
下面,相对于在之前的工序(S20)中利用检测部3进行位置确认后的半导体衬底100上所构成的半导体装置的电极焊盘101,对接触探头30进行定位(工序(S30))。具体来说,参照图2(a),首先,将接触探头30配置在电极焊盘101的z轴方向正上方。然后,参照图2(b),使接触探头30朝向电极焊盘101下降,使接触部31与电极焊盘101接触。参照图2(c),通过使接触探头30进一步下降规定的距离,由此,压入部33一边使内部的弹簧部件收缩,一边被压入至设置部34内。由此,能够使接触部31与电极焊盘101之间的接触压力充分地增高。此外,在探头基体10上形成有多个接触探头30,并使其分别与多个电极焊盘101抵接的情况下,优选在本工序(S30)前预先使接触探头30中的接触部31的平行度一致。
然后,对半导体装置的电气特性等进行测定(工序(S40))。例如,将测定后判断为不良的半导体装置在后面的工序中去除。
如上所述,本实施方式所涉及的半导体装置的评价装置,在保持部2的表面2A上形成有多个槽部20,多个该槽部20形成为,在将半导体衬底100保持在表面2A上时,与半导体衬底100的外周重合,并且,一部分与半导体衬底100的外周相比位于外侧。因此,对于半导体衬底100的外周的端部110,在位于半导体衬底100的外周内侧的区域、和位于半导体衬底的外周外侧的区域之间,能够将与检测部相距的距离的差(高度的差)增大至大于或等于半导体衬底100的厚度h2-h1。因此,与在保持部2的表面2A上没有形成槽部20的情况相比,能够提高利用检测部3对半导体衬底100的外周的端部110进行检测的检测精度。并且,由于在槽部20上设置有上部21及下部22,因此,能够对上部21及下部22与检测部的距离的差(高度的差)进行检测。由此,即使在槽部20上外周侧的端部发生了缺损等损伤的情况、在该端部上附着有异物等的情况下,也能够以高精度对上部21和下部22的边界部、相对于半导体衬底外周端部的距离L2进行检测。其结果,能够提高保持部2上的半导体衬底100的位置确认精度。
在实施方式1中,槽部20在4个部位处进行了设置,但并不限定于此。另外,各槽部20设置为,与保持部2的基准位置2C之间的距离均相同,且相邻的2个槽部20与基准位置2C形成的中心角为90°,但并不限定于此。例如,参照图5,8个槽部20可以作为与保持部2的基准位置2C的距离不同的2组,而分别设置在4个部位。此时,例如包含在各组中的槽部20可以以将各槽部20与基准位置2C连结的线段不重合的方式进行设置。由此,即使对于具有不同的外径的半导体衬底100,也能够在同一个保持部2上进行相对于保持部2的位置确认,因此,无需对应于半导体衬底100的外径而新准备保持部2。
(实施方式2)
下面,参照图6~图8,对实施方式2所涉及的半导体装置的评价装置1进行说明。实施方式2所涉及的半导体装置的评价装置1,基本上具有与实施方式1所涉及的半导体装置的评价装置1相同的结构,但其不同点在于,保持部2在其表面2A上,在成为半导体衬底100外周侧的区域(表面2A的外周部)中具有凹部,槽部20形成在凹部中。
凹部设置在从保持部2的基准位置2C以一定距离分离的位置处。具体来说,凹部以下述方式构成,即,相对于在表面2A上设置为以基准位置2C为中心的圆形状的上台阶23,在其外周侧以包围上台阶23的方式设置有下台阶24。
槽部20形成为,与规定出半导体衬底外周的厚壁部重合,并且,一部分与半导体衬底的外周相比位于外侧。即,槽部20设置在下台阶24的表面上。槽部20的基准位置2C侧的端部设置在上台阶23和下台阶24的边界部或边界部的附近。槽部20的外周侧的端部及上部21和下部22的边界部设置为,相对于基准位置2C的距离与从半导体衬底的中心至外周为止的距离相比更长。
通过形成上述结构,在半导体衬底100是中心侧具有厚度较薄的薄壁部130,薄壁部130的外周侧具有厚度比薄壁部130更厚的厚壁部140,即,所谓的带框边的半导体衬底100的情况下,也能够通过将上台阶23的直径设置为小于或等于薄壁部130的直径,从而将带框边的半导体衬底100配置在保持部2上,并且,能够取得与实施方式1同样的效果。
在实施方式1及2中,槽部20在内部形成上部21和下部22而构成台阶状,但并不限定于此。槽部20的底面20A可以设置为一个平面,而没有台阶。即使形成上述结构,在位于半导体衬底100的外周内侧的区域、和位于半导体衬底100的外周外侧的区域之间,能够将与检测部相距的距离的差(高度的差)增大至大于或等于半导体衬底100的厚度(h2-h1)。因此,在槽部20的外周侧的端部(保持部的外周侧的槽部20的端部)处,没有缺损或刻痕等损伤并且也没有附着异物等的情况下,能够取得与实施方式1及2同样的效果。
另外,在实施方式1及2中,使用从半导体衬底100的外周侧露出的上部21的距离L2,对保持部2上的半导体衬底100的位置进行了检测,但并不限定于此。例如,可以判断为在保持部2的径向上,半导体衬底100的外周的端部110相对于槽部20的下部22和表面2A的边界部以检测到高度h4和高度h3的合计距离L1而位于基准位置2C侧。即使形成上述结构,在槽部20的外周侧的端部(下部22和表面2A的边界部)处,没有缺损或刻痕等损伤并且也没有附着异物等的情况下,能够取得与实施方式1及2同样的效果。
另外,在实施方式1及2中,上部21和下部22的边界部与基准位置2C的距离形成为,在多个槽部20中是相等的,但并不限定于此。也可以相对于基准位置2C而形成为不同的距离。即使形成上述结构,通过预先掌握该边界部与基准位置2C的位置关系的数据,从而能够根据各槽部20的上部21和下部22的边界部与无法测量区域的距离,而以高精度检测保持部2的表面2A上的半导体衬底100的设置位置。
另外,在实施方式1及2中,槽部20的底面20A进行了镜面加工,但并不限定于此。例如,可以通过在底面20A上形成有金属膜,从而由金属膜形成反射面。另外,反射面也可以通过镀金形成。即使形成上述结构,由于能够提高底面20A上的光的反射率,因此能够取得与实施方式1及2同样的效果。
另外,在实施方式1及2中,探头基体10设置为能够相对于保持部2进行相对移动,但并不限定于此。例如,可以设置为使保持部2相对于探头基体而能够相对移动。即使形成上述结构,也能够取得与本实施方式相同的效果。
另外,在实施方式1及2中,检测部3设置在探头基体10上,但并不限定于此。检测部3也可以与探头基体10独立地设置。
另外,在实施方式1及2中,接触探头30构成为,使用弹簧而在z轴方向上具有滑动性,但并不限定于此。例如,接触探头30可以为层叠探头、线探头等。另外,接触探头30也可以是悬臂式。
另外,在实施方式1及2中,保持部2的表面2A作为平坦面而形成,但并不限定于此。例如,保持部2的表面2A可以作为梨皮面而形成。如果形成上述结构,则能够抑制半导体衬底100与保持部2的表面2A的粘贴。并且,在该情况下,表面2A难以实现作为反射面的作用,但由于能够检测槽部20的上部21和下部22间的台阶,因此,使用上部21和下部22的边界部(上部21的外周侧端部)与基准位置2C的距离、以及各槽部20的由检测部3得到的检测结果,能够以高精度检测保持部2的表面2A上的半导体衬底100的设置位置。
另外,在实施方式1及2中,多个槽部20沿保持部2的径向形成,但并不限定于此。例如,参照图9,槽部20可以沿半导体衬底100的周向形成。在实施方式2所涉及的半导体装置的评价装置中,也能够以沿上台阶23的侧面25的方式形成有槽部20。即使形成上述结构,也能够取得与实施方式1及2同样的效果。
另外,在实施方式1及2中,多个槽部20可以由保护膜覆盖。在该情况下,保护膜只要设置为检测部3所使用的光能够透过即可。例如,构成保护膜的材料为透过率大于或等于60%的材料即可,为氧化锌等即可。
在此,列举本发明的特征结构,其包含有与上述实施方式一部分重复的部分。
在本发明所涉及的半导体装置的评价方法中,对形成在半导体衬底100上的半导体装置进行电气评价的半导体装置的评价装置,具有:保持部2,其将半导体衬底100保持在表面2A上;以及检测部3,其对保持部2的表面2A的凹凸进行检测。保持部2在表面2A上包含多个槽部20,多个槽部20形成为,在将半导体衬底100保持在表面2A上时,与半导体衬底100的外周重合,并且,一部分与半导体衬底100的外周相比位于外侧。
由此,对于半导体衬底100的外周端部110,在位于半导体衬底100的外周内侧的区域、和位于半导体衬底100的外周外侧的区域之间,与没有槽部20的情况相比能够增大与检测部3相距的距离的差(高度的差)。因此,与在保持部2的表面2A上没有形成槽部20的情况相比,能够提高利用检测部3对半导体衬底100的外周端部110进行检测的检测精度。其结果,能够提高探头基体10相对于半导体衬底100的对位精度。
上述槽部20可以形成为,在将半导体衬底100保持在表面2A上时,从半导体衬底100的中心侧向外周侧延伸。
由此,在半导体衬底100的中心位置相对于保持部2的基准位置的位置偏差能够被容许的情况下,即使在产生了该位置偏差的状态下,也能够利用检测部3以高精度进行对半导体衬底100的外周端部110的检测,能够提高探头基体10相对于半导体衬底100的对位精度。
上述槽部20可以形成为,在将半导体衬底100保持在表面2A上时,在半导体衬底100的周向上延伸。
由此,能够将利用检测部3以高精度对半导体衬底100的外周端部110进行检测时的检测场所,设置在半导体衬底100的外周上的任意区域中。
在将半导体衬底100保持在表面2A上时,上述槽部20可以在半导体衬底100的径向上,在不同位置处形成多个。
由此,即使在将外径不同的半导体衬底100保持在保持部2的表面2A的情况下,也能够使用以与半导体衬底100的外周重合,并且,一部分与半导体衬底100的外周相比位于外侧的方式形成的槽部20,以高精度进行对半导体衬底100的外周端部110的检测。
上述表面2A和槽部20的底面20A可以平行地设置。
如果形成上述结构,则能够使检测部3与表面2A形成的角度、和检测部3与底面20A形成的角度大致相同。例如,在检测部3是光学式的距离传感器的情况下,能够使表面2A及底面20A相对于由检测部3照射的光的光轴而形成大致相同的角度。其结果,能够以从检测部3照射并利用表面2A或底面20A进行反射的光可有效地到达检测部3的方式,构成检测部3。另外,由于从上述表面2A至底面20A为止的深度形成为固定值,因此,能够相对于已有的保持部2而容易地形成槽部20。
从上述表面2A至底面20A为止的深度,在将半导体衬底100保持在表面2A上时,在与半导体衬底100的外周相比位于外侧的区域中,在半导体衬底100的中心侧和半导体衬底100的外周侧可以是不同的。
如果形成上述结构,则即使在槽部20的外周侧的端部(保持部2的外周侧的槽部20的端部)处,具有缺损或刻痕等损伤的情况或附着有异物等的情况下,也能够以高精度检测外周端部110的位置。具体来说,在将半导体衬底100保持在表面2A上时,在槽部20中与半导体衬底100的外周相比位于外侧的区域中,形成有与外周侧的端部不同的台阶部。即,在槽部20中形成有上部21和下部22。由此,即使在槽部20中外周侧的端部具有缺损等损伤的情况或在该端部处附着有异物等的情况下,通过将与该端部相比设置在内侧且与半导体衬底100的外周相比露出于外侧的台阶部,作为上部21及下部22与检测部3的距离的差(高度的差)而进行检测,从而能够以高精度对该台阶部与半导体衬底100的外周端部110的距离进行检测。
也可以使得上述检测部3是光学式的距离传感器,槽部20在底面20A具有反射面。
由此,能够将从检测部3向槽部20的底面20A照射的大多数光进行反射。其结果,能够增加从底面20A(反射面)到达至检测部3的反射光的量,能够提高对半导体衬底100的外周端部110的检测精度。
上述反射面也可以进行了镜面加工。如果采用这种结构,则能够在相对于保持部2形成了槽部20后,通过对槽部20的底面20A进行镜面加工,从而形成反射面。因此,能够以低成本形成反射面。
上述反射面可以由金属膜形成。这样,也能够将从检测部3向槽部20的底面20A照射的大多数光进行反射。其结果,能够增加从底面20A(反射面)到达至检测部3的反射光的量,能够提高对半导体衬底100的外周端部110的检测精度。
上述反射面也可以通过镀金形成。这样,也能够将从检测部3向槽部20的底面20A照射的大多数光进行反射。其结果,能够增加从底面20A(反射面)到达至检测部3的反射光的量,能够提高对半导体衬底100的外周端部110的检测精度。
上述保持部2的表面2A也可以作为梨皮面而形成。如果作为梨皮面而形成,则在将半导体衬底100保持在保持部2的表面2A上时,能够抑制表面2A与半导体衬底100的粘贴。
也可以还具有:测定部(接触探头30),其与上述半导体装置的焊盘部(例如,图2中的电极焊盘101)电连接;以及测定部基体(探头基体10),其保持测定部(接触探头30),检测部3设置在测定部基体(探头基体10)上。
如果形成上述结构,则能够将半导体装置的评价装置1小型化。
上述槽部20也可以由保护膜覆盖。如果由保护膜覆盖,则能够防止槽部20的内部附着异物或污垢,或者槽部20的外周侧的端部发生缺损等损伤。
也可以使得上述保持部2在表面2A上,在半导体衬底100的外周侧具有凹部,槽部20形成在凹部中。
即,也可以在保持部2的表面2A上,在半导体衬底的中心侧设置有上台阶23和下台阶24,其中,下台阶24包围该上台阶23的外周侧。如果形成上述结构,则即使针对具有形成在中心侧的薄壁部130、和以包围该薄壁部130的方式形成在外周侧的厚壁部140的半导体衬底100,也能够以高精度进行对外周端部110的检测。
对本发明的实施方式进行了说明,但应认为本次公开的实施方式在全部方面仅为例示,而不是限制性的内容。本发明的范围由权利要求书示出,包含与权利要求相等的内容及范围内的全部变更。
Claims (13)
1.一种半导体装置的评价装置,其对形成在半导体衬底上的半导体装置进行电气评价,
该半导体装置的评价装置具有:
保持部,其将半导体衬底保持在表面上;以及
检测部,其对所述保持部的所述表面的凹凸进行检测,
所述保持部在所述表面上包含多个槽部,
多个所述槽部形成为,在将所述半导体衬底保持在所述表面上时,与所述半导体衬底的外周重合,并且,一部分与所述半导体衬底的外周相比位于外侧,
在所述槽部中与所述半导体衬底的外周相比位于外侧的区域中,形成有与所述槽部中的外周侧的端部不同的台阶部,
从所述表面至所述槽部的底面为止的深度,在将所述半导体衬底保持在所述表面上时,在与所述半导体衬底的外周相比位于外侧的区域中,在所述半导体衬底的中心侧和所述半导体衬底的外周侧是不同的。
2.根据权利要求1所述的半导体装置的评价装置,其中,
所述槽部形成为,在将所述半导体衬底保持在所述表面上时,从所述半导体衬底的中心侧向外周侧延伸。
3.根据权利要求1所述的半导体装置的评价装置,其中,
所述槽部形成为,在将所述半导体衬底保持在所述表面上时,在所述半导体衬底的周向上延伸。
4.根据权利要求1所述的半导体装置的评价装置,其中,
在将所述半导体衬底保持在所述表面上时,所述槽部在所述半导体衬底的径向上在不同位置处形成多个。
5.根据权利要求1~4中任一项所述的半导体装置的评价装置,其中,
所述表面和所述槽部的底面平行地设置。
6.根据权利要求5所述的半导体装置的评价装置,其中,
所述检测部是光学式的距离传感器,所述槽部在所述底面具有反射面。
7.根据权利要求6所述的半导体装置的评价装置,其中,
对所述反射面进行了镜面加工。
8.根据权利要求6所述的半导体装置的评价装置,其中,
所述反射面由金属膜形成。
9.根据权利要求8所述的半导体装置的评价装置,其中,
所述反射面通过镀金形成。
10.根据权利要求1所述的半导体装置的评价装置,其中,
所述保持部的所述表面形成为梨皮面。
11.根据权利要求1所述的半导体装置的评价装置,其中,
该半导体装置的评价装置还具有:
测定部,其与所述半导体装置的焊盘部电连接;以及
测定部基体,其保持所述测定部,
所述检测部设置在所述测定部基体上。
12.根据权利要求1所述的半导体装置的评价装置,其中,
所述槽部由保护膜覆盖。
13.根据权利要求1所述的半导体装置的评价装置,其中,
所述保持部在所述表面上,在所述半导体衬底的外周侧具有凹部,所述槽部形成在所述凹部中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013107123A JP5885701B2 (ja) | 2013-05-21 | 2013-05-21 | 半導体装置の評価装置 |
JP2013-107123 | 2013-05-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104183516A CN104183516A (zh) | 2014-12-03 |
CN104183516B true CN104183516B (zh) | 2017-03-01 |
Family
ID=51934991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410174467.8A Active CN104183516B (zh) | 2013-05-21 | 2014-04-28 | 半导体装置的评价装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9551745B2 (zh) |
JP (1) | JP5885701B2 (zh) |
CN (1) | CN104183516B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6351763B2 (ja) * | 2015-01-23 | 2018-07-04 | 三菱電機株式会社 | 半導体装置評価用治具、半導体装置評価装置および半導体装置評価方法 |
WO2019003403A1 (ja) * | 2017-06-30 | 2019-01-03 | 東芝三菱電機産業システム株式会社 | 基板位置決め装置及び基板位置決め方法 |
JP6788630B2 (ja) * | 2018-05-31 | 2020-11-25 | 株式会社ヨコオ | アンテナ付半導体検査用装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5624943A (en) * | 1979-08-08 | 1981-03-10 | Mitsubishi Electric Corp | Semiconductor device |
JPH0630370B2 (ja) * | 1987-08-27 | 1994-04-20 | 東京エレクトロン株式会社 | プローブ装置 |
JPH06162987A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | 試料処理装置 |
JP2876507B2 (ja) * | 1993-04-14 | 1999-03-31 | 日立電子エンジニアリング株式会社 | ウエハ異物検査装置 |
JPH10144748A (ja) * | 1996-11-12 | 1998-05-29 | Shimadzu Corp | ウェハステージ |
US6025730A (en) * | 1997-03-17 | 2000-02-15 | Micron Technology, Inc. | Direct connect interconnect for testing semiconductor dice and wafers |
JP4592885B2 (ja) * | 2000-07-31 | 2010-12-08 | 富士通セミコンダクター株式会社 | 半導体基板試験装置 |
JP2002280287A (ja) * | 2001-03-19 | 2002-09-27 | Nikon Corp | 位置検出方法、位置検出装置、露光方法、露光装置、及びデバイス製造方法 |
JP2004128273A (ja) * | 2002-10-03 | 2004-04-22 | Sharp Corp | 発光素子 |
JP4744178B2 (ja) * | 2005-04-08 | 2011-08-10 | シャープ株式会社 | 発光ダイオード |
JP2006339189A (ja) * | 2005-05-31 | 2006-12-14 | Oki Electric Ind Co Ltd | 半導体ウェハおよびそれにより形成した半導体装置 |
-
2013
- 2013-05-21 JP JP2013107123A patent/JP5885701B2/ja active Active
-
2014
- 2014-02-24 US US14/188,503 patent/US9551745B2/en active Active
- 2014-04-28 CN CN201410174467.8A patent/CN104183516B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014229696A (ja) | 2014-12-08 |
US9551745B2 (en) | 2017-01-24 |
JP5885701B2 (ja) | 2016-03-15 |
CN104183516A (zh) | 2014-12-03 |
US20140347081A1 (en) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104183516B (zh) | 半导体装置的评价装置 | |
JP5737536B2 (ja) | プローバ | |
TW201237424A (en) | Jig for contact inspection | |
CN109920742B (zh) | 一种半导体器件失效检测方法 | |
JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
JP6351763B2 (ja) | 半導体装置評価用治具、半導体装置評価装置および半導体装置評価方法 | |
CN108318800B (zh) | 一种GaN基半导体激光芯片检测装置与方法 | |
CN110907799B (zh) | 探针卡及晶圆测试装置和晶圆测试方法 | |
US8933722B2 (en) | Measuring device and a method for measuring a chip-to-chip-carrier connection | |
JP2014110381A (ja) | プローバ | |
CN113406484B (zh) | 对芯片进行失效分析的装置及方法 | |
US10495602B2 (en) | Gas sensor manufacturing method and gas sensor manufacturing apparatus | |
CN109192675B (zh) | 封装体检测方法 | |
CN113777405B (zh) | 测试方法 | |
JP6280495B2 (ja) | 試料固定装置 | |
US7800479B2 (en) | Semiconductor device having a trim cut and method of evaluating laser trimming thereof | |
US7875468B2 (en) | Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device | |
WO2023021290A1 (en) | An electronic component authentication system | |
JP6766881B2 (ja) | 半導体装置 | |
US9972705B2 (en) | Method for manufacturing semiconductor device | |
KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
CN108662976B (zh) | 用于测量镀覆环组件尺寸的方法及装置 | |
TW202238688A (zh) | 製造半導體晶圓的方法 | |
CN116598217A (zh) | 半导体测试结构及其失效定位分析方法 | |
CN115825569A (zh) | 测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |