CN104182317B - 一种dmi总线信号完整性测试方法 - Google Patents
一种dmi总线信号完整性测试方法 Download PDFInfo
- Publication number
- CN104182317B CN104182317B CN201410411548.5A CN201410411548A CN104182317B CN 104182317 B CN104182317 B CN 104182317B CN 201410411548 A CN201410411548 A CN 201410411548A CN 104182317 B CN104182317 B CN 104182317B
- Authority
- CN
- China
- Prior art keywords
- testing
- sequential
- voltage
- dmi
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011016 integrity testing Methods 0.000 title claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000010998 test method Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000009795 derivation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000011017 operating method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种DMI总线信号完整性测试方法，在设计的板卡上增加一个CPU？XDP接口，通过该接口形成一个完整的DMI数据采集回路；测试软件使用Intel？EVTS，通过USB-XDP3实现测试软件和被测平台的连接；通过测试软件不断调整电压及时序，找出电压的余量和时序的余量，再根据Intel规范中，对电压及时序余量值的要求，来确认实际DMI信号是否符合设计要求。该测试方法不像传统的测试方法依赖示波器，仅用一个XDP治具和测试软件便能完成测试，相对于用示波器进行测试，这种方法大大减小了人为操作带来的误差，提升了测试的准确度；且一次就可以把4条数据线测试完成，避免了重复操作，提高了测试效率。
Description
技术领域
本发明涉及计算机技术领域，具体涉及一种DMI总线信号完整性测试方法。
背景技术
DMI全称为DirectMediaInterface，即直接媒体接口，是英特尔（Intel）用来连接南桥和北桥的总线。DMI采用点对点的连接方式，采用差分信号与专门的时钟进行传输。每组DMI由4对TX（发送）线及4对RX（接收）线组成。
DMI2.0速率已经达到5GT/s，DMI3.0的速率将达到8GT/s，随着速率的不断提高，出现信号完整性问题的风险也随之增大。
发明内容
本发明要解决的技术问题是：为精确量测这些高速信号，本申请提出一种简便有效的DMI总线信号完整性测试方法。该测试方法不像传统的测试方法依赖示波器，仅用一个XDP治具和测试软件便能完成测试，相对于用示波器进行测试，这种方法大大减小了人为操作带来的误差，提升了测试的准确度；且一次就可以把4条数据线测试完成，避免了重复操作，提高了测试效率。
注：从IntelCoreCPU开始，随着调试复杂度的增强，在ITP的基础上，Intel定义了一个新的调试接口叫XDP，(eXtendDebugPort)，标准封装模式为60Pin。
本发明所采用的技术方案为：
一种DMI总线信号完整性测试方法，在设计的板卡上增加一个CPUXDP接口，通过该接口形成一个完整的DMI数据采集回路；测试软件使用IntelEVTS，通过USB-XDP3实现测试软件和被测平台的连接；
通过测试软件不断调整Voltage（电压）及Timing（时序），如果电压调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个电压下DMI工作出现异常；第一个出现的不能正常工作的电压即为电压的Margin（余量）；
如果时序调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个时序下DMI工作出现异常；第一个出现的不能正常工作的时序即为时序的Margin（余量）；
然后再根据Intel规范中，对电压及时序Margin值的要求，来确认实际DMI信号是否符合设计要求。
所述测试方法具体实施过程如下：
1）搭建测试平台，建立DMI测试的脚本，该脚本的作用是不断调整Voltage（电压）及Timing（时序），并检测调整后DMI还能否正常工作；建立脚本时要注意选择正确的被测数据线及端口等信息，脚本建立完成后保存；
2）运行步骤1）中建立的脚本，脚本自动进行Voltage及Timing的Margin采集，采集完成后显示Complete（完成）；
3）测试完毕后导出测试结果；
4）结果分析，根据Intel规范的要求分析测试结果，判断是否满足测试需求。
一种DMI总线信号完整性测试系统，所述系统包括IntelEVTS、USB-XDP3和XDP，其中IntelEVTS为测试的控制台；USB-XDP3为连接控制台和被测设备的媒介；XDP为被测设备上设计的XDP接口，用于与USB-XDP3的连接。
本发明的有益效果为：本发明的测试方法不像传统的测试方法依赖示波器，仅用一个XDP治具和测试软件便能完成测试，相对于用示波器进行测试，这种方法大大减小了人为操作带来的误差，提升了测试的准确度；且一次就可以把4条数据线测试完成，避免了重复操作，提高了测试效率。
附图说明
图1为本发明测试系统示意图；
图2为本发明测试原理示意图；
图3为本发明DMImargin测试结果。
具体实施方式
下面参照附图，通过具体实施方式对本发明进一步说明：
一种DMI总线信号完整性测试方法，在设计的板卡上增加一个CPUXDP接口，通过该接口形成一个完整的DMI数据采集回路；测试软件使用IntelEVTS，通过USB-XDP3实现测试软件和被测平台的连接；
通过测试软件不断调整Voltage（电压）及Timing（时序），如果电压调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个电压下DMI工作出现异常；第一个出现的不能正常工作的电压即为电压的Margin（余量）；
如果时序调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个时序下DMI工作出现异常；第一个出现的不能正常工作的时序即为时序的Margin（余量）；
然后再根据Intel规范中，对电压及时序Margin值的要求，来确认实际DMI信号是否符合设计要求。
所述测试方法具体实施过程如下：
1）搭建测试平台，建立DMI测试的脚本，该脚本的作用是不断调整Voltage（电压）及Timing（时序），并检测调整后DMI还能否正常工作；建立脚本时要注意选择正确的被测数据线及端口等信息，脚本建立完成后保存；
2）运行步骤1）中建立的脚本，如图2所示，脚本自动进行Voltage及Timing的Margin采集，采集完成后显示Complete；
3）测试完毕后导出测试结果，如图3所示；
4）结果分析，根据Intel规范的要求分析测试结果，判断是否满足测试需求。如：Intel要求Voltage的margin要大于等于15.7，Timing的margin要大于等于10.7，满足这个要求的测试结果即可判断为测试通过。
如图1所示，一种DMI总线信号完整性测试系统，所述系统包括IntelEVTS、USB-XDP3和XDP，其中IntelEVTS为测试的控制台；USB-XDP3为连接控制台和被测设备的媒介；XDP为被测设备上设计的XDP接口，用于与USB-XDP3的连接。
Claims (2)
1.一种DMI总线信号完整性测试方法，其特征在于：在设计的板卡上增加一个CPUXDP接口，通过该接口形成一个完整的DMI数据采集回路；测试软件使用IntelEVTS，通过USB-XDP3实现测试软件和被测设备的连接，其中IntelEVTS为测试的控制台，USB-XDP3为连接控制台和被测设备的媒介，XDP为被测设备上设计的XDP接口，用于与USB-XDP3的连接；
通过测试软件不断调整电压及时序，如果电压调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个电压下DMI总线工作出现异常，第一个出现的使得DMI总线不能正常工作的电压即为电压的余量；
如果时序调整到某一个值后接收到的数据和发送的数据不一致，那就表明在这个时序下DMI总线工作出现异常，第一个出现的使得DMI总线不能正常工作的时序即为时序的余量；
然后再根据Intel规范中对电压及时序余量值的要求，来确认实际DMI总线信号是否符合设计要求。
2.根据权利要求1所述的一种DMI总线信号完整性测试方法，其特征在于，所述测试方法具体实施过程如下：
1）搭建测试平台，建立DMI总线信号完整性测试的脚本，该脚本的作用是不断调整电压及时序，并检测调整后DMI总线还能否正常工作；
2）运行步骤1）中建立的脚本，脚本自动进行电压及时序的余量采集，采集完成后显示完成；
3）测试完毕后导出测试结果；
4）结果分析，根据Intel规范中对电压及时序余量值的要求，分析测试结果，判断是否满足测试需求。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410411548.5A CN104182317B (zh) | 2014-08-20 | 2014-08-20 | 一种dmi总线信号完整性测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410411548.5A CN104182317B (zh) | 2014-08-20 | 2014-08-20 | 一种dmi总线信号完整性测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104182317A CN104182317A (zh) | 2014-12-03 |
| CN104182317B true CN104182317B (zh) | 2016-05-04 |
Family
ID=51963384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410411548.5A Active CN104182317B (zh) | 2014-08-20 | 2014-08-20 | 一种dmi总线信号完整性测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104182317B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105045697A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种pcie信号完整性测试系统和方法 |
| CN105912452A (zh) * | 2016-04-05 | 2016-08-31 | 浪潮电子信息产业股份有限公司 | 一种自动化数据分析方法及装置 |
| CN115525495A (zh) * | 2022-10-21 | 2022-12-27 | 中科可控信息产业有限公司 | 一种高速串行总线的余量测试方法、装置、设备及介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858818B2 (en) * | 2003-03-07 | 2005-02-22 | Illinois Tool Works Inc. | Automatic wire feed control for a welding system |
| CN103425582A (zh) * | 2013-08-19 | 2013-12-04 | 浪潮电子信息产业股份有限公司 | 一种qpi总线信号完整性测试方法 |
| CN103675552B (zh) * | 2013-12-23 | 2016-09-14 | 北京交大思诺科技股份有限公司 | 机车信号设备抗干扰能力的测试系统及方法 |
-
2014
- 2014-08-20 CN CN201410411548.5A patent/CN104182317B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104182317A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101865946B (zh) | 一种可编程的数字集成电路交流参数测试系统及方法 | |
| CN104182317B (zh) | 一种dmi总线信号完整性测试方法 | |
| CN103248527A (zh) | 以太网一致性测试工装装置、测试系统及测试方法 | |
| CN107491369A (zh) | 一种快速pcie3.0信号完整性的检测方法及系统 | |
| CN104035794A (zh) | 一种实现逻辑器件固件升级的方法及装置 | |
| CN104569794A (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN105515893A (zh) | 一种确定采样点位置的方法 | |
| CN111812373A (zh) | 一种PCIe主板信号自动测试装置 | |
| CN111008102B (zh) | Fpga加速卡高速接口si测试控制装置、系统及方法 | |
| CN103077144A (zh) | 一种确保数据完整的spi通讯接口及其通讯方法 | |
| CN201796119U (zh) | 一种可编程的数字集成电路交流参数测试系统 | |
| CN104614659A (zh) | 自动化测试系统和方法 | |
| CN108776723B (zh) | 测试系统自检适配器连线生成方法、装置、设备及存储介质 | |
| CN105510663B (zh) | 一种应用于高幅值差分信号的自动化采集测试方法 | |
| CN103838664A (zh) | 一种压力测试方法和装置 | |
| CN103425582A (zh) | 一种qpi总线信号完整性测试方法 | |
| CN203117968U (zh) | 一种spi通讯接口 | |
| CN104655951A (zh) | 连接接口的差分信号测试系统及其方法 | |
| CN103517307B (zh) | 一种基于td-scdma的远程调试系统 | |
| CN102637034A (zh) | 一种基于can网络组态式复合信号检测系统及检测方法 | |
| CN201413514Y (zh) | 一种信号传输完整性测试的装置 | |
| CN201435075Y (zh) | 一种测试基于sas数据总线的硬盘卡信号完整性的装置 | |
| CN113949654A (zh) | 一种用于m.2接口的测试治具及其使用方法 | |
| CN114706718A (zh) | 一种PCIe信号完整性验证方法、装置、设备及介质 | |
| CN104135405B (zh) | 一种自动化检定系统专用的专变ⅲ通讯模块测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |