CN104158600A - 高速串行信号分析仪 - Google Patents

Abstract

本发明涉及串行信号分析的测量仪器，特别是一种用于波形显示的高速串行信号分析仪。本发明的高速串行信号分析仪，包括模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块、电源模块，模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块分别与电源模块连接，信号接入信号分析仪后，首先进入模拟前端，对信号进行衰减、放大、滤波，转换为符合ADC输入要求的信号，送入采样及成像模块，其通过ADC将信号量化取样转换为数字信号，将数字信号存储并通过采样及成像模块为波形图像输出。该仪器作为宽带、低噪声、低抖动高速串行信号分析的主要手段之一，是各学科前沿技术的高度集成和创新。

Description

高速串行信号分析仪

技术领域

本发明是一种串行信号分析的测量仪器，特别是一种用于波形显示的高速串行信号分析仪。

背景技术

随着计算机总线由低速并行总线向高速串行总线发展，面对光通信、无线通信、网络、国防安全以及国家重大工程、科技计划等领域中高速串行信号测试的技术瓶颈和重大迫切需求，传统的测量仪器已远远不能满足这类信号的测试要求。串行信号存在着很多无可比拟的优势，如定时简单，没有数据对齐问题，可通过差分传输实现阻抗匹配和抗共模干扰，成本低，光电转换方便等，因而已经成为现代系统互联的最主要的手段。急需研制一种对这些信号进行定量测试分析的专门仪器设备，即高速串行信号分析仪。

发明内容

本发明的技术效果能够克服上述缺陷，提供一种高速串行信号分析仪，其实现信号高保真捕获。

为实现上述目的，本发明采用如下技术方案：其包括模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块、电源模块，模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块分别与电源模块连接，信号接入信号分析仪后，首先进入模拟前端，对信号进行衰减、放大、滤波，转换为符合ADC输入要求的信号，送入采样及成像模块，其通过ADC将信号量化取样转换为数字信号，将数字信号存储并通过采样及成像模块为波形图像输出，两个模块的数据经过数据交换模块汇总并输出至显示及用户交互模块，向用户呈现出波形图像；该过程由主控计算机控制，主控计算机的控制指令和数据亦通过数据交换模块传达给采样及成像模块。

各模块功能如下所述

宽带模拟前端模块：模拟前端由高阻输入无源衰减网络、前置输入放大器、输出比较器组成，在本单元中要插入阻抗转换、耦合方式、比较电平DAC等，实现程控调理。主要实现信号的放大、衰减、阻抗转换、滤波等信号调理工作。

采样与成像模块：是本系统是核心模块，该模块由ADC、DDR3-SDRAM存储器模组、QDR2-SRAM存储器以及FPGA等组成。所有相关算法均在FPGA内得以实现。每个采样与成像模块可以实现两个通道的信号采集、存储管理与波形成像。

数据交换模块：是本系统的数据中心，负责各个模块的数据通信，同时为各个模块提供稳定、同步的时钟。由于各个模块的通信协议不同，因此数据交换模块必须具有多种协议的支持。这里数据交换模块亦由一片FPGA组成。

主控计算机模块：为增强分析仪的处理能力并提高用户的易用性，主控部分采用x86体系、CPCI构架的计算机系统，以高性能、低功耗的双核心CPU：Intel Core2Dual作为主处理器，以PCI总线作为主控计算机和数据交换模块的数据通信总线。

主控计算机模块的主要处理工作包括：

1.从数据交换模块读取波形数据，将其可视化后显示输出，并根据要求存储至外部存储器；

2.对波形数据进行复杂的数据分析，包括时域分析、频域分析、时频域分析以及数字域分析等；

3.GUI（图形用户界面）和HMI（人机交互），响应用户事件，如转动面板转轮、按动按钮，移动鼠标、点击触摸屏等，并根据事件控制系统做出响应；

4.读取硬件系统的各种状态并根据状态做出判断和操作；

5.运行第三方软件实现用户定义的功能。

显示交互模块：由显示器及面板组件组成，为实现较好的人机交互效果，显示器采用了高亮度、高对比度的12.1英寸有源矩阵液晶显示器（TFT-LCD）。分析仪的面板组件由多个按钮开关、机械编码轮、指示灯以及一个多功能飞梭轮组成。各项功能的选择由按钮开关实现，而V/div、水平位移等调节功能由多个机械编码轮实现。多功能飞梭轮由内圈的机械编码转盘和外圈的自动回中定位编码轮组成，其中外圈可以以不同的速度进行波形移位操作，而内圈用于实现波形的缩放。面板上设有一个FPGA实现了所有开关、编码轮以及指示灯等的控制，将动作编码并通过RS-232串口与主控计算机模块进行数据传输。

电源管理模块：包括主控计算机的标准开关电源以及低压开关电源变换器。前者提供主控计算机系统所需要的+5V、5V、+12V、12V的电源供应。后者由前者+12V信号转换为其它部件所需要的+1.2V、+1.8V、+2.5V、+3.3V。

该仪器作为宽带、低噪声、低抖动高速串行信号分析的主要手段之一，是各学科前沿技术的高度集成和创新，作为复杂高速电子信号仪器测试分析领域的核心尖端技术，已成为各发达国家竞相发展的一种重要战略性技术，是实现信号高保真捕获、帮助工程师发现问题、解决问题的最重要手段，属“第四代信号分析技术”。

附图说明

图1是本发明的整机硬件组成框图；

图2是本发明的模拟前端原理框图；

图3是本发明的采样与成像模块原理框图；

图4是本发明的数据交换模块原理框图；

图5是本发明的主控计算机原理框图。

具体实施方式

本发明的高速串行信号分析仪，包括模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块、电源模块，模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块分别与电源模块连接，信号接入信号分析仪后，首先进入模拟前端，对信号进行衰减、放大、滤波，转换为符合ADC输入要求的信号，送入采样及成像模块，其通过ADC将信号量化取样转换为数字信号，将数字信号存储并通过采样及成像模块为波形图像输出，两个模块的数据经过数据交换模块汇总并输出至显示及用户交互模块，向用户呈现出波形图像；该过程由主控计算机控制，主控计算机的控制指令和数据亦通过数据交换模块传达给采样及成像模块。

宽带模拟前端信号通过探头输入系统，经过高阻抗程控衰减器衰减后送入阻抗变换器进行1MΩ至50Ω的阻抗变换，能够提供约500MHz的模拟带宽。当输入阻抗选择为50Ω时，信号直接经过射频程控衰减器进行衰减。阻抗切换后使信号能够在低阻抗（50Ω）环境下传输，经过程控衰减器和程控增益放大器实现2.5GHz的模拟带宽以及1mV-1V/div的1-2-5步进增益/衰减。为实现增益和位移的数字控制，该部分设置了两个DAC。

采样与成像模块中的ADC接收模拟前端的信号输入并转换为数字信号。为实现20GSa/s的最高采样率和2.5GHz的带宽，ADC的选择至关重要。这里选择了E2V公司生产的EVXXX型ADC，每个ADC可实现5GSa/s的采样率，再通过交替采样的方法，在每个采样与成像模块上配置了四片ADC，以实现20GSa/s的采样率。

FPGA实现了从数字信号输入到波形成像传输的所有信号处理工作，是产品的核心所在。FPGA由采样控制器、触发控制器、波形存储管理器、存储控制器、FFT引擎及先进数字荧光波形成像引擎组成。其中存储控制器需外挂DDR3-SDRAM存储器模组作为波形存储器，先进数字荧光波形成像引擎需要外挂QDR2-SRAM作为成像存储器。来自ADC的信号进入触发控制器，实现复杂的条件触发机制，并对其进行采样，通过存储与读出控制器，存储在波形存储器中。若需要，硬件FFT引擎将对其进行FFT变换为频域信号。成像后的两个通道的波形通过串行传输引擎编码为2.5Gbps的串行数据送出，同时来自数据交换模块的指令和数据亦通过SERDES送入并通过指令解码器解码，控制FPGA的运作。每个ADC均搭配1片FPGA、1片DDR3-SDRAM模组以及1片QDR2-SRAM。整机共具有两个采样与成像模块，每个模块对应一个输入通道。模块之间通过高速串行总线以及实时并行总线进行通信。

数据交换模块的功能可分为数据交换机和时钟管理器两部分。其中数据交换机由一片FPGA实现，在FPGA内实现了8个串行传输引擎、数据交换单元、1个PCI总线桥、1个视频控制器，以及1个指令解析器。其中，数据交换单元进行各路数据的交换；每4个串行传输引擎负责一个采样与成像模块的数据传输；PCI总线桥连接主控模块，与指令解析器同时完成计算机与FPGA之间的数据交换；视频处理器连接显示适配器，辅助实现波形显示功能。工作时，指令由主控计算机通过PCI总线传输至该模块，经指令解析器解析、数据交换单元交换、串行传输引擎编码后送入2个采样与成像模块，采样与成像模块形成的波形图像数据通过串行传输引擎解码后，经过数据交换单元交换后，送入视频控制器形成显示图像直接送往显示适配器，同时经PCI桥送往主控计算机。

时钟管理器由高稳定度晶体、锁相环、多路时钟分配器、数字延迟线以及FPGA内的时钟控制器组成。工作时，高稳定度晶体和锁相环共同产生采样所需的高速、低噪声低抖动、稳定的时钟信号，经多路分配器和数字延迟线共同构建为交替采样所需的8路分相时钟，直接送入采样与成像模块。

主控计算机符合标准的CPCI体系结构，不仅能够提供强大的计算能力和存储能力，同时提供了众多方便的外围接口，极大的方便了本分析仪的易用性。所支持的外围组件包括键盘、鼠标、液晶显示器、硬盘驱动器、光盘驱动器等。通过内置的USB-GPIB转换器，本分析仪还支持传统的GPIB总线。

整机采用了结合标准构架和自定义构架两种构架形式的优点的，以CPCI构架为核心、以自定义构架为辅助的构架形式。本发明的核心是一个符合CPCI规范的自定义背板插卡式机架，所有功能部件，包括主控计算机模块、采样与成像模块、数据交换模块、电源模块等均做成符合CPCI规范的插卡，所有插卡之间采用自定义的交换式高速串行总线以及实时并行总线通信，背板带宽高达40Gbps，保证了数据传输率。而采用稳相电缆和高性能微波组件设计的定时系统可保证所有插卡之间<10ps的定时精度。

最后，模拟前端、开关面板组件、显示器等外部组件和CPCI机架通过机械结构件固定在高速串行信号分析仪的机箱中。

Claims (7)

1.一种高速串行信号分析仪，其特征在于，包括模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块、电源模块，模拟前端、采样及成像模块、数据交换模块、主控计算机模块、显示及用户交互模块分别与电源模块连接，信号接入信号分析仪后，首先进入模拟前端，对信号进行衰减、放大、滤波，转换为符合ADC输入要求的信号，送入采样及成像模块，其通过ADC将信号量化取样转换为数字信号，将数字信号存储并通过采样及成像模块为波形图像输出，两个模块的数据经过数据交换模块汇总并输出至显示及用户交互模块，向用户呈现出波形图像；该过程由主控计算机控制，主控计算机的控制指令和数据亦通过数据交换模块传达给采样及成像模块。

2.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的模拟前端，由高阻输入无源衰减网络、前置输入放大器、输出比较器组成，实现信号的放大、衰减、阻抗转换、滤波信号调理工作。

3.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的采样与成像模块，由ADC、DDR3-SDRAM存储器模组、QDR2-SRAM存储器以及FPGA组成，所有相关算法均在FPGA内得以实现，每个采样与成像模块可以实现两个通道的信号采集、存储管理与波形成像。

4.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的数据交换模块，负责各个模块的数据通信，同时为各个模块提供稳定、同步的时钟。

5.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的主控计算机模块，主控部分采用x86体系、CPCI构架的计算机系统，以Intel Core2Dual作为主处理器，以PCI总线作为主控计算机和数据交换模块的数据通信总线。

6.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的显示交互模块，由显示器及面板组件组成。

7.根据权利要求1所述的高速串行信号分析仪，其特征在于，所述的电源管理模块，包括主控计算机的标准开关电源以及低压开关电源变换器，前者提供主控计算机系统所需要的+5V、5V、+12V、12V的电源供应，后者由前者+12V信号转换为其它部件所需要的+1.2V、+1.8V、+2.5V、+3.3V。