CN110824218A - 一种基于zynq的数字存储示波器系统 - Google Patents
一种基于zynq的数字存储示波器系统 Download PDFInfo
- Publication number
- CN110824218A CN110824218A CN201911127093.3A CN201911127093A CN110824218A CN 110824218 A CN110824218 A CN 110824218A CN 201911127093 A CN201911127093 A CN 201911127093A CN 110824218 A CN110824218 A CN 110824218A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- fifo
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 29
- 238000013461 design Methods 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000009432 framing Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000003993 interaction Effects 0.000 claims description 8
- 238000005243 fluidization Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000007726 management method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 101150042711 adc2 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0209—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form in numerical form
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/029—Software therefor
Abstract
本发明请求保护一种基于ZYNQ平台的数字存储示波器系统。该系统采用IP复用技术，建立了AXI4‑Stream流化数据传输模型，并首次综合使用FreeRTOS实时操作系统和uC/GUI图形用户接口进行多任务管理以及人机界面设计。该数字存储示波器系统将模拟电信号转换为数字电信号，再经过触发电路后数字信号存储到本地主存储器中，由液晶控制子系统直接访问内存数据，最终实现数据采集传输、存储测量和波形显示的功能，满足数字存储示波器系统高集成度、高传输带宽、低功耗与可扩展性强等优点。
Description
技术领域
本发明属于仪器仪表中的数字存储示波器领域，特别涉及基于ZYNQ异构处理器的大容量数据存储方法和一种液晶显示控制系统软硬件设计方法。
背景技术
示波器是将人眼不可见的电信号变为人眼可见的图像信号，基于数字电路、大规模集成电路的高速发展，数字存储示波器已经成为继模拟示波器、数字荧光示波器和采样示波器之后的电子测量领域的关键技术。广泛应用于通信、医疗、航空航天和高能物理等领域。数字存储示波器系统设计在硬件上主要分为两类：一类是以工控机为核心的大型仪器，虽具备一些优点但体积较大、功耗较高，难以满足示波器便携性等需求；另一类是以嵌入式技术为核心的小型仪器，具有功耗低、集成度高和便携性等优势。在软件上主要分为两类：一类是以Windows操作系统和Linux操作系统为核心，借助中间件和协议栈等大型软件完成控制、人机交互等功能；另一类是在无操作系统下，使用裸机程序以及小型软件完成示波器基本功能。
数字存储示波器技术主要是通过模数转换器(ADC)将模拟信号转化为数字信号，设定特定触发方式后，将期望时段的数字信号存储到主内存中，再经过软件或硬件数字信号处理进行数据分析，最后重构被测模拟信号图像。其实质是一个数据采集、存储、处理与重构的过程。
然而完成这些操作需要不同功能的子系统或子模块协同工作，甚至为实现某项功能，需要以一块专用集成电路为核心构造板级子系统，例如ARM+DSP、ARM+FPGA等解决方案。这类异构处理平台往往将不同的处理器分置于电路板上，采用电路板金属走线将各单元连接起来，因为处理器间接口与协议不通用，以及布局布线的优劣，导致每次需求的改变都需要重新开发硬件，同时将大大影响处理器间的通信与数据传输效率。而且大量数据的传输、存储也带来较高的硬件成本开销与系统功耗。近年来多核异构处理器被广泛应用于各大电子系统设计中，其设计核心就是打破多处理器系统设计方法，在能实现系统规格需求的情况下尽可能将处理器集成到单一芯片上，利用紧耦合软硬件间的协同工作解决实际工程问题。
Xilinx异构处理器件Zynq-7000 SoC系列集成ARM处理器(PS)的软件可编程性与FPGA逻辑阵列(PL)的硬件可编程性，单个器件上高度集成CPU、DSP、ASSP以及混合信号功能，具有高达6.25M的逻辑单元以及配备有通用固化外设。基于ZYNQ异构处理平台，可以实现数字存储示波器系统高度差异化的设计，以及优异的性能功耗比和最大的设计可扩展性。因此，基于ZYNQ的数字存储示波器系统设计主要涉及三方面内容：(1)在ZYNQ器件内部设计数据采集电路、数据处理电路与液晶控制电路，分别实现传统示波器设计中分离的FPGA、DSP和视频处理芯片所完成的功能；(2)ARM处理器通过片上总线与各电路或子系统之间形成总线互联接口，完成硬件平台的搭建；(3)在硬件平台搭建基础上，综合使用FreeRTOS实时操作系统和uC/GUI用户图形界面进行多任务管理以及人机界面设计，在软件上最终实现数字存储示波器信号采集、处理、存储与人机交互等功能。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种提高数字存储示波器系统集成度、数据传输带宽和降低系统功耗的基于ZYNQ的数字存储示波器系统。本发明的技术方案如下：
一种基于ZYNQ的数字存储示波器系统，其包括：数据采集子系统、液晶显示子系统、总线互联和时钟复位总线仲裁，所述数据采集子系统和液晶显示子系统分别通过总线互联与时钟复位控制电路相连接，其中，数据采集子系统用于转换模拟电信号到数字电信号，液晶显示子系统用于波形绘制、人机交互与界面显示，总线互联用于各子系统与ZynqPS部分的连接，时钟复位总线仲裁用于整个片上系统的多时钟域、复位信号和总线信号管理。所述数据采集子系统包含ADC数据采集板卡、差分信号转单端信号模块、串并转换模块、同步时钟延迟模块、深存储模块、读写控制器模块和AXI4接口流化组帧模块；所述ADC数据采集板卡与差分信号转单端信号模块相连接，所述差分信号转单端信号模块一路依次通过串并转换模块、触发电路与双端异步FIFO相连接，另一路通过同步时钟延迟模块与双端异步FIFO相连接，双端异步FIFO与AXI4接口流化组帧模块相连接，AXI4接口流化组帧模块与DMA内存数据搬移模块相连接，ADC数据采集板卡接受和转换模拟电信号，差分信号转单端信号模块用于获取低压串行差分对信号(LVDS)中的单级信号并转换为单端信号，串并转换模块用于将低压串行差分对信号(LVDS)中的串行信号转换为并行信号来降低片内数据传输速率，同步时钟延迟模块用于源同步时钟的微小延迟以对齐被采集数据中心，深存储模块用于提高有效数据采集率，寄存器控制模块双端异步FIFO空满状态识别与控制，双端异步FIFO用于实现深存储模块中的环形存储结构与跨时钟域设计，AXI4接口流化组帧控制模块用于将待存储数据转化为高吞吐量、低延迟的AXI4-Stream流化格式。所述液晶控制子系统包含动态时钟配置模块、行场时序控制器、像素数据格式转换模块、数据多帧缓存模块和视频流输出模块，动态时钟配置模块与行场时序控制器相连接，所述像素数据格式转换模块与视频流输出模块相连接，像素数据格式转换模块通过数据多帧缓存模块与视频流输出模块相连接，动态时钟配置模块用于在系统工作时动态生成和调整像素时钟，液晶行场时序控制器用于生成与液晶屏驱动器相匹配的行同步信号和场同步信号，24bits像素数据格式转换模块用于调整像素流RGB888三通道位宽与顺序，数据多帧缓存模块用于构建多帧画面的并行存储区域以减少画面切换或动态数据刷新时的撕裂感，视频流输出模块整合视频控制信号与流化的视频像素数据。
进一步的，所述双端异步FIFO的读写规则包括以下步骤：
当FIFO写指针写到预触发深度时，读指针开始以相同速度从FIFO中读取数据，此时FIFO处于等待触发状态；当触发信号到来时，写指针继续向FIFO中写入数据，写入的深度为设定的存储深度，与此同时，从第一个FIFO中读出的数据进入第二个FIFO写通道中；当第一个FIFO写满存储深度后，停止写数据，此时第一个FIFO读通道继续读取预触发深度大小的值，直至清空第一个FIFO的数据；当第二个FIFO开始写数据同时，以DMA时钟速率读取第二个FIFO的数值，读取深度为存储深度大小与预触发深度大小之和，即清空第二个FIFO值。连接第二个FIFO的模块为AXI4-Stream流化数据组帧模块，当数据组帧完毕后，由DMA将被采集数据搬移至主存储器中。
进一步的，液晶控制子系统的实现步骤具体包括：视频直接存储器VDMA通过AXI4主接口获取主存储器中的像素数据，并将数据以流的形式传递给像素数据转换模块；像素数据转换模块调整并行像素数据RGB的位宽，以适应不同LCD的像素深度需求；通过软件配置视频时序控制器IP动态调整其行场同步信号，以适应不同LCD屏幕的分辨率需求；采用Digilent公司的AXI动态时钟生成器驱动LCD屏幕的像素时钟，通过软件配置产生不同刷新率屏幕下的时钟速率以及同步FPGA与LCD屏幕之间数据传输；流视频输出IP核，通过获取经3帧缓存隔离后的像素数据以及前端模块的行场控制信号，在像素时钟同步下，形成最终的视频流格式输出。
本发明的优点及有益效果如下：
本发明提出了一种基于ZYNQ平台的数字存储示波器系统设计方法，利用ZYNQ处理器平台的软硬件全可编程优势，提高了数字存储示波器系统稳定性和可扩展性，降低了系统功耗、成本以及设计复杂度。该系统采用IP复用技术，可利用现有IP快速地搭建数字存储示波器系统，或使用本发明中的子系统模块进行重构或二次开发。本发明建立了以DMA内存数据搬移模块和VDMA显存数据搬移模块为核心的AXI4-Stream流化数据传输模型，提高了ZYNQ数字存储示波器中的采集数据和显示数据在系统内的传输带宽与吞吐量，降低了高速连续数据流的传输延迟。本发明首次在ZYNQ异构处理器中综合使用FreeRTOS实时操作系统和uC/GUI图形用户接口进行多任务管理以及人机界面设计，在保证ZYNQ存储示波器系统稳定性和可靠性基础上，使用模块化的设计方法，提高了本发明系统软件的灵活性、可读性以及可维护性。
附图说明
图1是本发明提供优选实施例为AD9226芯片配置电路图；
图2为基于ZYNQ的数字存储示波器整体架构图；
图3(a)为ZYNQ数字存储示波器数据采集系统架构图；图3(b)为ZYNQ数字存储示波器液晶显示控制架构图；
图4为FIFO环形深存储示意图；
图5为ZYNQ数字存储示波器液晶显示控制软件流程图；
图6为基于ZYNQ的数字存储示波器任务间通信机制图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本发明提出了一种基于ZYNQ平台的数字存储示波器系统设计方法。该系统采用IP复用技术，建立了AXI4-Stream流化数据传输模型，并首次综合使用FreeRTOS实时操作系统和uC/GUI图形用户接口进行多任务管理以及人机界面设计。该数字存储示波器系统将模拟电信号转换为数字电信号，再经过触发电路后数字信号存储到本地主存储器中，由液晶控制子系统直接访问内存数据，最终实现数据采集传输、存储测量和波形显示的功能，满足数字存储示波器系统高集成度、高传输带宽、低功耗与可扩展性强等优点。
其中，屏幕采用7寸、分辨率为800*480、24位真色彩、无控制器的并行接口液晶电容触摸屏，该模块具有成本低、绘图快、实时性强的特点，适合用在本地实时数据显示、用户交互速度快和高速绘图等应用场景。
模数转换器采用基于ADI公司AD9226芯片的数据采集板卡，此芯片是一款65MSPS最高采样率、12位精度，分辨率和速度可达到现有双极性方案的AD转换器。将AD9226配置为单端输入，输入范围1.0V到3.0V的模式，在此模式下，基准电压VREF为2V,VINA输入范围为1.0V到3.0V。
双倍数据速率(DDR3)SDRAM片外存储设备与处理器PS侧相连，用于实现AD转换后的数字信号以及波形显示数据的存储功能，以及实现用于防止画面撕裂的多帧缓存。
ZYNQ数字存储示波器主要有四个部分区别于其他系统，分别为：数据采集子系统、双FIFO(First In First Out，先进先出)环形深存储模块、液晶显示子系统和系统软件。
模拟信号通过SMA接口进入AD板卡，进行阻容衰减、程控放大、电平移位和阻抗变换后，转换为低压差分(Low-Voltage Differential Signaling,LVDS)数字信号。
当时钟与数字信号进入FPGA片内后，先使用IBUFDS原语将差分信号转为单端信号。
然后使用IODELAY原语将时钟做一定的微小延迟，对其数据中心。消除由源同步时钟与差分数字信号经过信号采集板卡到ZYNQ处理器印制电路板金属走线产生的相位差。
延时后的时钟驱动ISERDES原语模块，将高速串行数据转为并行数据，并经过触发电路检测。
同时高速源同步时钟经过BUFR原语分频后，给深存储模块中的第一个FIFO，开始主内存数据的大容量存储。
大容量数据存储设计采用双FIFO环形存储实现。
在ZYNQ内部通过数据拼接降低ADC输入数据的片内传输速率,以满足片内第一个FIFO写指针移动速率与降速后的ADC数据速率相匹配。
本发明通过FreeRTOS提供的任务管理、内存管理和同步与通信等基本功能，结合uC/GUI控件管理，实现本系统界面设计、数据波形刷新和硬件外设控制等功能。
并采用FatFs文件系统模块，作为软件系统功能之一，将采集到的数据通过外设SD控制器记录到非易失性存储卡中。
应用层软件功能划分为模拟信号的采集，界面绘制，波形的调节处理和存储浏览。通过以上功能定义，本发明采用多优先级任务实现，依据任务时间关键性、计算量和执行周期性划分为四个任务，分别为：信号处理任务、按键触摸任务、文件系统任务和界面任务。
信号处理任务处于最高优先级以保证被采集数据实时处理。
以uC/GUI为核心设计界面任务，因其控件极其占用系统资源，并且任务时间长，因此设置为最低优先级。
界面任务设计包括动态与静态文本显示，静态背景与位图显示，动态波形刷新。
将按键和触摸任务放置文件系统任务优先级前，用以保证人机交互响应速度，以及系统数据存入SD卡时用户依然可以进行人机交互操作。
将文件系统任务优先级置于界面任务之前，在当前需要存储的数据还未完成存储操作时，界面停止刷新下一帧数据。
具体优选实施例如下：
参照图1，将AD9226芯片配置为单端输入模式，将SENSE与GND连接时，提供2V基准电压。利用2V基准电压，设计衰减电路。
VINA的输入范围由VREF决定。当VREF为2V时，VINA的输入范围为2V(3V-1V＝2V)；当VREF为1V时，VINA的输入范围为1V(1.5V-0.5V＝1V)参照图2和图3(a)、3(b),基于ZYNQ的数字存储示波器包括数据采集子系统、液晶显示子系统、总线互联和时钟复位控制电路。所述数据采集子系统包含ADC数据采集板卡、差分信号转单端信号模块、串并转换模块、同步时钟延迟模块、深存储模块、寄存器控制模块和AXI4接口流化组帧模块；所述液晶控制子系统包含动态时钟配置模块、行场时序控制器、像素数据格式转换模块、帧缓存模块和视频流合成模块。
其中深存储模块设计包含触发电路与双FIFO环形存储模块，其中FIFO环形存储读写规则如图4所示。分为下述七个步骤：
FIFO写指针移动速率与降速后的ADC数据速率相匹配，读指针读取数据速率与写指针写入数据速率相匹配为基本前提。
步骤一：当FIFO写指针写到预触发深度时，读指针开始以相同速度从FIFO中读取数据，此时FIFO处于等待触发状态，如图4(a)所示。
步骤二：当触发信号到来时，如图4(b)所示。
步骤三：写指针继续向FIFO中写入数据，写入的深度为设定的存储深度，如图4(c)所示。由于写数据速率等于读数据速率，所以该状态下FIFO一直保持有数据的状态，并且不会溢出数据或空读数据。
步骤四：与此同时，从第一个FIFO中读出的数据进入第二个FIFO写通道中。
步骤五：当第一个FIFO写满存储深度后，停止写数据，如图4(c)的写指针位置。此时第一个FIFO读通道继续读取预触发深度大小的值，直至清空第一个FIFO的数据，如图4(c)的读指针位置。
步骤六：当第二个FIFO开始写数据同时，以DMA时钟速率读取第二个FIFO的数值，读取深度为存储深度大小与预触发深度大小之和，即清空第二个FIFO值。
步骤七：连接第二个FIFO的模块为AXI4-Stream流化数据组帧模块。当数据组帧完毕后，由DMA将被采集数据搬移至主存储器中。
当被采集数据进入主存储器后，系统软件调度液晶显示子系统。LCD控制器软件操作流程如图5所示。
结合如图3(b)中的液晶控制子系统硬件设计，基于ZYNQ的数字存储示波器显示功能具体实施如下所述。
初始化VDMA设备，使能液晶显示子系统各IP组成。
根据液晶屏的像素时钟区间范围，软件操作AXI Dynamic Clock IP核，配置产生LCD典型频率下的像素时钟。
配置硬件Video Timing Controller IP核生成行场控制信号，匹配不同分辨率下的LCD图像大小。
启动VDMA数据传输，应用层软件控制VDMA向显存中写入像素数据，再经硬件像素格式转换模块，产生匹配24位bpp液晶屏的RGB三通道像素位宽。
本发明通过FreeRTOS管理系统任务、内存以及实现任务间同步与通信，并首次在ZYNQ平台采用uC/GUI作为用户图形接口控件管理，实现数字存储示波器系统的人机交互界面设计。
数字存储示波器系统软件任务间关系如图6所示，任务间通信采用事件标志组和任务通知。
触摸屏幕右侧“ADC1”与“ADC2”控制按钮，软件执行窗口回调函数，调用界面任务中的触摸消息处理，开启前端数据采集模块并启动一次DMA数据传输。
当数据采集子系统模块完成ADC数据采集后，DMA发送中断时间标志组，退出中断并切换到最高优先级信号处理任务，完成ADC数据格式转换和下一次触发点位置的设置。
当最低优先级界面任务完成背景和波形绘制后，发送标志事件给信号处理任务，信号处理任务获取标志位，进行频率、峰峰值测量，并将计算结果返回界面任务绘图函数中完成窗口文本的刷新。
在用户需要存储波形信息时，按下板载按键，此时系统执行按键检测任务并将按键值存储到FIFO缓冲区。
界面任务读取FIFO缓冲区值并处理按键消息，发送任务通知到文件系统任务，由文件系统驱动硬件SD卡控制器，将用户所需数据从DDR3内存中存入SD卡。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (3)
1.一种基于ZYNQ的数字存储示波器系统，其特征在于，包括：数据采集子系统、液晶显示子系统、总线互联和时钟复位总线仲裁，所述数据采集子系统和液晶显示子系统分别通过总线互联与时钟复位控制电路相连接，其中，数据采集子系统用于转换模拟电信号到数字电信号，液晶显示子系统用于波形绘制、人机交互与界面显示，总线互联用于各子系统与Zynq PS部分的连接，时钟复位总线仲裁用于整个片上系统的多时钟域、复位信号和总线信号管理；所述数据采集子系统包含ADC数据采集板卡、差分信号转单端信号模块、串并转换模块、同步时钟延迟模块、深存储模块、寄存器控制模块和AXI4接口流化组帧模块；所述ADC数据采集板卡与差分信号转单端信号模块相连接，所述差分信号转单端信号模块一路依次通过串并转换模块、触发电路与双端异步FIFO相连接，另一路通过同步时钟延迟模块与双端异步FIFO相连接，双端异步FIFO与AXI4接口流化组帧模块相连接，AXI4接口流化组帧模块与DMA内存数据搬移模块相连接，ADC数据采集板卡接受和转换模拟电信号，差分信号转单端信号模块用于获取低压串行差分对信号(LVDS)中的单级信号并转换为单端信号，串并转换模块用于将低压串行差分对信号(LVDS)中的串行信号转换为并行信号来降低片内数据传输速率，同步时钟延迟模块用于源同步时钟的微小延迟以对齐被采集数据中心，深存储模块用于提高有效数据采集率，寄存器控制模块双端异步FIFO空满状态识别与控制，双端异步FIFO用于实现深存储模块中的环形存储结构与跨时钟域设计，AXI4接口流化组帧控制模块用于将待存储数据转化为高吞吐量、低延迟的AXI4-Stream流化格式；所述液晶控制子系统包含动态时钟配置模块、行场时序控制器、像素数据格式转换模块、数据多帧缓存模块和视频流输出模块，动态时钟配置模块与行场时序控制器相连接，所述像素数据格式转换模块与视频流输出模块相连接，像素数据格式转换模块通过数据多帧缓存模块与视频流输出模块相连接，动态时钟配置模块用于在系统工作时动态生成和调整像素时钟，液晶行场时序控制器用于生成与液晶屏驱动器相匹配的行同步信号和场同步信号，24bits像素数据格式转换模块用于调整像素流RGB888三通道位宽与顺序，数据多帧缓存模块用于构建多帧画面的并行存储区域以减少画面切换或动态数据刷新时的撕裂感，视频流输出模块整合视频控制信号与流化的视频像素数据。
2.根据权利要求1所述的基于ZYNQ的数字存储示波器系统，其特征在于，所述双端异步FIFO的读写规则包括以下步骤：
当FIFO写指针写到预触发深度时，读指针开始以相同速度从FIFO中读取数据，此时FIFO处于等待触发状态；当触发信号到来时，写指针继续向FIFO中写入数据，写入的深度为设定的存储深度，与此同时，从第一个FIFO中读出的数据进入第二个FIFO写通道中；当第一个FIFO写满存储深度后，停止写数据，此时第一个FIFO读通道继续读取预触发深度大小的值，直至清空第一个FIFO的数据；当第二个FIFO开始写数据同时，以DMA时钟速率读取第二个FIFO的数值，读取深度为存储深度大小与预触发深度大小之和，即清空第二个FIFO值。连接第二个FIFO的模块为AXI4-Stream流化数据组帧模块，当数据组帧完毕后，由DMA将被采集数据搬移至主存储器中。
3.根据权利要求2所述的基于ZYNQ的数字存储示波器系统，其特征在于，液晶控制子系统的实现步骤具体包括：视频直接存储器VDMA通过AXI4主接口获取主存储器中的像素数据，并将数据以流的形式传递给像素数据转换模块；像素数据转换模块调整并行像素数据RGB的位宽，以适应不同LCD的像素深度需求；通过软件配置视频时序控制器IP动态调整其行场同步信号，以适应不同LCD屏幕的分辨率需求；采用Digilent公司的AXI动态时钟生成器驱动LCD屏幕的像素时钟，通过软件配置产生不同刷新率屏幕下的时钟速率以及同步FPGA与LCD屏幕之间数据传输；流视频输出IP核，通过获取经3帧缓存隔离后的像素数据以及前端模块的行场控制信号，在像素时钟同步下，形成最终的视频流格式输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911127093.3A CN110824218B (zh) | 2019-11-18 | 2019-11-18 | 一种基于zynq的数字存储示波器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911127093.3A CN110824218B (zh) | 2019-11-18 | 2019-11-18 | 一种基于zynq的数字存储示波器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110824218A true CN110824218A (zh) | 2020-02-21 |
| CN110824218B CN110824218B (zh) | 2022-03-22 |
Family
ID=69556228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911127093.3A Active CN110824218B (zh) | 2019-11-18 | 2019-11-18 | 一种基于zynq的数字存储示波器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110824218B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112462240A (zh) * | 2020-12-04 | 2021-03-09 | 国微集团(深圳)有限公司 | 支持跨芯片信号同步触发检测方法及装置 |
| CN113171069A (zh) * | 2021-03-05 | 2021-07-27 | 上海立阖泰医疗科技有限公司 | 一种嵌入式图形血压测量系统 |
| CN113472964A (zh) * | 2021-06-05 | 2021-10-01 | 山东英信计算机技术有限公司 | 一种图像处理装置和系统 |
| CN117234977A (zh) * | 2023-11-10 | 2023-12-15 | 浪潮电子信息产业股份有限公司 | 数据处理方法、系统、设备及计算机可读存储介质 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040186673A1 (en) * | 2003-03-19 | 2004-09-23 | Maria Agoston | Method of generating a variable persistence waveform database |
| CN101149398A (zh) * | 2007-09-14 | 2008-03-26 | 电子科技大学 | 一种三维波形实时显示方法和系统 |
| CN101173963A (zh) * | 2007-10-17 | 2008-05-07 | 电子科技大学 | 多功能测试仪 |
| CN101504428A (zh) * | 2009-03-19 | 2009-08-12 | 优利德科技（东莞）有限公司 | 一种电子测量方法及多功能电子测量仪 |
| CN101706521A (zh) * | 2009-11-13 | 2010-05-12 | 电子科技大学 | 一种具有时基微调功能的数字存储示波器 |
| CN202177655U (zh) * | 2011-07-18 | 2012-03-28 | 叶克江 | 雷击专用数字存储示波器 |
| CN202471791U (zh) * | 2012-03-12 | 2012-10-03 | 滨州学院 | 基于fpga的存储数字示波器 |
| CN103592489A (zh) * | 2013-11-14 | 2014-02-19 | 江苏绿扬电子仪器集团有限公司 | 数字示波器深存储设计方法 |
| CN103604965A (zh) * | 2013-11-29 | 2014-02-26 | 青岛汉泰电子有限公司 | 一种具有逻辑分析仪功能的示波器 |
| CN103888293A (zh) * | 2014-02-25 | 2014-06-25 | 电子科技大学 | 多通道fc网络数据仿真系统的数据通道调度方法 |
| CN106226573A (zh) * | 2016-08-16 | 2016-12-14 | 中国电子科技集团公司第四十研究所 | 一种用于数字荧光示波器的数字信号处理方法 |
| CN207198217U (zh) * | 2017-10-13 | 2018-04-06 | 中北大学 | 一种基于可扩展平台的多功能虚拟示波器 |
| CN109189716A (zh) * | 2018-08-08 | 2019-01-11 | 西安思丹德信息技术有限公司 | 一种基于fpga的数据传输系统及传输方法 |
| CN109299030A (zh) * | 2018-09-10 | 2019-02-01 | 南京莱斯电子设备有限公司 | 基于ZYNQ的cameralink转帕尔制的方法 |
-
2019
- 2019-11-18 CN CN201911127093.3A patent/CN110824218B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040186673A1 (en) * | 2003-03-19 | 2004-09-23 | Maria Agoston | Method of generating a variable persistence waveform database |
| CN101149398A (zh) * | 2007-09-14 | 2008-03-26 | 电子科技大学 | 一种三维波形实时显示方法和系统 |
| CN101173963A (zh) * | 2007-10-17 | 2008-05-07 | 电子科技大学 | 多功能测试仪 |
| CN101504428A (zh) * | 2009-03-19 | 2009-08-12 | 优利德科技（东莞）有限公司 | 一种电子测量方法及多功能电子测量仪 |
| CN101706521A (zh) * | 2009-11-13 | 2010-05-12 | 电子科技大学 | 一种具有时基微调功能的数字存储示波器 |
| CN202177655U (zh) * | 2011-07-18 | 2012-03-28 | 叶克江 | 雷击专用数字存储示波器 |
| CN202471791U (zh) * | 2012-03-12 | 2012-10-03 | 滨州学院 | 基于fpga的存储数字示波器 |
| CN103592489A (zh) * | 2013-11-14 | 2014-02-19 | 江苏绿扬电子仪器集团有限公司 | 数字示波器深存储设计方法 |
| CN103604965A (zh) * | 2013-11-29 | 2014-02-26 | 青岛汉泰电子有限公司 | 一种具有逻辑分析仪功能的示波器 |
| CN103888293A (zh) * | 2014-02-25 | 2014-06-25 | 电子科技大学 | 多通道fc网络数据仿真系统的数据通道调度方法 |
| CN106226573A (zh) * | 2016-08-16 | 2016-12-14 | 中国电子科技集团公司第四十研究所 | 一种用于数字荧光示波器的数字信号处理方法 |
| CN207198217U (zh) * | 2017-10-13 | 2018-04-06 | 中北大学 | 一种基于可扩展平台的多功能虚拟示波器 |
| CN109189716A (zh) * | 2018-08-08 | 2019-01-11 | 西安思丹德信息技术有限公司 | 一种基于fpga的数据传输系统及传输方法 |
| CN109299030A (zh) * | 2018-09-10 | 2019-02-01 | 南京莱斯电子设备有限公司 | 基于ZYNQ的cameralink转帕尔制的方法 |
Non-Patent Citations (2)
| Title |
|---|
| ZHUOXUAN SHEN 等: "Design and implementation of real-time Mpsoc-FPGA-based electromagnetic transient emulator of CIGRE DC grid for HIL application", 《IEEE POWER AND ENERGY TECHNOLOGY SYSTEMS JOURNAL》 * |
| 李鸿: "一种数字存储式示波器设计", 《中国优秀博硕士学位论文全文数据库(硕士)工程科技Ⅱ辑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112462240A (zh) * | 2020-12-04 | 2021-03-09 | 国微集团(深圳)有限公司 | 支持跨芯片信号同步触发检测方法及装置 |
| CN113171069A (zh) * | 2021-03-05 | 2021-07-27 | 上海立阖泰医疗科技有限公司 | 一种嵌入式图形血压测量系统 |
| CN113171069B (zh) * | 2021-03-05 | 2024-01-26 | 上海立阖泰医疗科技有限公司 | 一种嵌入式图形血压测量系统 |
| CN113472964A (zh) * | 2021-06-05 | 2021-10-01 | 山东英信计算机技术有限公司 | 一种图像处理装置和系统 |
| CN113472964B (zh) * | 2021-06-05 | 2024-04-16 | 山东英信计算机技术有限公司 | 一种图像处理装置和系统 |
| CN117234977A (zh) * | 2023-11-10 | 2023-12-15 | 浪潮电子信息产业股份有限公司 | 数据处理方法、系统、设备及计算机可读存储介质 |
| CN117234977B (zh) * | 2023-11-10 | 2024-02-27 | 浪潮电子信息产业股份有限公司 | 数据处理方法、系统、设备及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110824218B (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110824218B (zh) | 一种基于zynq的数字存储示波器系统 | |
| KR101590820B1 (ko) | 멀티 터치 인터페이스 방안 | |
| US10282805B2 (en) | Image signal processor and devices including the same | |
| US8316164B2 (en) | Universal serial bus (USB) to digital video | |
| CN104575342A (zh) | 一体式液晶模组测试装置 | |
| US8041867B2 (en) | Method and apparatus for enhancing data rate of advanced micro-controller bus architecture | |
| KR20140060991A (ko) | 터치 센싱 시스템과 그 소비전력 제어방법 | |
| CN110087037B (zh) | 一种集成摄像头的EtherCAT主站和工作方法 | |
| CN112822438A (zh) | 一种实时控制多路视频管理器 | |
| CN109873998B (zh) | 基于多层次引导滤波的红外视频增强系统 | |
| CN201178465Y (zh) | 通用型快速端口切换的检测装置 | |
| Yan et al. | Design of CMOS image acquisition system based on FPGA | |
| WO2021189781A1 (zh) | 具有数据欠载自恢复功能的显示控制器及方法 | |
| CN105631057A (zh) | 基于arm的高速数据采集系统 | |
| CN114780052A (zh) | 基于PCIe双SOC系统之间实现远程显示的方法、系统、装置、处理器及其存储介质 | |
| TWI493536B (zh) | 在與顯示控制器相關連的中斷暫存器中設定中斷範圍之操作的系統、設備及物件、和電腦實施方法 | |
| US10110927B2 (en) | Video processing mode switching | |
| CN115168264A (zh) | 一种跨时钟域的apb总线桥及其方法 | |
| CN204375388U (zh) | 一体式液晶模组测试装置 | |
| Zhang et al. | Research and implementation of the cmos camera device driver based on S3C2440 | |
| Zhang et al. | The CCD sensor video acquisition system based on FPGA&MCU | |
| CN211742610U (zh) | 一种分屏显示系统 | |
| CN216848590U (zh) | 外接式电脑模块 | |
| CN220188973U (zh) | pcie高速采集系统 | |
| CN210016555U (zh) | 一种基于fpga的高清视频采集系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230602 Address after: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing Patentee after: Chongqing University of Posts and Telecommunications Technology Development Co.,Ltd. Patentee after: Chen Guoping Address before: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing Patentee before: CHONGQING University OF POSTS AND TELECOMMUNICATIONS |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240122 Address after: 402460 No. 92 Donglin Avenue, Biquan Street, Bishan District, Chongqing (Building 52) Patentee after: Chongqing Youke Millimeter Wave Technology Co.,Ltd. Country or region after: China Address before: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing Patentee before: Chongqing University of Posts and Telecommunications Technology Development Co.,Ltd. Country or region before: China Patentee before: Chen Guoping |
|
| TR01 | Transfer of patent right |