CN103354475A - 超高速数字荧光串行信号分析仪 - Google Patents

Abstract

本发明公开了一种超高速数字荧光串行信号分析仪，包括宽带模拟前置通道、多通道数据采集及处理器、串行信号分析模块、主控计算机、操作系统及软件体系、显示及用户交互模块以及电源模块；通过研制宽带模拟前置通道，实现对复杂高速信号中目标信号的放大、衰减、阻抗转换、滤波等信号调理功能；运用交替采样、信号链补偿、高速实时海量波形存储与读出、数字荧光处理等技术进行串行信号的采集、成像；运用时钟恢复、解码、抖动提取、眼图成像等技术，实现高速串行信号分析系统这一核心功能，能够最直观的反映高速串行信号的信号质量。

Description

超高速数字荧光串行信号分析仪

技术领域

本发明涉及一种高速串行信号分析测试电子测量仪器，特别是一种超高速数字荧光串行信号分析仪。

背景技术

随着计算机总线由低速并行总线向高速串行总线发展，面对光通信、无线通信、网络、国防安全以及国家重大工程、科技计划等领域中高速串行信号测试的技术瓶颈和重大迫切需求，传统的测量仪器已远远不能满足这类信号的测试要求。急需研制一种对这些信号进行定量测试分析的专门仪器设备，即超高速串行信号分析仪。该仪器作为宽带、低噪声、低抖动高速串行信号分析的主要手段之一，是各学科前沿技术的高度集成和创新，作为复杂高速电子信号仪器测试分析领域的核心尖端技术，已成为各发达国家竞相发展的一种重要战略性技术，是实现信号高保真捕获、帮助工程师发现问题、解决问题的最重要手段，属“第四代信号分析技术”。此类仪器在国内为空白，我国目前全部依赖进口。

目前国外高速串行信号分析仪器主要有Tektronix的DSA70000系列，Agilent的Infiniium 90000A DSA系列，以及LeCroy的SDA7 Zi-A，这些产品主要技术指标如下表所示：

在采样率和带宽这两个关键指标上，我们还与国外存在着差距。而对于高速串行信号分析仪，带宽至少应为2.5GHz。由于无法实现这一指标，因此国内在该领域完全为空白。

科学仪器是认识世界的工具，是现代生产的物质先导。科研仪器设备作为科学研究的重要手段，是一种战略性资源，是国家竞争力评价的一项重要指标。能否创造高水平新式科学仪器和设备，体现了一个民族、一个国家创新能力的强弱。科学仪器及检测技术已成为促进国民经济发展的主流环节，对国民经济有巨大的“倍增器”和拉动作用。目前，科学仪器发展已成为发达国家的一项战略措施。美、日、欧等发达国家和地区不但早已制定各自的发展目标，而且企图遏止发展中国家科学仪器的自主研制，这种态势日益明显。

由于串行信号存在着很多无可比拟的优势，如定时简单，没有数据对齐问题，可通过差分传输实现阻抗匹配和抗共模干扰，成本低，光电转换方便等，因而已经成为现代系统互联的最主要的手段。例如计算机总线发展的趋势是由低速的并行总线向高速的串行总线发展，从现有的计算机总线结构拓扑图（附图省略）中可看出，所有的高速接口都实现了串行化。多核处理器之间核处理器与北桥间的HyperTransport，时钟速度已经到达2.6GHz。

这些高速串行技术的发展趋势，也让电子工程师们在测试方面遇到了许多挑战和难题，包括：（1）越来越快的数据传输率，要求测试设备的模拟带宽也越来越宽，以至于能够捕获到信号高频分量；业内公认的带宽计算方法为串行数据的数据率乘以2.5，即为采集设备的模拟带宽。（2）在高采样率的同时，要求进行长时间的数据采集，以进行精确的抖动分析。（3）对PCB制版、走线设计需要进行精确的控制的测量。越快的上升沿使得传输线效应越来越明显，需要有相应的测试系统对PCB走线的性能精确的测量。（4）对多总线混合系统进行时间相关、多域（数字域和模拟域）的联合测试问题。（5）快速定位系统异常、方便连接测试点、自动化完成测试内容等等。

随着光纤到户在国内的快速开展，高速率的网络测试分析仪将有更广阔的市场。在无线光通信和3G/4G无线接入和传输方面，开发的“快速以太网光无线通信系统”、“3G视频远程监控系统”等多种产品，这些高速通信系统和设备在通信性能测试上都急需超高性能串行信号分析仪器来分析眼图、误码率等参数。

发明内容

本发明的目的在于提供一种超高速数字荧光串行信号分析仪，其通过研制宽带模拟前置通道，实现对复杂高速信号中目标信号的放大、衰减、阻抗转换、滤波等信号调理功能；运用交替采样、信号链补偿、高速实时海量波形存储与读出、数字荧光处理等技术进行串行信号的采集、成像；运用时钟恢复、解码、抖动提取、眼图成像等技术，实现高速串行信号分析系统这一核心功能。

为实现上述目的，本发明提供如下技术方案：

一种超高速数字荧光串行信号分析仪，包括宽带模拟前置通道、多通道数据采集及处理器、串行信号分析模块、主控计算机、操作系统及软件体系、显示及用户交互模块以及电源模块；所述主控计算机在操作系统及软件体系监控下实现信号、波形数据的显示及用户交互；

所述串行信号分析模块的硬件包括时域均衡器、CDR、DEMUX、FPGA，输入信号首先送入宽带模拟前置通道，进行放大或衰减，而后送入多通道数据采集及处理器的ADC，同时送入串行信号分析模块的时域均衡器进行均衡；经均衡后的信号送入CDR进行时钟提取；再进入DEMUX进行分相送入FPGA，在FPGA内进行8b/10b解码以及码型匹配，从而生成触发信号实现码型触发；所述串行信号分析模块的软件过程包括眼图生成、抖动分析、抖动定时分析、协议解码以及模板比较；

所述多通道数据采集及处理器还包括依次双向连接的采样模块、数据交换与管理模块、波形数据测量与分析系统、数据存储模块、数字荧光成像模块；所述数字荧光成像模块还与数据交换与管理模块双向连接；所述多通道数据采集及处理器采用基于数字信号处理及数字预失真的信号链补偿模块；信号链补偿模块是由参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成的一个闭环回路；参考信号源产生校准信号；校准信号经过模拟前端后分别送入多片ADC，转换为多路数字信号后送入时域均衡器和滤波器，经信号链补偿模块补偿后的参考信号送入信号链补偿控制器，由信号链补偿控制器进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量；其中时域均衡器实现了信号的时域补偿，包括非线性补偿和线形补偿，滤波器实现了频域均衡和相位调整。

作为本发明进一步的方案：所述的校准信号经过模拟前端后分别送入4片ADC，转换为4路数字信号后送入时域均衡器和滤波器。

作为本发明进一步的方案：所述多通道数据采集及处理器的协议及串行码型触发为调试串行构架，使用硬件时钟恢复电路对NRZ串行数据流进行串行码型触发，并将物理层和链路层中的事件关联。

作为本发明进一步的方案：所述宽带模拟前置通道采取了微波薄膜电路、射频继电器、EDA设计、信号链补偿模块。

作为本发明进一步的方案：所述数字荧光成像模块采用数字荧光波形成像引擎和高速成像算法；数字荧光波形成像引擎的工作方式是通过对物理示波管的数字化模拟实现高性能的波形成像技术；数字扫描器产生扫描信号经过数字光栅的控制在数字荧光体上成像，其成像位置受进入数字光栅的数字化波形信号流而偏转；而数字荧光体的特性类似于化学荧光粉，被“激发”时会增加“亮度”，其余时间“亮度”会逐渐衰减；所不同的是，其激发过程和余辉过程都是完全可编程决定的；在数字荧光波形成像引擎中，数字荧光体由高速半导体存储器实现，其写入时钟频率为533M字/s。

作为本发明进一步的方案：所述数据存储模块采用数据压缩方法，存储的波形经过数字荧光波形成像引擎成像及数据处理后，形成了512×1024×9位的图像；采用高速串行接口；系统采用星形拓扑结构，每个通道采用点对点的数据链路连接至数据交换模块；每个链路采用两对差分传输线实现全双工传输；在数据通过PCI总线传输至主控计算机的同时，主控计算机即将数据写入硬盘。

作为本发明再进一步的方案：所述波形的帧传输速率定为60fps；所述硬盘为PC用硬盘驱动器；这里使用500GB的2.5英寸硬盘驱动器。

作为本发明进一步的方案：所述电源模块包括依次连接的开关电源、DC-DC变换器和模块电源。

与现有技术相比，本发明的有益效果是：

1、运用时钟恢复、解码、抖动提取、眼图成像、串行信号软件触发算法等技术，突破协议解码、码型触发等关键技术，实现本专利高速串行信号分析系统功能，使我们成为全球第四家能够独立研发和生产该类仪器设备的公司，也使得我国成为除美国外唯一具有此类技术的国家。

2、采用多片低速ADC并行分相采集，对采样输出进行时间交织处理，使得整个采集系统的等效采样率为多片低速采样率之和，解决单片ADC 采样速率达不到要求的难题，从而以低成本实现20GSa/s高采样率，为目前国内最高水平的4倍，并突破国外对中国高速ADC的禁运限制；

3、前端模拟通道采用专门设计的分带叠合技术，结合微波薄膜电路、射频继电器、EDA设计、信号链补偿技术，解决前端模拟通道带宽很难提高的难题，将本专利的模拟带宽扩展到2.5GHz，为目前国内最高水平的2.5倍，达到国内领先水平；

4、独特的数据采集、图像处理和显示并行工作的体系结构，配合先进的专用硬件设计可获得高性能的数字信号处理，突破先进数字荧光波形成像这一关键技术，实现高达50万帧/秒的波形更新速率，超过当今国际先进水平；

5、运用数据压缩技术及算法，突破实时超长存储深度技术，达到本系统的存储深度指标（2GB/CH），超过国外TEK公司和Agilent公司等行业巨头。

附图说明

图1为超高速数字荧光串行信号分析仪的原理结构框图；

图2为串行信号分析模块硬件原理结构框图；

图3为串行信号分析模块软件过程图；

图4为信号链补偿原理图；

图5为数字荧光成像模块的原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例中，一种超高速数字荧光串行信号分析仪，包括宽带模拟前置通道（即模拟前端）、多通道数据采集及处理器、串行信号分析模块、主控计算机、操作系统及软件体系、显示及用户交互模块以及电源模块；所述主控计算机在操作系统及软件体系监控下实现信号、波形数据的显示及用户交互；

所述串行信号分析模块的硬件包括时域均衡器、CDR（ Clock and Data Recovery,时钟提取与恢复器 ）、DEMUX（多路分配器）、FPGA（现场可编程门阵列），输入信号首先送入宽带模拟前置通道，进行合适的放大或衰减，而后送入多通道数据采集及处理器的ADC（Analog-to-Digital Converter的缩写，指模/数转换器），同时送入串行信号分析模块的时域均衡器进行均衡，以在信号质量较差的情况下提高时钟恢复的成功率；经均衡后的信号送入CDR（Clock and Data Recovery, 指时钟与数据恢复器）进行时钟提取；再进入DEMUX进行分相送入FPGA，在FPGA内进行8b/10b解码以及码型匹配，从而生成触发信号实现码型触发；所述串行信号分析模块的软件过程包括眼图生成、抖动分析、抖动定时分析、协议解码以及模板比较；所述多通道数据采集及处理器还包括依次双向连接的采样模块、数据交换与管理模块、波形数据测量与分析系统、数据存储模块、数字荧光成像模块；所述数字荧光成像模块还与数据交换与管理模块双向连接。

本发明原始创新点及拟攻克的关键技术如下：

1、所述串行信号分析模块运用时钟恢复、解码、抖动提取、眼图成像、串行信号软件触发算法等技术，突破协议解码、码型触发等关键技术，实现本项目高速串行信号分析系统功能，使我国成为第二个拥有此类技术的国。

抖动、定时和眼图分析通过获得并分析待测信号的眼图，可以提取出高速串行信号的很多信息，如时钟抖动、定时误差、噪声、信噪比等。该分析可以最直观的反映高速串行信号的信号质量。

协议及串行码型触发为调试串行构架，可以使用硬件时钟恢复电路对NRZ串行数据流进行串行码型触发，并将物理层和链路层中的事件关联。仪器可以恢复时钟信号，识别跳变，为要捕获的串行码型触发设置所需的编码字。用户可以查看解码成字的8b/10b 位序列，方便地进行分析，也可以将需要解码的字段设置为串行码型触发中的码型来捕获它。

模板测试用于长期验证信号质量，属于眼图测试的一种应用。当信号眼图不符合模板标准时，仪器会将该信号记录，并告知用户。

所述串行信号分析模块实现高速串行信号分析是一个软硬件协同工作的过程。

如图2所示，所述串行信号分析模块的硬件包括时域均衡器、CDR（ Clock and Data Recovery,时钟提取与恢复器 ）、DEMUX（多路分配器）、FPGA（现场可编程门阵列），输入信号首先送入宽带模拟前置通道，进行合适的放大或衰减，而后送入多通道数据采集及处理器的ADC（Analog-to-Digital Converter的缩写，指模/数转换器），同时送入时域均衡器进行均衡，以在信号质量较差的情况下提高时钟恢复的成功率；经均衡后的信号送入CDR进行时钟提取；CDR的本质是一个窄带锁相环，把高速串行信号中的时钟信息提取出来，再用该时钟恢复出数据；此时生成的数据流速度较高，因此进入DEMUX进行分相送入FPGA，在FPGA内进行8b/10b解码以及码型匹配，从而生成触发信号实现码型触发。

如图3所示，所述串行信号分析模块的软件过程包括眼图生成、抖动分析、定时分析、协议解码以及模板比较。虽然先进数字荧光成像处理器也可生成实时眼图，但该眼图较适合观测，提取信息则精度较差。因此，进行详细的高速串行信号分析时可使用软件方法完成。本发明具备每通道2Gpts的深存储，因此可以得到精度很高的分析结果。抖动分析和定时分析也在这里完成。而协议解码工作既可以由硬件完成，也可以由软件完成；前者具备极高的速度和完全的实时性，而后者具有协议灵活的特点。

2、所述多通道数据采集及处理器采用多通道并行采样等方法，突破20GSa/s的高速实时采样关键技术，为目前国内最高水平的4倍。

采样速率一直是项目最关键的指标之一，实现高实时采样率也是本项目最大的设计难点。实现高采样率的关键在于模数转换器（ADC）。传统的ADC大多基于CMOS或双极工艺，使得其采样率很难突破3GSa/s。在国内，虽然双极工艺和CMOS工艺已十分成熟，但无法满足高速ADC的需求。而对于射频半导体工艺仅能够被用于射频集成电路中，虽然频率很高但无论是设计能力还是加工能力都无法满足大规模器件如ADC的需求。为此，只能另辟蹊径，采用传统的交替采样的方法用多片ADC实现单通道的高速采样。这时就需要解决ADC的一致性问题。而一致性问题大致可分为两类：直流不一致性和交流不一致性。除此以外，相位抖动、相位误差也将严重影响采样系统的性能。这里我们使用另外一种方法来解决这些问题，即基于数字信号处理及数字预失真的信号链补偿模块。

如图4所示，所述基于数字信号处理及数字预失真的信号链补偿模块，是由参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成的一个闭环回路；参考信号源可以产生如直流、扫频正弦波等多种校准信号；校准信号经过模拟前端后分别送入4片ADC，转换为4路数字信号后送入时域均衡器和滤波器，经信号链补偿后的参考信号送入信号链补偿控制器，由后者进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量；其中时域均衡器实现了信号的时域补偿，包括非线性补偿和线形补偿，滤波器实现了频域均衡和相位调整。经信号链补偿模块补偿后的系统能够将包括模拟前端、ADC在内的整个信号链的确定性误差，包括幅度不一致、非线性、相位误差等，消除至最小，从而实现数字预失真补偿信号链的功能，同时可以补偿模拟前端的幅度和相位不平坦性，进一步的提高输入带宽。

3、采用独特带宽模拟前端技术，解决模拟通道带宽2.5GHz的技术难题，为国内最高水平的2.5倍；

所述宽带模拟前置通道采取了微波薄膜电路、射频继电器、EDA设计、信号链补偿模块：

（1）宽带模拟前置通道的核心部分将采用微波薄膜电路实现。相对于传统的PCB工艺，微波薄膜电路的特点有：有助于降低相速、减小模拟前端的体积，大大减少模拟前端各个级之间的串扰；可以实现极好的加工精度；可以采用金作为导电层；可以在薄膜电路上沉积微波电阻，可以获得比PCB焊接电阻高得多的高频特性；可以在薄膜电路上直接绑定裸片，消除因封装而造成的特性改变；

（2）通过选用性能更加优良的射频继电器进行高阻、低阻的切换和衰减，可以解决传统模拟开关频带特性不好的缺点；

（3）新版ADS软件则增加了采用不同工艺的电路的联合仿真功能，这对于本项目采用多种工艺实现的模拟前端电路能够大大提高性能分析的可信度；

（4）信号链补偿模块可以显著改善模拟前端的幅度和相位平坦度，并由于高速信号处理技术的运用，信号链补偿模块不会对本专利的实时性造成影响。

4、所述多通道数据采集及处理器采用先进数字荧光波形成像引擎和算法，突破超高速数字荧光波形成像关键技术，波形更新速率达50万帧/秒，超过目前国际最高水平。

我们先后成功地研制出多套采用不同算法的波形成像引擎，并确定了两个不同的实现侧重点：

（1）高速成像算法：该算法的特点是具有极高的成像速度，可达10～50万帧/秒/通道；

（2）高分辨成像算法：该算法具有极高的成像分辨率和成像亮度等级，成像分辨率可达4096×4096，而亮度等级可达65536级，因此适合显示极细腻且层次感极强的图像，适用于实时雷达显示、实时时频域分析等应用，其缺点是成像速度较低，但也可达3～5万帧/秒/通道。

我们这里采用了高速成像算法，该算法利用了高速存储器和高速逻辑运算单元实现了传统示波管的算法模拟。这里对该算法进行了大幅度改进，能够在不降低刷新率的前提下将分辨率提升至512×1024，亮度等级提升至512级，极大地提高了波形成像效果。

如图5所示，数字荧光成像模块是对模拟示波器的数字化模拟，其原理与模拟示波器十分类似。

物理示波管通常包括荧光屏、偏转系统和电子枪三部分。电子枪的阴极产生电子，被阳极加速后形成电子束。而电子束受到X和Y两对偏转板的静电偏转，轰击到荧光屏上产生和偏转板电压变化对应轨迹的运动光斑。由于人眼的视觉暂留特性以及化学荧光粉的磷光特性（激发-余辉），结合扫描电路的作用，波形将直接显示在荧光屏上。

先进数字荧光波形成像引擎的工作方式与此类似，其本质是通过对物理示波管的数字化模拟实现高性能的波形成像技术。数字扫描器产生扫描信号经过数字光栅的控制在数字荧光体上成像，其成像位置受进入数字光栅的数字化波形信号流而偏转。而数字荧光体的特性类似于化学荧光粉，被“激发”时会增加“亮度”，其余时间“亮度”会逐渐衰减。所不同的是，其激发过程和余辉过程都是完全可编程决定的。在先进数字荧光波形成像引擎中，数字荧光体由高速半导体存储器实现，其写入时钟频率为533M字/s。由于数字荧光体宽度为1024点，因此可得，理想情况下的波形成像速率：即52万帧/秒。

5、采用数据压缩等技术方法，突破海量数据实时存储及存储管理关键技术，存储容量达2Gpts/CH，超过目前国际最高水平。

存储的波形经过先进数字荧光波形成像引擎成像及数据处理后，形成了512×1024×9位的图像。为实现较好的人机交互性，波形的帧传输速率定为60fps，由此可算出传输每个通道的波形所需的数据率。

这里采用了广泛应用于通信行业的高速串行接口。为提高传输速率，系统采用星形拓扑结构，每个通道采用点对点的数据链路连接至数据交换模块。每个链路采用两对差分传输线实现全双工传输。在数据通过PCI总线传输至主控计算机的同时，主控计算机可将数据写入硬盘。硬盘的写入速度受到转速和组织形式的限制，通常在40～80MB/s之间。受到该速度和PCI总线占用影响，实际速率会低于理论速率。

本仪器使用的硬盘为普通PC用硬盘驱动器。为减小体积和重量，这里使用500GB的2.5英寸硬盘驱动器。安装完操作系统和应用程序后，硬盘将剩余约450GB的空间，可以存储大量波形数据。由于主控计算机具有硬盘接口，因此只需将硬盘直接连接在主控计算机上即可。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。 

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种超高速数字荧光串行信号分析仪，包括宽带模拟前置通道、多通道数据采集及处理器、串行信号分析模块、主控计算机、操作系统及软件体系、显示及用户交互模块以及电源模块；所述主控计算机在操作系统及软件体系监控下实现信号、波形数据的显示及用户交互；其特征在于：所述串行信号分析模块的硬件包括时域均衡器、CDR、DEMUX、FPGA，输入信号首先送入宽带模拟前置通道，进行放大或衰减，而后送入多通道数据采集及处理器的ADC，同时送入串行信号分析模块的时域均衡器进行均衡；经均衡后的信号送入CDR进行时钟提取；再进入DEMUX进行分相送入FPGA，在FPGA内进行8b/10b解码以及码型匹配，从而生成触发信号实现码型触发；所述串行信号分析模块的软件过程包括眼图生成、抖动分析、抖动定时分析、协议解码以及模板比较；所述多通道数据采集及处理器还包括依次双向连接的采样模块、数据交换与管理模块、波形数据测量与分析系统、数据存储模块、数字荧光成像模块；所述数字荧光成像模块还与数据交换与管理模块双向连接；所述多通道数据采集及处理器采用基于数字信号处理及数字预失真的信号链补偿模块；信号链补偿模块是由参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成的一个闭环回路；参考信号源产生校准信号；校准信号经过模拟前端后分别送入多片ADC，转换为多路数字信号后送入时域均衡器和滤波器，经信号链补偿模块补偿后的参考信号送入信号链补偿控制器，由信号链补偿控制器进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量；其中时域均衡器实现了信号的时域补偿，包括非线性补偿和线形补偿，滤波器实现了频域均衡和相位调整。

2.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述的校准信号经过模拟前端后分别送入4片ADC，转换为4路数字信号后送入时域均衡器和滤波器。

3.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述多通道数据采集及处理器的协议及串行码型触发为调试串行构架，使用硬件时钟恢复电路对NRZ串行数据流进行串行码型触发，并将物理层和链路层中的事件关联。

4.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述宽带模拟前置通道采取了微波薄膜电路、射频继电器、EDA设计、信号链补偿模块。

5.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述数字荧光成像模块采用数字荧光波形成像引擎和高速成像算法；数字荧光波形成像引擎的工作方式是通过对物理示波管的数字化模拟实现高性能的波形成像技术；数字扫描器产生扫描信号经过数字光栅的控制在数字荧光体上成像，其成像位置受进入数字光栅的数字化波形信号流而偏转；而数字荧光体的特性类似于化学荧光粉，被“激发”时会增加“亮度”，其余时间“亮度”会逐渐衰减；所不同的是，其激发过程和余辉过程都是完全可编程决定的；在数字荧光波形成像引擎中，数字荧光体由高速半导体存储器实现，其写入时钟频率为533M字/s。

6.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述数据存储模块采用数据压缩方法，存储的波形经过数字荧光波形成像引擎成像及数据处理后，形成了512×1024×9位的图像；采用高速串行接口；系统采用星形拓扑结构，每个通道采用点对点的数据链路连接至数据交换模块；每个链路采用两对差分传输线实现全双工传输；在数据通过PCI总线传输至主控计算机的同时，主控计算机即将数据写入硬盘。

7.根据权利要求6所述的超高速数字荧光串行信号分析仪，其特征在于：波形的帧传输速率定为60fps。

8.根据权利要求6所述的超高速数字荧光串行信号分析仪，其特征在于：所述硬盘为PC用硬盘驱动器；这里使用500GB的2.5英寸硬盘驱动器。

9.根据权利要求1所述的超高速数字荧光串行信号分析仪，其特征在于：所述电源模块包括依次连接的开关电源、DC-DC变换器和模块电源。

Images