CN104157947A - V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构 - Google Patents

Abstract

本发明涉及一种V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板1，1张带状PCB双面板2和1张下带状PCB单面板3，从上至下依次通过安装定位孔h1、h2和h3，并经铆钉4紧密衔接，相结合构成一个叠层式模块化结构整体；其中带状PCB双面板2包括上、下蛇形带状印制线，它们的耦合部分弯曲处采用圆滑的圆弧过渡；上带状PCB单面板1和下带状PCB单面板3，尺寸完全相同，敷铜镀银面11和31为接地面且均朝外放置；采用这种带状三维版图拓扑架构，制作出的V波段大功率宽带3dB正交耦合器，具有体积小、驻波性能良好、插入损耗低、隔离度高、可承受大功率等特点。

Description

V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构

技术领域

本发明涉及一种耦合器架构，特别是一种高性能V波段大功率宽带3dB正交耦合器带状三维版图的拓扑架构。

背景技术

随着电子信息行业的迅速发展，各种电子产品对相关电子器件、组件及模块的性能要求不断提高。比如，对于工作在V波段的电子设备之间，首先存在共址干扰问题，要解决这个问题，多数场合会采用具备低插入损耗、高隔离度等特点的高性能宽带3dB定向耦合器。

定向耦合器是一种可以将信号功率按照一定比例进行分配的电子器件。经功率分配后的信号，其相位也满足一定的关系，如正交耦合器直通端和耦合端信号的相位正交。其中3dB正交耦合器可将信号功率一分为二，且两路信号功率值为分路之前的一半；直通端和耦合端信号的相位正交。  

随着带状线定向耦合器越来越多应用到各种射频、微波电路及系统中，采用不同的耦合方案、耦合结构、布线方式及带线尺寸，可制成各种性能的3dB定向耦合器。目前国内一些微波器件的主流设计厂商如成都泰格等已研发设计出V波段超宽带3dB正交耦合器且已市场化，但这些耦合器还是无法满足一些对低插入损耗、高隔离度、可承受大功率等性能要求严苛的场合的需要，这是业内人士亟待解决的问题。

发明内容

本发明的目的在于解决上述已有技术的不足，提供一种设计合理、性能可靠的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构。

为了达到上述目的，本发明所采用的技术方案是：

V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板1，1张带状PCB双面板2和1张下带状PCB单面板3，从上至下依次通过安装定位孔h1、h2和h3，并经铆钉4紧密衔接，相结合构成一个叠层式模块化结构整体，其中：

所述带状PCB双面板2，其上、下两面分别设置有上蛇形带状印制线21和下蛇形带状印制线23，采用蛇形带状印制线，用以缩小器件整体尺寸。

所述上蛇形带状印制线21和下蛇形带状印制线23，它们的耦合部分弯曲处采用圆滑的圆弧过渡，且圆弧的半径大于1.5倍该处带线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能。

所述上蛇形带状印制线21和下蛇形带状印制线23，它们的蛇形带状印制线弯曲次数应尽可能少，用以减小阻抗不连续性，提高耦合器的整体性能。

所述上蛇形带状印制线21，又包括有耦合线212、非耦合线211、非耦合线213；非耦合线211，引出用作耦合器整体的输入端口，非耦合线213，引出用作耦合器整体的直通端口。

所述下蛇形带状印制线23，又包括有耦合线232、非耦合线231、非耦合线233；非耦合线231，引出用作耦合器整体的耦合端口，非耦合线233，引出用作耦合器整体的隔离端口。

所述上带状PCB单面板1和下带状PCB单面板3，尺寸均完全相同，且朝外一面为敷铜镀银层；朝内一面为介质基板，分别对应与带状PCB双面板2中的上蛇形带状印制线21和下蛇形带状印制线23相衔接。

所述上带状PCB单面板1和下带状PCB单面板3的敷铜镀银层为接地面，通过在定位孔h1、h2、h3中安装铆钉4实现共地。

本发明的显著效果：

三维尺寸较小，驻波性能良好，插入损耗小，隔离度高，可承受300W的大功率，在相应带宽内的驻波、插入损耗、隔离度、直通端口与耦合端口相位差等性能参数比业已商业化的耦合器都有较好的提升，可同时满足对相关参数要求较高场合的需要。

附图说明：

图1是本发明整体架构示意图；

图2是本发明带状PCB双面板2的结构分解示意图；   

图3是本发明用做功率合成时插入损耗及输入驻波性能的测试结果图；

图4是本发明直通和耦合端接匹配负载时隔离度及输入驻波性能的测试结果图；

图中符号说明：

1是上带状PCB单面板；

2是带状PCB双面板；

3是下带状PCB单面板；

4是安装铆钉；

11是上带状PCB单面板1的敷铜镀银层；

12是上带状PCB单面板1的介质基板；

21是带状PCB双面板2的上蛇形带状印制线；

22是带状PCB双面板2的介质基板；

23是带状PCB双面板2的下蛇形带状印制线；

211是上蛇形带状印制线21的非耦合线；

212是上蛇形带状印制线21的耦合线；

213是上蛇形带状印制线21的非耦合线；

231是下蛇形带状印制线23的非耦合线；

232是下蛇形带状印制线23的耦合线；

233是下蛇形带状印制线23的非耦合线；

31是下带状PCB单面板3的敷铜镀银层；

32是下带状PCB单面板3的介质基板；

h1是上带状PCB单面板1的安装定位孔；

h2是带状PCB双面板2的安装定位孔；

h3是下带状PCB单面板3的安装定位孔。

具体实施方式

请参阅图1至图4所示，为本发明具体实施例。

结合附图1至附图2可以看出：

本发明包括有1张上带状PCB单面板1，1张带状PCB双面板2和1张下带状PCB单面板3，从上至下依次通过安装定位孔h1、h2和h3，并经铆钉4紧密衔接，相结合构成一个叠层式模块化结构整体，其中：

所述带状PCB双面板2，其上、下两面分别设置有上蛇形带状印制线21和下蛇形带状印制线23，采用蛇形带状印制线，用以缩小器件整体尺寸。

所述上蛇形带状印制线21和下蛇形带状印制线23，它们的耦合部分弯曲处采用圆滑的圆弧过渡，且圆弧的半径大于1.5倍该处带线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能；本实例上蛇形带状印制线21和下蛇形带状印制线23，它们的耦合部分弯曲处圆弧的半径取2倍该处带线的线宽。

所述上蛇形带状印制线21和下蛇形带状印制线23，它们的蛇形带状印制线弯曲次数应尽可能少，用以减小阻抗不连续性，提高耦合器的整体性能；本实例上蛇形带状印制线21和下蛇形带状印制线23的耦合部分共有12个弯曲处。

所述上蛇形带状印制线21，又包括有耦合线212、非耦合线211、非耦合线213；非耦合线211，引出用作耦合器整体的输入端口，非耦合线213，引出用作耦合器整体的直通端口。

所述下蛇形带状印制线23，又包括有耦合线232、非耦合线231、非耦合线233；非耦合线231，引出用作耦合器整体的耦合端口，非耦合线233，引出用作耦合器整体的隔离端口。

所述上带状PCB单面板1和下带状PCB单面板3，尺寸均完全相同，且朝外一面为敷铜镀银层；朝内一面为介质基板，分别对应与带状PCB双面板2中的上蛇形带状印制线21和下蛇形带状印制线23相衔接。

所述上带状PCB单面板1和下带状PCB单面板3的敷铜镀银层为接地面，通过在定位孔h1、h2、h3中安装铆钉4实现共地。

从图3还可以看出：

本发明实施例用做功率合成时插入损耗及输入驻波性能的测试结果，其中插入损耗的性能是通过把直通端口和耦合端口分别接地，再对输入和隔离端口进行测量得到的S21取绝对值的一半，即得到单个耦合器的插入损耗；如图中所示|S21|小于0.5dB，故单个耦合器插入损损小于0.25dB；另外，耦合器的驻波性能|S11|大于15dB，由此可见，在同样的三维尺寸下，性能较业已商业化的V波段宽带3dB正交耦合器有较好的优化提升（业以商业化的国产V波段大功率宽带3dB正交耦合器插入损耗为0.6dB左右，无法满足某些场合的需求）。

从图4还可以看出：

本发明实施例直通和耦合端接匹配负载时隔离度及输入驻波性能的测试结果，其中耦合器的回波损耗整个频段内大于20dB；隔离度全段均大于20dB。

值得说明的是：

所述上蛇形带状印制线21和下蛇形带状印制线23的线宽、厚度、耦合间距、对地的距离以及基板材料这些参数要选取合适，否则无法满足器件承受大功率的要求。

本发明实施例中带状PCB双面板2的型号为微波复合介质敷铜箔基片TP-2，上带状PCB单面板1、下带状PCB单面板3的型号均为微波复合介质敷铜箔基片TP-1。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所揭示的前提上，还可以做出若干改进和润饰，这些修改、等同替换和改进等，均应包含在本发明的保护范围内。

Claims (7)

1.一种V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板（1），1张带状PCB双面板（2）和1张下带状PCB单面板（3），从上至下依次通过安装定位孔h1、h2和h3，并经铆钉（4）紧密衔接，相结合构成一个叠层式模块化结构整体，其特征是：

所述带状PCB双面板（2），其上、下两面分别设置有上蛇形带状印制线（21）和下蛇形带状印制线（23），采用蛇形带状印制线，用以缩小器件整体尺寸。

2.如权利要求1所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述上蛇形带状印制线（21）和下蛇形带状印制线（23），它们的耦合部分弯曲处采用圆滑的圆弧过渡，且圆弧的半径大于1.5倍该处带线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能。

3.如权利要求1所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述上蛇形带状印制线（21）和下蛇形带状印制线（23），它们的蛇形带状印制线弯曲次数应尽可能少，用以减小阻抗不连续性，提高耦合器的整体性能。

4.如权利要求1所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述上蛇形带状印制线（21），又包括有耦合线（212）、非耦合线（211）、非耦合线（213）；非耦合线（211），引出用作耦合器整体的输入端口，非耦合线（213），引出用作耦合器整体的直通端口。

5.如权利要求1所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述下蛇形带状印制线（23），又包括有耦合线（232）、非耦合线（231）、非耦合线（233）；非耦合线（231），引出用作耦合器整体的耦合端口，非耦合线（233），引出用作耦合器整体的隔离端口。

6.如权利要求1所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述上带状PCB单面板（1）和下带状PCB单面板（3），尺寸均完全相同，且朝外一面为敷铜镀银层；朝内一面为介质基板，分别对应与带状PCB双面板（2）中的上蛇形带状印制线（21）和下蛇形带状印制线（23）相衔接。

7.如权利要求6所述的V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构，其特征是：

所述上带状PCB单面板（1）和下带状PCB单面板（3）的敷铜镀银层为接地面，通过在定位孔h1、h2、h3中安装铆钉（4）实现共地。