CN105226366A - 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 - Google Patents
一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 Download PDFInfo
- Publication number
- CN105226366A CN105226366A CN201510650329.7A CN201510650329A CN105226366A CN 105226366 A CN105226366 A CN 105226366A CN 201510650329 A CN201510650329 A CN 201510650329A CN 105226366 A CN105226366 A CN 105226366A
- Authority
- CN
- China
- Prior art keywords
- banded
- chip
- track
- snakelike
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Aerials (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板(1)和1张下带状PCB双面板(2)，从上至下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉(3)紧密衔接，相结合构成一个叠层式模块化结构整体，其中：下带状PCB双面板(2)，下面设置有敷铜镀银层(27)，上面设置有上蛇形带状印制线(21)、上蛇形带状印制线(22)、上蛇形带状印制线(23)、衰减补偿电路(24)、衰减补偿电路(25)和敷铜层(26)；上带状PCB单面板(1)，朝上一面为敷铜镀银层(11)，朝下一面为介质基板(12)；制作出的U/V波段大功率宽带双定向耦合器，具有体积小、驻波性能良好、插入损耗低、可承受大功率等特点。
Description
技术领域
本发明涉及一种双定向耦合器架构，特别是一种高性能U/V波段大功率宽带双定向耦合器带状三维版图的拓扑架构。
背景技术
定向耦合器是一种可以将信号功率按照一定比例进行分配的电子器件。经功率分配后的信号，其相位也满足一定的关系。耦合器在所有四个端口均匹配于特性阻抗，这使得它可以方便地被嵌入到其它电路或子系统之中。
随着大功率电子通信系统复杂度和集成度的不断提高，具有采样输入输出电压驻波比的模块成为整个系统的关键组成部分。比如，对于工作在U/V波段的大功率电台，在天线口需要及时监测反射功率，以防止强反射功率损坏整机；要解决这个问题，多数场合会采用具备低插入损耗的高性能大功率宽带双定向耦合器，在天线口接收和发射功率时，均可对电压驻波比进行取样检测。
通过采用不同的耦合介质、耦合结构、布线方式及带线尺寸，可制成各种性能的定向耦合器。目前国内对于U/V频段的具备小尺寸、低插入损耗、高耦合平整度、耐大功率等性能的双定向耦合器，依旧依赖进口，这是业内人士亟待解决的问题。
发明内容
本发明的目的在于解决上述已有技术的不足，提供设计合理、性能可靠的一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构。
为了达到上述目的，本发明所采用的技术方案是：
一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板1和1张下带状PCB双面板2，从上至下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉3紧密衔接，相结合构成一个叠层式模块化结构整体，其中：
所述下带状PCB双面板2，上面又分别设置有上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25和敷铜层26，用以使正向耦合端口和反向耦合端口输出波动较小的射频功率；所述下带状PCB双面板2，下面设置有敷铜镀银层27，用以射频接地。
所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的耦合部分弯曲处设置为圆弧过渡，且圆弧的半径大于1.5倍弯曲处带状印制线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能。
所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的蛇形带状印制线弯曲次数为6处，用以减小阻抗不连续性，提高耦合器的整体性能。
所述上蛇形带状印制线21，又包括有非耦合线211、耦合线212和非耦合线213；非耦合线211，引出用作耦合器整体的输入端口；非耦合线213，引出用作耦合器整体的直通端口；耦合线212，用以与带状印制线22的耦合线222、带状印制线23的耦合线232相耦合。
所述上蛇形带状印制线22，又包括有非耦合线221、耦合线222和非耦合线223；非耦合线221，连接至50欧姆贴片电阻R7接敷铜层26；非耦合线223，连接至衰减补偿电路24，引出用作耦合器整体的反向耦合端口；耦合线222，用以与带状印制线21的耦合线212相耦合。
所述上蛇形带状印制线23，又包括有非耦合线231、耦合线232和非耦合线233；非耦合线231，连接至衰减补偿电路25，引出用作耦合器整体的正向耦合端口；非耦合线233，连接至50欧姆贴片电阻R8接敷铜层26；耦合线232，用以与带状印制线21的耦合线212相耦合。
所述衰减补偿电路24，又包括有贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1，为T型电路结构；贴片电阻R1、贴片电阻R2同时与贴片电阻R3、贴片电容C1相交于C点；贴片电阻R1的A端，连接至非耦合线223；贴片电阻R2的B端，引出用作耦合器整体的反向耦合端口；贴片电阻R3、贴片电容C1，并联接敷铜层26，用以射频接地。
所述衰减补偿电路25，又包括有贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2，为T型电路结构；贴片电阻R4、贴片电阻R5同时与贴片电阻R6、贴片电容C2相交于C点；贴片电阻R4的A端，连接至非耦合线231；贴片电阻R5的B端，引出用作耦合器整体的正向耦合端口；贴片电阻R6、贴片电容C2，并联接敷铜层26，用以射频接地。
所述敷铜层26，又包括有地孔h3；通过地孔h3，使敷铜层26与衰减补偿电路24、衰减补偿电路25和下带状PCB双面板2的敷铜镀银层27射频共地，用以减小接地阻抗。
所述上带状PCB单面板1，朝上一面设置为敷铜镀银层11；朝下一面为介质基板12，且介质基板12与下带状PCB双面板2中的上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25和敷铜层26相衔接，用以构成一个叠层式模块化结构整体；所述上带状PCB单面板1，上面又设置有开窗W1、开窗W2、开窗W3和开窗W4；开窗W1用以为贴片电阻R7提供安装空间，开窗W2用以为衰减补偿电路25的贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2提供安装空间，开窗W3用以为贴片电阻R8提供安装空间，开窗W4用以为衰减补偿电路24的贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1提供安装空间。
所述上带状PCB单面板1的敷铜镀银层11和下带状PCB双面板2的敷铜镀银层27用以射频接地，通过在安装定位孔h1、安装定位孔h2中安装铆钉3实现射频共地，用以减小接地阻抗。
本发明的显著效果：
三维尺寸较小，驻波性能良好，插入损耗小，可承受200W的大功率，可以满足U/V波段大功率电台，对低插入损耗的大功率宽带双定向耦合器的需求，即在天线口接收和发射功率时，均可对驻波进行取样检测，以防止强反射功率损坏整机。
附图说明：
图1是本发明整体架构示意图；
图2为本发明衰减补偿电路24的电原理图；
图3为本发明衰减补偿电路25的电原理图；
图4是本发明插入损耗及驻波性能的测试结果图；
图5是本发明正向耦合端口耦合度的测试结果图；
图6是本发明反向耦合端口耦合度的测试结果图；
图中符号说明：
1是上带状PCB单面板；
2是下带状PCB双面板；
3是安装铆钉；
11是上带状PCB单面板1的敷铜镀银层；
12是上带状PCB单面板1的介质基板；
21是下带状PCB双面板2的上蛇形带状印制线；
22是下带状PCB双面板2的上蛇形带状印制线；
23是下带状PCB双面板2的上蛇形带状印制线；
24是下带状PCB双面板2的衰减补偿电路；
25是下带状PCB双面板2的衰减补偿电路；
26是下带状PCB双面板2的敷铜层；
27是下带状PCB双面板2的敷铜镀银层；
211是上蛇形带状印制线21的非耦合线；
212是上蛇形带状印制线21的耦合线；
213是上蛇形带状印制线21的非耦合线；
221是上蛇形带状印制线22的非耦合线；
222是上蛇形带状印制线22的耦合线；
223是上蛇形带状印制线22的非耦合线；
231是上蛇形带状印制线23的非耦合线；
232是上蛇形带状印制线23的耦合线；
233是上蛇形带状印制线23的非耦合线；
h1是上带状PCB单面板1的安装定位孔；
h2是下带状PCB双面板2的安装定位孔；
h3是敷铜层26的地孔；
W1、W2、W3、W4是上带状PCB单面板1的开窗；
R7、R8是50欧姆贴片电阻；
具体实施方式
请参阅图1至图6所示，为本发明具体实施例。
结合附图1至附图3可以看出：
本发明包括有1张上带状PCB单面板1和1张下带状PCB双面板2，从上至下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉3紧密衔接，相结合构成一个叠层式模块化结构整体，其中：
所述下带状PCB双面板2，上面又分别设置有上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25和敷铜层26，用以使正向耦合端口和反向耦合端口输出波动较小的射频功率；所述下带状PCB双面板2，下面设置有敷铜镀银层27，用以射频接地；采用蛇形带状印制线，用以缩小器件整体尺寸。
所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的耦合部分弯曲处设置为圆弧过渡，且圆弧的半径大于1.5倍弯曲处带状印制线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能；本实例上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的耦合部分弯曲处圆弧的半径取2倍弯曲处带状印制线的线宽。
所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的蛇形带状印制线弯曲次数为6处，用以减小阻抗不连续性，提高耦合器的整体性能。
所述上蛇形带状印制线21，又包括有非耦合线211、耦合线212和非耦合线213；非耦合线211，引出用作耦合器整体的输入端口；非耦合线213，引出用作耦合器整体的直通端口；耦合线212，用以与带状印制线22的耦合线222、带状印制线23的耦合线232相耦合。
所述上蛇形带状印制线22，又包括有非耦合线221、耦合线222和非耦合线223；非耦合线221，连接至50欧姆贴片电阻R7接敷铜层26；非耦合线223，连接至衰减补偿电路24，引出用作耦合器整体的反向耦合端口；耦合线222，用以与带状印制线21的耦合线212相耦合。
所述上蛇形带状印制线23，又包括有非耦合线231、耦合线232和非耦合线233；非耦合线231，连接至衰减补偿电路25，引出用作耦合器整体的正向耦合端口；非耦合线233，连接至50欧姆贴片电阻R8接敷铜层26；耦合线232，用以与带状印制线21的耦合线212相耦合。
所述衰减补偿电路24，又包括有贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1，为T型电路结构；贴片电阻R1、贴片电阻R2同时与贴片电阻R3、贴片电容C1相交于C点；贴片电阻R1的A端，连接至非耦合线223；贴片电阻R2的B端，引出用作耦合器整体的反向耦合端口；贴片电阻R3、贴片电容C1，并联接敷铜层26，用以射频接地。
所述衰减补偿电路25，又包括有贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2，为T型电路结构；贴片电阻R4、贴片电阻R5同时与贴片电阻R6、贴片电容C2相交于C点；贴片电阻R4的A端，连接至非耦合线231；贴片电阻R5的B端，引出用作耦合器整体的正向耦合端口；贴片电阻R6、贴片电容C2，并联接敷铜层26，用以射频接地。
所述敷铜层26，又包括有地孔h3；通过地孔h3，使敷铜层26与衰减补偿电路24、衰减补偿电路25和下带状PCB双面板2的敷铜镀银层27射频共地，用以减小接地阻抗。
所述上带状PCB单面板1，朝上一面设置为敷铜镀银层11；朝下一面为介质基板12，且介质基板12与下带状PCB双面板2中的上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25和敷铜层26相衔接，用以构成一个叠层式模块化结构整体；所述上带状PCB单面板1，上面又设置有开窗W1、开窗W2、开窗W3和开窗W4；开窗W1用以为贴片电阻R7提供安装空间，开窗W2用以为衰减补偿电路25的贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2提供安装空间，开窗W3用以为贴片电阻R8提供安装空间，开窗W4用以为衰减补偿电路24的贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1提供安装空间。
所述上带状PCB单面板1的敷铜镀银层11和下带状PCB双面板2的敷铜镀银层27用以射频接地，通过在安装定位孔h1、安装定位孔h2中安装铆钉3实现射频共地，用以减小接地阻抗。
从图4还可以看出：
本发明实施例插入损耗及输入驻波性能的测试结果，如图中所示插入损耗|S21|小于0.3dB；另外，耦合器的驻波性能|S11|大于15dB。
从图5、图6还可以看出：
本发明实施例正向耦合端口及反向耦合端口耦合度的测试结果，其中耦合器正向耦合端口的耦合度整个频段内大于40dB，耦合度波动全段小于3dB；其中耦合器反向耦合端口的耦合度整个频段内大于40dB，耦合度波动全段小于3dB。
由此可见，在保证器件较小尺寸前提下，可以满足大功率电台对低插入损耗的大功率宽带双定向耦合器的需求。
值得说明的是：
所述上蛇形带状印制线21、上蛇形带状印制线22、上蛇形带状印制线23的线宽、耦合间距、对地的距离以及基板材料等参数要选取合适，否则无法满足器件承受大功率的要求；PCB加工工艺的精度和衰减补偿电路中贴片电阻、贴片电容的参数值及性能也决定了器件的性能。
本发明实施例中下带状PCB双面板2的型号为微波复合介质敷铜箔基片TP-2，上带状PCB单面板1的型号均为微波复合介质敷铜箔基片TP-1。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所揭示的前提上，还可以做出若干改进和润饰，这些修改、等同替换和改进等，均应包含在本发明的保护范围内。
Claims (10)
1.一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板(1)和1张下带状PCB双面板(2)，从上至下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉(3)紧密衔接，相结合构成一个叠层式模块化结构整体，其特征是：
a.所述下带状PCB双面板(2)，上面又分别设置有上蛇形带状印制线(21)、上蛇形带状印制线(22)和上蛇形带状印制线(23)及衰减补偿电路(24)、衰减补偿电路(25)和敷铜层(26)，用以使正向耦合端口和反向耦合端口输出波动较小的射频功率；
所述下带状PCB双面板(2)，下面设置有敷铜镀银层(27)，用以射频接地；
b.所述上带状PCB单面板(1)，朝上一面设置为敷铜镀银层(11)；朝下一面为介质基板(12)，且介质基板(12)与下带状PCB双面板(2)中的上蛇形带状印制线(21)、上蛇形带状印制线(22)和上蛇形带状印制线(23)及衰减补偿电路(24)、衰减补偿电路(25)和敷铜层(26)相衔接，用以构成一个叠层式模块化结构整体；
所述上带状PCB单面板(1)，上面又设置有开窗W1、开窗W2、开窗W3和开窗W4；开窗W1用以为贴片电阻R7提供安装空间，开窗W2用以为衰减补偿电路25的贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2提供安装空间，开窗W3用以为贴片电阻R8提供安装空间，开窗W4用以为衰减补偿电路(24)的贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1提供安装空间。
2.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上蛇形带状印制线(21)、上蛇形带状印制线(22)和上蛇形带状印制线(23)的耦合部分弯曲处设置为圆弧过渡，且圆弧的半径大于1.5倍弯曲带状印制线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能。
3.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上蛇形带状印制线(21)、上蛇形带状印制线(22)和上蛇形带状印制线(23)的蛇形带状印制线弯曲次数为6处，用以减小阻抗不连续性，提高耦合器的整体性能。
4.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上蛇形带状印制线(21)，又包括有非耦合线(211)、耦合线(212)和非耦合线(213)；非耦合线(211)，引出用作耦合器整体的输入端口；非耦合线(213)，引出用作耦合器整体的直通端口；耦合线(212)，用以与带状印制线(22)的耦合线(222)、带状印制线(23)的耦合线(232)相耦合。
5.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上蛇形带状印制线(22)，又包括有非耦合线(221)、耦合线(222)和非耦合线(223)；非耦合线(221)，引出连接至50欧姆贴片电阻R7接敷铜层(26)；非耦合线(223)，连接至衰减补偿电路(24)，引出用作耦合器整体的反向耦合端口；耦合线(222)，用以与带状印制线(21)的耦合线(212)相耦合。
6.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上蛇形带状印制线(23)，又包括有非耦合线(231)、耦合线(232)和非耦合线(233)；非耦合线(231)，连接至衰减补偿电路(25)，引出用作耦合器整体的正向耦合端口；非耦合线(233)，连接至50欧姆贴片电阻R8接敷铜层(26)；耦合线(232)，用以与带状印制线(21)的耦合线(212)相耦合。
7.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述衰减补偿电路(24)，又包括有贴片电阻R1、贴片电阻R2、贴片电阻R3和贴片电容C1，为T型电路结构；贴片电阻R1、贴片电阻R2同时与贴片电阻R3、贴片电容C1相交于C点；贴片电阻R1的A端，连接至非耦合线(223)；贴片电阻R2的B端，引出用作耦合器整体的反向耦合端口；贴片电阻R3、贴片电容C1，并联接敷铜层(26)，用以射频接地。
8.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述衰减补偿电路(25)，又包括有贴片电阻R4、贴片电阻R5、贴片电阻R6和贴片电容C2，为T型电路结构；贴片电阻R4、贴片电阻R5同时与贴片电阻R6、贴片电容C2相交于C点；贴片电阻R4的A端，连接至非耦合线(231)；贴片电阻R5的B端，引出用作耦合器整体的正向耦合端口；贴片电阻R6、贴片电容C2，并联接敷铜层(26)，用以射频接地。
9.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述敷铜层(26)，又包括有地孔h3；通过地孔h3，使敷铜层(26)与衰减补偿电路(24)、衰减补偿电路(25)和下带状PCB双面板(2)的敷铜镀银层(27)射频共地，用以减小接地阻抗。
10.如权利要求1所述的U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，其特征是：
所述上带状PCB单面板(1)的敷铜镀银层(11)和下带状PCB双面板(2)的敷铜镀银层(27)用以射频接地，通过在安装定位孔h1、安装定位孔h2中安装铆钉(3)实现射频共地，用以减小接地阻抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510650329.7A CN105226366B (zh) | 2015-10-09 | 2015-10-09 | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510650329.7A CN105226366B (zh) | 2015-10-09 | 2015-10-09 | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226366A true CN105226366A (zh) | 2016-01-06 |
| CN105226366B CN105226366B (zh) | 2018-09-21 |
Family
ID=54995170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510650329.7A Active CN105226366B (zh) | 2015-10-09 | 2015-10-09 | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226366B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574799A (zh) * | 2003-05-30 | 2005-02-02 | 英特尔公司 | 用于数字传输系统的紧凑电磁耦合器 |
| CN201450093U (zh) * | 2009-08-20 | 2010-05-05 | 广州海格通信集团股份有限公司 | 应用于uhf频段的微带耦合线定向耦合器 |
| US20110148544A1 (en) * | 2009-12-18 | 2011-06-23 | Ngk Insulators, Ltd. | Directional coupler |
| CN203166059U (zh) * | 2012-10-18 | 2013-08-28 | 飞利浦(中国)投资有限公司 | 一种定向耦合器 |
| CN103887586A (zh) * | 2014-02-21 | 2014-06-25 | 中国人民解放军总参谋部第六十三研究所 | 一种微带线定向耦合器 |
| CN104157947A (zh) * | 2014-08-06 | 2014-11-19 | 武汉中元通信股份有限公司 | V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构 |
| CN205069835U (zh) * | 2015-10-09 | 2016-03-02 | 武汉中元通信股份有限公司 | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 |
-
2015
- 2015-10-09 CN CN201510650329.7A patent/CN105226366B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574799A (zh) * | 2003-05-30 | 2005-02-02 | 英特尔公司 | 用于数字传输系统的紧凑电磁耦合器 |
| CN201450093U (zh) * | 2009-08-20 | 2010-05-05 | 广州海格通信集团股份有限公司 | 应用于uhf频段的微带耦合线定向耦合器 |
| US20110148544A1 (en) * | 2009-12-18 | 2011-06-23 | Ngk Insulators, Ltd. | Directional coupler |
| CN203166059U (zh) * | 2012-10-18 | 2013-08-28 | 飞利浦(中国)投资有限公司 | 一种定向耦合器 |
| CN103887586A (zh) * | 2014-02-21 | 2014-06-25 | 中国人民解放军总参谋部第六十三研究所 | 一种微带线定向耦合器 |
| CN104157947A (zh) * | 2014-08-06 | 2014-11-19 | 武汉中元通信股份有限公司 | V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构 |
| CN205069835U (zh) * | 2015-10-09 | 2016-03-02 | 武汉中元通信股份有限公司 | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226366B (zh) | 2018-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101533939B (zh) | 协同设计的双频带天线-滤波器装置 | |
| CN103430457B (zh) | 高频模块 | |
| CN102948008B (zh) | 用于定向耦合器的夹层结构 | |
| CN104579221A (zh) | 高频电路模块 | |
| WO2018094994A1 (zh) | 电调天线馈电装置及方法 | |
| CN102484312A (zh) | 天线模块 | |
| CN108476587B (zh) | 柔性电路板 | |
| CN108123196B (zh) | 基于竖直双面平行带线的宽带滤波集成立体巴伦 | |
| CN103945023A (zh) | 层叠基板模块 | |
| CN101309547A (zh) | 印刷电路板 | |
| CN206076497U (zh) | 同极化微带双工天线阵列 | |
| CN105430890A (zh) | 印刷电路板和移动终端 | |
| US9408306B2 (en) | Antenna array feeding structure having circuit boards connected by at least one solderable pin | |
| CN203340416U (zh) | 一种印制电路板以及终端 | |
| CN102545942A (zh) | 无线通信装置 | |
| CN109638401A (zh) | 一种宽带不等分的威尔金森功率分配器 | |
| CN205069835U (zh) | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 | |
| CN101931856B (zh) | 信号传输装置 | |
| CN103259070B (zh) | 一种降低损耗的传输线 | |
| CN106099299B (zh) | 一种小型化高隔离度的微波双频功分器 | |
| CN205082056U (zh) | 高频线路及普通线路一体型子板 | |
| CN108054493B (zh) | 移动终端的天线系统 | |
| CN105811063B (zh) | 功率处理电路、二路放大电路及多路放大电路 | |
| CN105226366A (zh) | 一种u/v波段大功率宽带双定向耦合器带状三维版图拓扑架构 | |
| CN204011664U (zh) | V波段大功率宽带3dB正交耦合器带状三维版图拓扑架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |